R1LV0816ASB 5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0292-0100 Rev.1.00 2009.11.30 概 要 R1LV0816ASB は シリコンゲート 0.15µm CMOS プロセス 技 術 を 用 いた 524,288 語 16 ビット 構 成 を 持 ち 単 一 電 源 で 動 作 する 非 同 期 式 のスタティク RAM です メモリセルに TFT 技 術 を 用 い 高 密 度 かつ 低 消 費 電 力 を 実 現 したデバイスです R1LV0816ASB は 低 スタンバイ 電 流 かつ 低 動 作 電 源 電 流 という 特 性 を 有 していますので バッテリ 駆 動 を 行 なうシステムに 最 適 です R1LV0816ASB は 44 ピンの 薄 型 パッケージ(TSOP/ 11.76mm 18.41mm [ピンピッチ 0.80mm] )に 収 納 されており 高 密 度 実 装 に 最 適 です 特 長 2.4V~3.6V 単 一 電 源 低 スタンバイ 電 源 電 流 1.2 µa(vcc=3.0v 標 準 値 ) 外 部 クロック 及 びリフレッシュ 操 作 不 要 入 出 力 とも TTL 直 結 可 能 CS#, LB#, UB# 信 号 によりメモリ 容 量 の 拡 張 可 能 データ 端 子 は 入 力 出 力 が 共 通 出 力 はスリーステートで OR タイが 可 能 OE# 入 力 による I/O バスでのデータの 競 合 防 止 可 能 動 作 温 度 範 囲 :-40 ~ +85 製 品 ラインアップ Type No. Power supply Access time 2.7V to 3.6V 55 ns R1LV0816ASB-5SI 2.4V to 2.7V 70 ns R1LV0816ASB-7SI 2.4V to 3.6V 70 ns Temperature Range -40 ~ +85 Package 11.76mm 18.41mm 44-pin plastic TSOP (II) (normal-bend type) (44P3F) Page 1 of 15
ピン 配 置 44-pin TSOP (II) A4 1 44 A5 A3 2 43 A6 A2 3 42 A7 A1 4 41 OE# A0 5 40 UB# CS# 6 39 LB# DQ0 7 38 DQ15 DQ1 8 37 DQ14 DQ2 9 36 DQ13 DQ3 10 35 DQ12 VCC 11 34 GND GND 12 33 VCC DQ4 13 32 DQ11 DQ5 14 31 DQ10 DQ6 15 30 DQ9 DQ7 16 29 DQ8 WE# 17 28 A8 A18 18 27 A9 A17 19 26 A10 A16 20 25 A11 A15 21 24 A12 A14 22 23 A13 Page 2 of 15
ピン 説 明 Pin name Vcc Vss A0 to A18 DQ0 to DQ15 CS# WE# OE# LB# UB# Power supply Ground Address input (word mode) Data input/output Chip select Write enable Output enable Lower byte enable Upper byte enable Function Page 3 of 15
ブロックダイアグラム A 0 A 1 A 18 ADDRESS BUFFER ROW DECODER MEMORY ARRAY 512k-word x16-bit DQ BUFFER DQ0 DQ1 SENSE / WRITE AMPLIFIER COLUMN DECODER DATA SELECTOR DQ BUFFER DQ7 DQ8 DQ9 CLOCK GENERATOR DQ15 CS# LB# UB# UPPER or LOWER BYTE CONTROL Vcc Vss WE# OE# Page 4 of 15
動 作 表 CS# WE# OE# UB# LB# DQ0~7 DQ8~15 Operation H X X X X High-Z High-Z Stand-by X X X H H High-Z High-Z Stand-by L L X H L Din High-Z Write in lower byte L H L H L Dout High-Z Read in lower byte L L X L H High-Z Din Write in upper byte L H L L H High-Z Dout Read in upper byte L L X L L Din Din Word write L H L L L Dout Dout Word read L H H L L High-Z High-Z Output disable L H H L H High-Z High-Z Output disable L H H H L High-Z High-Z Output disable 注 1:H: V IH L:V IL X: V IH or V IL 絶 対 最 大 定 格 Parameter Symbol Value unit Power supply voltage relative to Vss Vcc -0.5 to +4.6 V Terminal voltage on any pin relative to Vss V T -0.5 *1 to Vcc+0.3 *2 V Power dissipation P T 0.7 W Operation temperature Topr -40 to +85 C Storage temperature range Tstg -65 to 150 C Storage temperature range under bias Tbias -40 to +85 C 注 1:パルス 半 値 幅 30ns 以 下 の 場 合 -3.0V (Min.) 2: 最 大 電 圧 +4.6V Page 5 of 15
DC 動 作 条 件 Supply voltage Input high voltage Input low voltage Parameter Symbol Min. Typ. Max. Unit Test conditions Note Vcc 2.4 3.0 3.6 V - Vss 0 0 0 V - V IH V IL 2.0 - Vcc+0.2 V Vcc=2.4V to 2.7V 2.2 - Vcc+0.2 V Vcc=2.7V to 3.6V -0.2-0.4 V Vcc=2.4V to 2.7V 1-0.2-0.6 V Vcc=2.7V to 3.6V 1 Ambient temperature range Ta -40 - +85 C - 注 1:パルス 半 値 幅 30ns 以 下 の 場 合 -3.0V (Min.) DC 特 性 Parameter Symbol Min. Typ. Max. Unit Test conditions Input leakage current I LI - - 1 μa Vin = Vss to Vcc Output leakage current Average operating current I LO - - 1 μa I CC1-20 *1 35 ma I CC2-2 *1 5 ma CS# =V IH or OE# =V IH or WE# =V IL or LB# = UB# =V IH, VI/O =Vss to Vcc Min. cycle, duty =100%, II/O = 0mA CS# =V IL, Others = V IH /V IL Cycle =1μs, duty =100%, II/O = 0mA CS# 0.2V, V IH V CC -0.2V, V IL 0.2V Standby current I SB - - 1 ma CS# =V IH Standby current - 1.2 *1 4 μa ~+25 C Vin 0V I SB1-3 *2 6 μa ~+40 C - - 15 μa ~+70 C (1) CS# V CC -0.2V or (2) LB# = UB# V CC -0.2V, CS# 0.2V, - - 20 μa ~+85 C Output high voltage Output low voltage V OH 2.4 - - V I OH = -1mA Vcc 2.7V V OH2 2.0 - - V I OH = -0.1mA V OL - - 0.4 V I OL = 2mA Vcc 2.7V V OL2 - - 0.4 V I OL = 0.1mA 注 1:Vcc=3.0V Ta= +25 における 参 考 値 2:Vcc=3.0V Ta= +40 における 参 考 値 Page 6 of 15
容 量 (Ta =25 C, f =1MHz) Parameter Symbol Min. Typ. Max. Unit Test conditions Note Input capacitance C in - - 10 pf Vin =0V 1 Input / output capacitance C I/O - - 10 pf V I/O =0V 1 注 1:このパラメータは 全 数 測 定 されたものではなく サンプル 値 です AC 特 性 測 定 条 件 (Vcc = 2.4V ~ 3.6V, Ta = -40 ~ +85 C) 入 力 パルスレベル: VIL = 0.4V, VIH = 2.4V (Vcc = 2.7V ~ 3.6 V) VIL = 0.4V, VIH = 2.2V (Vcc = 2.4V ~ 2.7 V) 入 力 上 昇 / 下 降 時 間 :5ns 入 出 力 タイミング 参 照 レベル:1.4V 出 力 負 荷 : 下 図 参 照 (スコープ ジグ 容 量 を 含 む) 1.4V R L = 500 ohm DQ C L = 30 pf Page 7 of 15
リードサイクル Parameter Symbol R1LV0816ASB-5SI (Note 0) R1LV0816ASB-7SI Min. Max. Min. Max. Read cycle time t RC 55-70 - ns Address access time t AA - 55-70 ns Chip select access time t ACS - 55-70 ns Output enable to output valid t OE - 30-35 ns Output hold from address change t OH 10-10 - ns LB#, UB# access time t BA - 55-70 ns Chip select to output in low-z t CLZ 10-10 - ns 2,3 LB#, UB# enable to low-z t BLZ 5-5 - ns 2,3 Output enable to output in low-z t OLZ 5-5 - ns 2,3 Chip deselect to output in high-z t CHZ 0 20 0 25 ns 1,2,3 LB#, UB# disable to high-z t BHZ 0 20 0 25 ns 1,2,3 Output disable to output in high-z t OHZ 0 20 0 25 ns 1,2,3 Unit Note Page 8 of 15
ライトサイクル Parameter Symbol R1LV0816ASB-5SI (Note 0) R1LV0816ASB-7SI Min. Max. Min. Max. Write cycle time t WC 55-70 - ns Address valid to end of write t AW 50-65 - ns Chip select to end of write t CW 50-65 - ns 5 Write pulse width t WP 40-55 - ns 4 LB#, UB# valid to end of write t BW 50-65 - ns Address setup time t AS 0-0 - ns 6 Write recovery time t WR 0-0 - ns 7 Data to write time overlap t DW 25-35 - ns Data hold from write time t DH 0-0 - ns Output enable from end of write t OW 5-5 - ns 2 Output disable to output in high-z t OHZ 0 20 0 25 ns 1,2 Write to output in high-z t WHZ 0 20 0 25 ns 1,2 Unit Note 注 0: 動 作 電 圧 2.4V~2.7V 時 は R1LV0816ASB-7SI の 各 タイミングスペックと 同 様 になります 1: t CHZ t OHZ t WHZ t BHZ は 出 力 閉 回 路 条 件 になったときの 時 間 で 規 定 され 出 力 電 圧 レベルによっては 判 定 しません 2:このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 3: 温 度 電 圧 条 件 が 同 一 の 場 合 t HZ max は t LZ min より 小 さくなります 4: 書 き 込 みは CS#が Low WE#が Low LB#または UB#が Low のオーバーラップ 中 (t WP )に 行 われます 書 き 込 み 開 始 は CS#の Low 遷 移 WE#の Low 遷 移 LB#または UB#の Low 遷 移 のうち 最 も 遅 い 遷 移 点 で 始 ま ります 書 き 込 み 終 了 は CS#の High 遷 移 WE#の High 遷 移 LB#または UB#の High 遷 移 のうち 最 も 早 い 遷 移 点 で 終 わります t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 で 測 定 されます 5:t CW は CS#の Low 遷 移 から 書 き 込 み 終 了 までの 時 間 で 測 定 されます 6:t AS は アドレス 変 化 から 書 き 込 み 開 始 までの 時 間 で 規 定 されます 7:t WR は WE#または CS#の High 遷 移 のいずれか 最 も 早 い 遷 移 から 書 き 込 みサイクルの 終 わりで 規 定 されます Page 9 of 15
タイミング 波 形 リードサイクル t RC A 0~18 t AA t OH LB#,UB# t BA t BLZ t BHZ CS# t ACS t CLZ t CHZ WE# WE# = H level V IH V IL OE# t OE t OLZ t OHZ DQ 0~15 High impedance Valid Data Page 10 of 15
ライトサイクル(1) (WE# CLOCK) t WC A 0~18 t OH t BW LB#,UB# t CW CS# t AW t AS t WP t WR WE# OE# t OHZ t WHZ t OW t OLZ DQ 0~15 Valid Data t DW t DH Page 11 of 15
ライトサイクル(2) (CS# CLOCK) t WC A 0~18 t AW t BW LB#,UB# t AS t CW t WR CS# t WP WE# OE# OE# = H level V IH V IL t DW t DH DQ 0~15 Valid Data Page 12 of 15
ライトサイクル(3) (LB#, UB# CLOCK) t WC A 0~18 t AW t AS t BW t WR LB#,UB# t CW CS# WE# t WP OE# OE# = H level V IH V IL t DW t DH DQ 0~15 Valid Data Page 13 of 15
データ 保 持 特 性 Parameter Symbol Min. Typ. Max. Unit Test conditions *3 V CC for data retention V DR 1.5-3.6 V Vin 0V (1) CS# V CC -0.2V, (2) LB# = UB# V CC -0.2V, CS# 0.2V, - 1.2 *1 4 μa ~+25 C Vcc=3.0V, Vin 0V Data retention current I CCDR - 3 *2 6 μa ~+40 C - - 15 μa ~+70 C (1) CS# V CC -0.2V or (2) LB# = UB# V CC -0.2V, CS# 0.2V, - - 20 μa ~+85 C Chip select to data retention time t CDR 0 - - ns See retention waveform. Operation recovery time t R 5 - - ms 注 1:Vcc=3.0V Ta=+25 における 参 考 値 2:Vcc=3.0V Ta=+40 における 参 考 値 3:CS# ピンは アドレスバッファ WE#バッファ OE#バッファ LB# UB#バッファ Din バッファを 制 御 し ます CS# がデータ 保 持 モードを 制 御 する 場 合 入 力 レベル(アドレス WE# OE# LB# UB# DQ)は High-Z 状 態 にしてもかまいません Page 14 of 15
データ 保 持 タイミング 波 形 (1) CS# コントロール Vcc t CDR 2.4V 2.4V t R V 2.0V DR 2.0V CS# CS# Vcc - 0.2V (2) LB#, UB# コントロール Vcc t CDR 2.4V 2.4V t R V 2.0V DR 2.0V LB#, UB# LB#, UB# Vcc - 0.2V Page 15 of 15
100-0004 2-6-2 100-0004 2-6-2 ( ) 190-0023 2-2-23 ( ) 980-0013 1-1-20 ( ) 970-8026 120 ( ) 312-0034 832-2 ( ) 950-0087 1-4-2 ( ) 390-0815 1-2-11 ( ) 460-0008 4-2-29 ( ) 541-0044 4-1-1 ( ) 920-0031 3-1-1 ( ) 730-0036 5-25 ( ) 812-0011 2-17-1 ( ) http://www.renesas.com (03) 5201-5350 (042) 524-8701 (022) 221-1351 (0246) 22-3222 (029) 271-9411 (025) 241-4361 (0263) 33-6622 (052) 249-3330 (06) 6233-9500 (076) 233-5980 (082) 244-2570 (092) 481-7695 E-Mail: csc@renesas.com 2009. Renesas Technology Corp., All rights reserved. Printed in Japan. Colophon 10.1
お 客 様 各 位 カタログ 等 資 料 中 の 旧 社 名 の 扱 いについて 2010 年 4 月 1 日 を 以 ってNECエレクトロニクス 株 式 会 社 及 び 株 式 会 社 ルネサステクノロジ が 合 併 し 両 社 の 全 ての 事 業 が 当 社 に 承 継 されております 従 いまして 本 資 料 中 には 旧 社 名 での 表 記 が 残 っておりますが 当 社 の 資 料 として 有 効 ですので ご 理 解 の 程 宜 しくお 願 い 申 し 上 げます ルネサスエレクトロニクス ホームページ(http://www.renesas.com) 2010 年 4 月 1 日 ルネサスエレクトロニクス 株 式 会 社 発 行 ルネサスエレクトロニクス 株 式 会 社 (http://www.renesas.com) 問 い 合 わせ 先 http://japan.renesas.com/inquiry
2. 3. 4. 5. 6. 7. OA AV 8. 9. 10. RoHS 11. 12. 1. 2. 1