インターフェーストラップと 移 動 度 変 動 による,n チャネル MOSFET の 1/f ノイズプロセスばらつきモデリング 1/f Noise Process Variability Modeling of n-channel MOSFETs Based on Interfacial Traps and Mobility Fluctuations 青 木 均 戸 塚 拓 也 香 積 正 基 新 井 薫 子 轟 俊 一 郎 小 林 春 夫 群 馬 大 学 大 学 院 理 工 学 府 電 子 情 報 部 門 Hitoshi AOKI Takuya TOTSUKA Masaki KAZUMI Yukiko ARAI Shunichiro TODOROKI Haruo KOBAYASHI Electronics and Information Division, Graduate School of Gunma University 1 はじめに 現 在 RF アナログ 回 路 は 様 々なアプリケーショ ンで 使 用 されており 中 でも 発 振 回 路 を 用 いた 集 積 回 路 は 基 幹 回 路 モジュールである 発 振 回 路 に おける 重 要 な 電 気 特 性 の 一 つに 位 相 雑 音 特 性 が あるが 多 用 される 場 合 に その 耐 久 性 や 特 性 の 劣 化 を 事 前 に 予 想 することは 最 終 製 品 の 耐 久 性 寿 命 を 考 慮 した 製 造 に 重 要 である これを EDA ツ ール 上 でシミュレートすることが 出 来 れば 設 計 コスト 時 間 の 低 減 に 貢 献 できる 本 研 究 では 発 振 回 路 の 位 相 雑 音 特 性 に 大 きく 影 響 する MOSFET の 1/f ノイズモデルを 開 発 して いる 本 モデルは 2つの 1/f ノイズの 発 生 原 理 インターフェーストラップと 移 動 度 変 動 を 物 理 的 に 解 析 して モデル 式 を 導 出 し SPICE 3 上 の BSIM4 モデルソースコードに コンパクトモデル として 搭 載 した 1/f ノイズ 特 性 は 様 々な 要 因 に よりばらつきを 持 つため 現 在 までに 使 用 されて いる 理 想 特 性 シミュレーションではなく プロセ スばらつきを 想 定 した ガウス 分 布 乱 数 アルゴリ ズムによる 統 計 モデルを 取 り 入 れて 開 発 したた め 実 際 の 回 路 での 特 性 ばらつきを 持 ったノイズ 特 性 さらには 経 時 劣 化 後 のノイズ 特 性 も 予 想 が 可 能 となっている 本 稿 では 1/f ノイズモデルの 導 出 測 定 との 比 較 経 時 劣 化 特 性 の 解 析 等 を 実 施 VCO 回 路 で の 位 相 雑 音 特 性 への 影 響 を 検 証 する 2 あらまし MOSFET で 発 生 する 1/f ノイズはアナログ 回 路 設 計 において 重 要 な 特 性 の 一 つであり 集 積 回 路 で 基 幹 モジュールとなる 発 振 回 路 の 位 相 ノイ ズ 特 性 劣 化 を 引 き 起 こす 発 振 回 路 は 様 々なアプ リケーションで 使 われており 耐 久 性 や 経 時 温 度 劣 化 の 信 頼 性 解 析 も 重 要 となる 本 研 究 では 温 度 / 経 時 劣 化 について n-mosfet における2つの 現 象 つまり Positive Bias Temperature Instability (PBTI)と Hot Current Injection (HCI)のうち 最 も 影 響 の 大 きい HCI に 着 目 した この HCI に より n-mosfet で 電 子 の Interface Traps が 生 じ そ の 振 動 から 1/f ノイズがゲート 電 圧 に 依 存 して ばらつくことを 調 査 した[1-2] HCI による 直 流 ド レイン 電 流 特 性 劣 化 については DC HCI モデル [3] を 使 用 して 求 めた 既 存 の 1/f ノイズモデルは これらの 原 理 を 含 んでいなかったため 強 反 転 領 域 から 飽 和 領 域 弱 反 転 領 域 において n-mosfet のゲート 電 圧 に 応 じた 新 たな 1/f ノイ ズモデルを 開 発 した 開 発 した 1/f ノイズモデルは SPICE3 回 路 シミ ュレータ MDW-SPICE を 用 いて BSIM4 モデル に 搭 載 した 強 反 転 領 域 から 飽 和 領 域 ではシミュ レーション 結 果 と 測 定 結 果 を 比 較 した 弱 反 転 領 域 では 1/f ノイズレベルが 非 常 に 小 さく 測 定 が 不 可 能 なのでシミュレーションを 行 い 特 性 を 検 証 した 次 に 開 発 した 1/f モデルの 市 販 シミュレータ における アップコンバージョンアルゴリズムに よる 発 振 回 路 モジュールでの 位 相 雑 音 シミュレ ーションの 妥 当 性 と 実 測 との 誤 差 を 検 証 する
3 HCI による 劣 化 式 の 検 討 とモデル 化 HCIのモデルについては 多 くのモデルが 検 討 されている [4-5] その 中 で 今 回 使 用 するモデル は RDモデル [3] と 呼 ばれ トランジスタのド レイン 近 傍 で 発 生 するホットキャリア 効 果 を 修 復 されることなくモデル 化 する 事 が 出 来 る RD モデルはチャネル/ 酸 化 膜 界 面 及 びゲートの 接 合 部 分 付 近 の 水 素 拡 散 粒 子 の 生 成 を 方 程 式 で 表 し ており 劣 化 を 単 純 化 することができる RDモデ ルではN it すなわち 界 面 トラップ 数 チャネル/ 酸 化 膜 界 面 での 水 素 反 応 式 は 以 下 のように 表 す 事 が 出 来 る (1) は 界 面 トラ ップ 数 解 離 速 度 定 数 k R はアニーリング 速 度 定 数 はSi-H 結 合 の 初 期 値 を 示 している (5) は 水 素 原 子 の 密 度 t は 時 間 は 技 術 依 存 なパラメータである 式 (5)のしきい 値 電 圧 のず れを 移 動 度 モデルの 式 に 代 入 できれば 移 動 度 劣 化 現 象 もモデル 化 できる RDモデルは 回 路 シミュ レータ 用 コンパクトモデルとしては そのままで は 使 用 できない このため 改 造 を 加 えたDC HCI モデルを 用 いる 本 モデルをBSIM4モデル[6]に 取 り 込 んで 主 要 な 劣 化 パラメータとして しきい 値 電 圧 と 実 効 移 動 度 に 反 映 される BSIM4 モデルの 実 効 移 動 度 モデル 式 は (MOBMOD=2) (2) は 体 積 あたりの 水 素 粒 子 の 濃 度 は 反 応 定 数 は 水 素 粒 子 あたりの 水 素 原 子 数 を 示 している 界 面 トラップの 数 も 破 線 のSi-H 結 合 の 数 を 積 算 することにより 算 出 することができ 水 素 粒 子 は ゲート 酸 化 膜 にそれらが 作 成 されドレインから 拡 散 する したがってH 原 子 は 界 面 トラップ 数 の 平 均 数 として 計 算 で 以 下 のように 表 せる しきい 値 電 圧 モデル 式 の 概 念 式 は (6) (7) (3) ゲート 下 の 総 面 積 L は n-mosfetの 長 さ Wは 幅 を 示 している (1)(2)(3) 式 を 組 み 合 わせると 以 下 のようになる (4) 容 量 特 性 から 界 面 トラップによる 電 荷 の 電 圧 依 存 特 性 は しきい 値 電 圧 近 傍 のSub-threshold 特 性 カーブのずれとして 表 され 以 下 のようになる となる 式 (6)と(7)について BSIM4 モデルに 導 入 し 劣 化 前 の n-mosfet 直 流 電 流 特 性 を 測 定 し モデ ルパラメータを 抽 出 最 適 化 を 行 った 本 研 究 の ために 90 nm プロセスを 用 いた n-mosfet を 作 成 し 測 定 を 行 った また 長 時 間 (1,000 時 間 ) 劣 化 後 の 測 定 は 困 難 であったため DC HCI モデ ルのパラメータは 文 献 [3]に 掲 載 されていた 60 nm プロセスでの 実 験 値 を 90 nm プロセスに 換 算 して 使 用 した
図 3 エネルギー 準 位 による 電 子 のトラップ Fig. 3 Electron Traps depend on energy level. 図 1. n-mosfetの 劣 化 前, 劣 化 後 のIds-Vgs 特 性 Fig. 1.I DS vs. V DS characterizations of fresh and degraded n-mosfet. Here L=0.1µm, W=10µm, Vds=0.01 V, and V BS =0 ~ -1.2 V. 図 4 KF の 中 心 値 KFN 標 準 偏 差 σのガウシアン 分 布 関 数 Fig. 4 Gaussian random number (Center of KF, KFN and standard deviation, σ) 図 2. n-mosfet の 劣 化 前, 劣 化 後 の Ids-Vds 特 性 Fig.2. I DS vs. V DS characterizations of fresh and degraded n-mosfet. Here L=0.1µm, W=10µm, V GS =0.3 ~ 1.0 V, and V BS =0 V. 図 1 2 を 比 べて Vth のパラメータのみを 劣 化 させているのだが 図 1 の I DS -V GS 特 性 ではしき い 値 だけでなく 傾 きも 変 化 していることがわか る これは 主 に 移 動 度 のモデル 式 にも VTH0 の パラメータが 用 いられているからであり 移 動 度 の 劣 化 が 起 きていることを 示 す 図 2 の I DS -V DS 特 性 では 電 流 量 の 減 少 がある これは HCI が ドレイン 端 の 高 電 界 によってチャネル 内 の 電 子 がホットエレクトロンとなり ゲート 酸 化 膜 への 注 入 基 板 でのイオン 化 が 起 こりドレインチャネ ルに 到 達 する 電 子 が 減 少 するという 理 論 [2]に 一 致 している 4 n-mosfet 1/f ノイズモデルの 導 出 MOSFET で 発 生 する 1/f ノイズは 図 3 のよう に 電 子 がシリコンの 界 面 からゲート 酸 化 膜 へト ラップすることで 発 生 する ノイズパワーが 周 波 数 に 反 比 例 し 低 周 波 帯 で 支 配 的 となる McWorther は 電 子 の 界 面 トラップによるエネル ギー 準 位 に 基 づき 1/f ノイズ 発 生 モデル 式 (8)を 提 案 した[7] は 実 効 移 動 度 は 酸 化 膜 容 量 はドレ イン 電 流 はトランスコンダクタンスである は Phonon Scattering( 光 子 散 乱 )により 生 じる 移 動 度 の 係 数 である 一 方 Hodge は 移 動 度 の 変 動 に 考 慮 した 1/f ノイ ズ 発 生 モデル 式 (9), (10)を 提 案 した[8] (8) (9) (10)
がばらつくことで 1/f ノイズもばらつく は ボルツマン 定 数 は 温 度 は 周 波 数 は 実 効 チャネル 長 である MOSFET の SPICE2 タイプモデルは McWorther の 1/f ノイズ 発 生 原 理 に 基 づいた 式 (11)が 使 われている (11) AF と EF はドレイン 電 流 と 周 波 数 の 係 数 である 4.1 強 反 転 領 域 から 飽 和 領 域 のモデル 本 領 域 での 1/f ノイズの 発 生 要 因 は 移 動 度 と 界 面 トラップ 数 の 変 動 である Hodge のモデル 式 にある 移 動 度 の 変 動 を SPICE2 タイプモデルに 追 加 するため 式 (9)(10)を 比 較 すると 式 (12)が 得 られる (12) ここでは 理 想 的 な 1/f ノイズとして AF=FE=1 とした よって KF は (13) となり SPICE2 モデル 式 に 移 動 度 変 動 の 要 素 を 取 り 入 れた はゲート ソース 間 の 実 効 電 圧 に 比 例 して 減 少 するので (14) (16) となる 式 (16)を 式 (11)に 代 入 することで エネ ルギー 準 位 と 移 動 度 の 変 動 の 要 素 が 含 まれた 1/f ノイズばらつきモデルとなった KFN はゲート ソース 間 電 圧 を 増 加 することで 変 更 される 4.2 弱 反 転 領 域 のモデル 本 領 域 ではドレイン 電 流 は 流 れないが 非 常 に 低 いレベルの 1/f ノイズが 発 生 している 界 面 ト ラップ 数 の 変 化 に 伴 うノイズの 発 生 が 支 配 的 となるため McWorther モデル(17)を 元 にモデル を 導 出 する は 電 荷 (17) は 実 効 チャネル 長 は 電 子 がチャ ネルを 通 る 際 の 平 均 自 由 行 程 長 は 周 波 数 の 定 数 である 理 想 的 な 1/ノイズとして AF = EF = = 1 とし て McWorther モデル(17)と SPICE2 タイプモデ ル(11)を 比 較 すると (18) と 表 せる は 実 効 ゲート ソース 電 圧 はし きい 値 電 圧 である 1/f ノイズはデバイスプロセスによりばらつく ので KFN を 中 心 に, 一 定 の 幅 で 分 散 するよう に 考 慮 し,0 から 1 の 間 でばらつく Gaussian normalized random number D ( 図 4)を 用 いた D-0.5 とすると-0.5 から 0.5 までの 分 散 を 表 せ るので を 式 (15)とする (15) 式 (15)は から の 間 でばらつき 中 心 は KFN となる 式 (15)を 式 (13)に 代 入 すると したがって KF は (19) となる は HCI による 界 面 トラップ 数 で ば らつきがあるため Gaussian normalized random number D を 用 いる また HCI は MOSFET の 経 時 劣 化 を 引 き 起 こす PHCL を MOSFET のスト レス 状 態 に 依 存 する 定 数 とすると 界 面 トラップ 数 は (20) となる t は 劣 化 時 間 nx は 水 素 粒 子 あたりの 水
素 原 子 数 である よって 式 (19)の KF は (21) となり 1/f ノイズの 提 案 モデル 式 に 経 時 劣 化 を 含 めることができた 弱 反 転 領 域 の 1/f モデル 式 は 式 (11)に 式 (21)を 代 入 することで 得 られる 4.3 しきい 値 電 圧 の 劣 化 の 劣 化 は n-mosfet のしきい 値 電 圧 にも 影 響 する 式 (13)をしきい 値 電 圧 の 変 化 で 表 すと (22) となる AHCL は MOSFET のストレスによるしき い 値 電 圧 変 化 の 定 数 である VTH が 劣 化 の 影 響 で 変 化 したとき VTH + VTH を 式 (16)または 式 (21) に 代 入 することで 1/f ノイズ 式 が 得 られる 図 5 線 形 領 域 の 1/f ノイズのシミュレーション 結 果 と 測 定 結 果 Fig. 5 1/f noise characterization in linear region ( =1.0 V, AF = 0.3, EF = 1.45, KF=2.0 10-3, = 8.0 10-4, KFN = 4.0 10-3 (a) = 1.41 V (b) = 0.45 V) 4.4 1/f ノイズ 測 定 とシミュレーション 強 反 転 領 域 から 飽 和 領 域 のモデルでは 1/f ノイ ズ 測 定 システムでゲート 電 圧 に 依 存 した 1/f ノイ ズの 測 定 を 行 った[9] チャネル 長 90 nm チャネ ル 幅 10µm 等 価 酸 化 膜 圧 (EOT) 5nm の n チ ャネル MOSFET を DC 電 流 ストレス 条 件 下 で 測 定 した 図 5 はシミュレーション 結 果 と 測 定 結 果 であ る シミュレーション 結 果 は 測 定 結 果 の 1/f ノイ ズのばらつき 範 囲 を 正 確 に 示 せている またゲー ト 電 圧 が 増 加 するにつれて 1/f ノイズのばらつき 幅 が 減 少 することも 示 せている 本 領 域 における 提 案 モデル 式 は 1/f ノイズを 正 確 にシミュレーシ ョンできる 弱 反 転 領 域 のモデルにおいては 引 用 文 献 [9] で 本 領 域 の 1/f ノイズ 測 定 を 行 い 飽 和 領 域 のよ うに に 依 存 して 周 波 数 が 増 加 すると 1/f ノイズ が 減 少 することが 分 かっている しかし 出 力 レベ ルが 非 常 に 小 さいため 正 確 に 測 定 することはで きない 図 6 で 本 領 域 のシミュレーション 結 果 を 示 す [10] が 増 加 するとノイズの 電 圧 ばらつき 幅 が 増 加 している 式 (20)により の 劣 化 もシミュ レーションできる 図 6 弱 反 転 領 域 の 1/f ノイズシミュレーション 結 果 Fig. 6 1/f noise characterization in weak inversion region ( =1.0 V, = 0.1 V, AF = 0.3, EF = 1.45, KF =2.0 10-3, (a) = 5.0 10 20 (b) = 1.0 10 20 ) 5 VCO 回 路 の 位 相 雑 音 測 定 とシミュレーション 位 相 雑 音 について 位 相 雑 音 の 主 な 原 因 は 1/f ノイズと 熱 雑 音 (ホワイトノイズ)である 他 の 原 因 としてランダムテレグラフノイズもあるが 評 価 が 困 難 のため 今 回 は 除 外 する 実 際 の 使 用 環 境 において 絶 対 零 度 で 製 品 を 使 用 することはない
図 9 劣 化 前 後 の VCO 位 相 雑 音 測 定 とシミュレーション 図 7 位 相 雑 音 と 1/f ノイズの 関 係 Fig. 7 Relationship between 1/f noises and phase noises Fig. 9 Phase noise measurement and simulation of a VCO circuit. 4 まとめ 本 稿 では HCI による 経 時 温 度 劣 化 によるし きい 値 電 圧 移 動 度 モデルを 検 証 し 1/f ノイズ モデルの 導 出 測 定 との 比 較 経 時 劣 化 特 性 の 解 析 を 実 施 VCO 回 路 での 位 相 雑 音 特 性 への 影 響 を 検 証 した 作 成 した 1/f ノイズモデルは VCO にお いても 高 精 度 に 測 定 と 合 致 し 十 分 実 用 化 が 可 能 と 考 えられる 図 8 被 測 定 シミュレーション 用 VCO 回 路 Fig. 8 A sample VCO circuit to be characterized ので 熱 雑 音 は 発 生 してしまう また 1/f ノイズ と 位 相 雑 音 の 関 係 を 図 7 に 示 す VCO(Voltage Controlled Oscillator) 回 路 をモ ジュール 設 計 して 劣 化 前 後 の 位 相 雑 音 特 性 に 及 ぼす 影 響 を 検 証 した シミュレーションには Cadence 社 の SPECTRE を 用 いた 4 章 で 用 いたモデルパラメータを 用 いて 劣 化 前 後 の 位 相 雑 音 特 性 について 比 較 した 図 9 から 劣 化 後 の 方 が 10[dB] 程 ノイズ 密 度 が 高 い 事 が 分 か る また 周 波 数 が 高 くなるほど 劣 化 前 後 の 位 相 雑 音 に 差 がない これは 低 周 波 数 帯 域 の 1/f 3 の 傾 き 部 分 ( 図 9 の 破 線 の 四 角 形 部 分 )に 1/f ノイ ズの 影 響 が 顕 著 である 事 が 理 由 であり アップコ ンバージョン 理 論 に 合 致 している[11] また シ ミュレーションと 測 定 は 非 常 に 高 精 度 で 合 致 し ている 参 考 文 献 [1] Y. Tsividis, K. Suyama MOSFET Modeling for Analog Circuit CAD: Problems and Prospects IEEE Journal, Solid-State circuits, 29(3), 210 246, 1994, [2] C. Hu, et al, Hot-electron induced MOSFET degradation model, monitor, and improvement, IEEE Trans.Electron Devices,32(2),375-385,1985. [3] E. Maricau and G. Gielen, Analog IC Reliability in Nanometer CMOS, Springer Science+Business Media, New York, 2013. [4] X.Federspiel, M.Rafik, D.Angot, F.Cacho, D.Roy Interaction between BTI and HCI degradation in High-K devices IEEE International, 14-18, 2013. [5] X. Federspiel, F. Cacho, D. Roy Experimental characterization of the interactions between HCI, off-state and BTI degradation modes IEEE International, 16-20, 2011 [6] Information on http://www-device. eecs. berkeley. edu/bsim/ [7] A. L. McWorther, Semiconductor Surface Physics, University of Pennsylvania Press, Philadelphia (1957). [8] F. N. Hooge, 1/f Noise Sources, IEEE Trans. Electron Devices 41, 1926-1935 (1994). [9] H. Aoki, Bias and Geometry Dependent Flicker Noise Characterization for n-mosfets, IEICE Trans. Electronics, vol. E85-C, no. 2, pp.408-414, 2002. [10] Y. Arai, H. Aoki, F. Abe, S. Todoroki, R. Khatami, M. Kazumi, T. Totsuka, T. Wang, H. Kobayashi, Gate Voltage Dependent 1/f Noise Variance Model Based on Physical Noise Generation Mechanisms in n-channel Metal-Oxide-Semiconductor Field-Effect Transistors, Japanese Journal of Applied Physics, Mar. (2015) [11] Michael Kraemer,Daniela Dragomirescu,Robert Plana, A High Efficiency Differential 60 GHz VCO in a 65 nm CMOS Technology for WSN Applications Microwave and Wireless Components Letters, IEEE vol. 21.