スライド 1

Let s learn Signal Chain セッション 7 : A/D コンバータ性能の理解 R 14 R 15 Ratio-metric Biasing Circuit Ver.-2 A6 R 13 REF Buffer C 5 R 7 R 8 C 2 A1 R 3 R 4 A4 R 11 REF IN+ VS+ R G R 1 R 2 A3 R 9 Scaling R 10 R 12 C 3 C 4 ADC IN- GND A2 R 5 R 6 R 11 A5 Bridge Sensor Front-End Instrumentation Amp C 1 R 12 Buffer 1 1

セッション インデックス S7.1 A/Dコンバータのノイズ性能 (1)ENOBとNFBの概念 (2) 各種 ADCの実力 S7.2 ADC の主要スペック (1) 表紙の記述は検討上での重要情報 (2) ドライブ条件 ( 入力部の仕様 ) (3) システム性能 (4) サンプリング性能 (5) ダイナミック性能 2 2

S7.1 A/D コンバータのノイズ性能 (1)ENOBとNFBの概念 (2) 各種 ADCの実力 S7.2 ADC の主要スペック (1) 表紙の記述は検討上での重要情報 (2) ドライブ条件 ( 入力部の仕様 ) (3) システム性能 (4) サンプリング性能 (5) ダイナミック性能 3 3

ENOB と NFB の概念 : 用途と A/D に要求されるノイズ性能 用途で見た必要な ENOB( 有効分解能 ). ENOB=Effective Number Of Bits 電子炊飯器分野 専用 IC 12~24Bit A/D 計測 制御分野 分解能 Bit 8 10 12 14 16 18 20 24 A/D CPU A/D CPU A/D 内蔵 CPU 8~16Bit CPU 内蔵 A/D? 16Bit,24Bit 4 4

ENOB と NFB の概念 : ノイズの統計処理を ADC の評価へ導入 有効分解能 ENOB : ( σ) ENOB = N Log2 2 ±1σ のばらつきを差し引いた残りの有効な Bit 分解能 Bit(rms) 式 5-1 ここでNは, 製品分解能 ピーク ツー ピーク ノイズを反映したBit 分解能 : ノイズフリー ビット ( 以降,NFB) NFB = N Log2( m) Bit(p-p) 式 5-2 ここでmは, コードのp-p ばらつき 下の例でA/Dを24Bitとすれば NFB 24 Log2 ( 6) = 21. 4 = Bit(p-p) 発生頻度 7FFFFDh 7FFFFEh 1LSB DC 入力 800000h 6LSB p-p 7FFFFFh 800000h 800001h -σ +σ 800002h 800003h 内部雑音 ノイズによるコードのヒストグラム 5 5

ENOB と NFB の概念 : 各分解能の概念 ±3.3σ(CF6.6) PRD( 製品 )Bit 幅 ENOB( 有効分解能 )Bit 幅 NFB( ノイズ フリー )Bit 幅 ±σ(cf2) 0 (V) PRD Bit 幅 FSR (V) ENOB Bit 幅 NFB Bit 幅 6 6

ENOB と NFB の概念 : 高分解能 A/D でのスペック併記 ADS1232 のデータシートから抜粋したアナログ表現の ENOB と NFB の定義 ENOB=ln(FSR/RMS noise)/ln2 Noise-Free=ln(FSR/Peak-to-Peak noise)/ln2 内部アンプのゲイン RTO FSR ln Vrms FSR ENOB = = LOG2 式 5-3 ln(2) Vrms 7 FSR ln = Vp p NFB 2 ln 2 FSR = LOG ( ) Vp p 式 5-4 内部で増幅した方が有利ここで Vrms = 実効値雑音電圧 FSR=フルスケール レンジ. 単位は電圧ここで Vp-p =ピーク ツー ピーク雑音 7

ENOB と NFB の概念 : RMS ノイズから p-p ノイズへの換算 ENOB(rms) のみ表示されたA/Dにσの幅をかけることで, NFB(p-p) を * 確率として求めることができる. * 計算値を上回る p-p ノイズの確立 (%) は σ の値を大きくするほど小さくなる. ランダム ノイズのクレストファクタ (CF) σ の幅を係数とする σ(cf) p-pノイズ確率確立 (%) 2xCF 8.3546E-08 32 3xCF 1.6709E-07 13 多くの A/D の IC メーカではノイズ換算に 6.6 を使用. (1000 個のデータを採って外れる確率が 1 個 ) ビット換算では ( 6.6) ( 2) ln N P P = Log2 ( 6.6) = = 2.72 ln ( bit) 式 5-5 4xCF 2.5064E-07 4.6 5xCF 3.3418E-07 1.2 6xCF 4.1773E-07 0.27 6.6xCF 5.0128E-07 0.1 7xCF 5.5140E-07 0.046 8xCF 5.8482E-07 0.006 表データは, セッション 3 オペアンプのスペックと意味 のスライド 16 より引用. 8 8

各種 ADC の実力 : ADC の実力評価システム 表計算ソフト ユーザ インターフェース OS - Windows XP TIJ にて開発 ( 顧客へ提供可能 ) 専用 USB デバイス ドライバ CPU 内蔵 A/D または専用 A/D DUT A/D VC5509A *DSK *DSP Starter Kit ファームウエア VC5509 のホスト機能 外部 CPU が DSP のレジスタに直接アクセスできる 9 9

各種 ADC の実力 : CPU 内蔵,10Bit A/D の実力 表計算ソフトによる統計処理 データ区間 頻度 53 0 54 0 55 322 56 1000 57 520 58 206 59 0 60 0 最小最頻値 ( モード ) 最大 統計計算で求まった有効分解能 ENOB 1200 1000 800 ENOB = 10 Log2 = ( ± σ) 9.2( Bit_rms) 合計 2048 サンプル数 標準統計量 平均 56.29785156 中央値 ( メジアン ) 56 最頻値 ( モード ) 56 標準偏差 σ 0.851536887 最大 58 最小 55 範囲 p-pノイズ 3 標本数 2048 600 400 200 0 53 54 55 56 57 58 59 60 10Bit 1LSB 10 10

各種 ADC の実力 : DSP C280X 内臓,12Bit A/D の実力 表計算ソフトによる統計処理 統計計算で求まった有効分解能 データ区間 頻度 43 0 44 0 45 464 46 1440 47 144 48 0 49 0 合計 2048 最小最頻値最大 サンプル数 ENOB = 12 Log2 = 1600 1400 1200 1000 800 ( 2σ) 11.9(Bit_rms) 標準統計量 平均 45.84375 中央値 ( メジアン ) 46 最頻値 ( モード ) 46 標準偏差 σ 0.522105392 最大 47 最小 45 範囲 p-pノイズ 2 標本数 2048 600 400 200 0 43 44 45 46 47 48 49 10Bit 1LSB 11 11

各種 ADC の実力 : 16Bit 逐次比較 A/D,ADS8325 の実力 表計算ソフトによる統計処理 データ区間 頻度 22 0 23 0 24 18 25 2003 26 27 27 0 28 0 合計 2048 最小最頻値最大 サンプル数 2500 2000 1500 2σ が 1 以下 (0.296) なので NFB 16 Bit 標準統計量 平均 25.00439453 中央値 ( メジアン ) 25 最頻値 ( モード ) 25 標準偏差 σ 0.148202797 最大 26 最小 24 範囲 p-pノイズ 2 標本数 2048 1000 500 0 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 12Bit 1LSB 12 12

各種 ADC の実力 : 24Bit 型 A/D,ADS1256 の実力 PGA=1,DR 設定 =2.5SPS PGA=1,DR 設定 =1kSPS 発生比率 (%) 発生比率 (%) 出力コード (LSB) 28LSB pk-pk から ENOB を逆算すると 出力コード (LSB) 28LSB pk-pk 24Bit 2 ENOB = LOG + LOG2 28LSB 2 = ( 6.6) 21.9( Bit) 式 5-6 ノイズのクレスト ファクタを 6.6 とした値. 13 13

A/D コンバータのノイズ性能 : まとめとして 1 0 0 の最下位桁まで安定に表示するには ENOB = Log 2 ( 100) + Log (6.6) 9.36(Bit _rms) 2 = NFB 6.64Bit CF 2.72Bit マイコン内蔵のA/DでOK 1 0 0 0. 0 の最下位桁まで安定に表示するには ( 10000) + Log (6.6) 16.01(Bit _rms) ENOB = Log 2 2 = NFB 13.29Bit CF 2.72Bit 単体のA/Dを使用 14 14

S7.1 A/D コンバータのノイズ性能 (1)ENOBとNFBの概念 (2) 各種 ADCの実力 S7.2 ADC の主要スペック (1) 表紙の記述は検討上での重要情報 (2) ドライブ条件 ( 入力部の仕様 ) (3) システム性能 (4) サンプリング性能 (5) ダイナミック性能 15 15

ADC の主要スペック :2 つの情報を結ぶスペック群 ADC はアナログとデジタルの境界 AMP Analog A/D Core Digital DSP or CPU 入力レンジ シングル / 差動 入力インピーダンス 帯域幅 分解能 変換速度 サンプリング特性 NMC 通信形式 制御タイミング ロジック レベル 16 16

ADC の主要スペック : 表紙のスペック記述は重要情報,ADS8422 No Missing Code ( 英語のまま紹介 ) 例えばサーボ ループ 擬似バイポーラ入力 信号 分離 Hi-Z Lo-Z Charge Injection 17 17

ドライブ条件 : 外部から見たアナログ入力,ADS8422 の例 2 1 グランド基準 VREF 基準 4 5 3 グランド基準 フットノート 前段アンプのドライブ能力に関係 記事 : 入力容量が 50pF を越す場合は, 広帯域オペアンプでドライブできない ( 発振する ). 18 18

ドライブ条件 : 前段アンプとの接続,ADS8422 の例 R I R F リミット Vref+0.2VとGND-0.2Vは前段アンプのオフセットのマージン. ( 積極的に使用すべきレベルではない ) 2 Vref+0.2V Vref 4.096V V 1 V 2 V 1 +IN AC 信号 + DC 成分 R R R R 差動出力アンプ 3V CM V 2 1-4.096V GND 2 GND-0.2V 1 +4.096V -IN 4 30pF 5 1nA X 2 A/D コア ½ 1 V CM = Vref = 2 2.048(V) COMMON OUT 19 19

基準電圧関係 : COMMOUT の利用方法 面倒なスケーリング計算は TI の WEB でサポート 計算ソフト THS4131 ADS8422 20 20

システム性能 :ADC をシステムとして見る,ADS8422 の例 上位 15 ビットは全コード発生 MIN TYP MAX (NMC) (ILE / INL) (DLE / DNL) 4 5 1 3 2 NMCで2グレード ILEで2グレード DLEで2グレード ±4LSB 264μVp-p 264μVp-p 1LSB=125μV 21 21

システム性能 : 2ILE,4 オフセット,5 ゲイン誤差の概念 実際の A/D y = ax n + b フルスケール誤差 出力コードy 2 直線性誤差 n 5 ゲイン誤差 a y = x 理想の A/D 4 オフセット誤差 b アナログ入力 x 22 22

出力コードシステム性能 : エンド ポイント法での 2 ILE および 3 DLE 終点 3 DLE FFFFh 8001h FFFEh 8000h 7FFFh 7FFEh 2 ILE % of FSR 始点 0001h 0000h フルスケール レンジ FSR V 1 A/D への入力電圧 V 2 23 23

システム性能 : 16 ビット分解能,1 15 ビット NMC 保証の例 各コードの発生頻度を見ると 24575(5FFFh) の発生頻度が群を抜いて多く, 次の 24576(6000h) がゼロ. テスト波形 ( のこぎり波 ) のノイズの振幅が一定ならば, 各コードの発生頻度はそのビット幅に依存する. よって 6000h のビット幅はゼロ. ほかに 7FFFh から 8000h などのビットの総入れ替え時に発生しやすい. CODE 24590 24588 24586 24584 24582 24580 24578 24576 24574 24572 24570 24568 24566 24564 24562 24560 24558 24556 1 3828 7655 11482 15309 19136 22963 26790 30617 SAMPLE 数 HEX DEC 頻度 5FF7 24567 148 5FF8 24568 174 5FF9 24569 1588 5FFA 24570 1370 5FFB 24571 2704 5FFC 24572 800 5FFD 24573 2399 5FFE 24574 864 5FFF 24575 9241 6000 24576 0 6001 24577 15 6002 24578 492 6003 24579 2279 6004 24580 1181 6005 24581 2312 6006 24582 834 6007 24583 2007 6008 24584 989 6009 24585 1908 600A 24586 539 600B 24587 154 600C 24588 2 TTL 32000 上位 15Bit では連続 24 24

サンプリング性能 : サンプリング スペック,ADS8422 の例 1 2 3 4 5 6 7 MIN TYP MAX 180ns 70ns 180ns+70ns=250ns 4 5 6 7 時間軸での精度.AC 波形解析では重要なスペックオペアンプのスルーレートに近いスペック 過入力は変換時間の遅延要因. 25 25

サンプリング性能 : スペックの用語と波形との対応 (1) SW: アナログ スイッチ R ON :SW のオン抵抗 C H : ホールド コンデンサ アナログ入力 サンプル / ホールド SW R ON V I A/D C H H= オン R ON と C H の時定数による勾配 変換スタート 3 Throughput Rate Acquisition Time 2 1 Conversion Time SW オン SW オフ 時間 26 26

サンプリング性能 : スペックの用語と波形との対応 (2) ホールド レベルの揺らぎ 過大入力 フルスケール入力レベル S N1 S N S N2 誤差 < 0.5LSB 90% 5 Aperture Jitter Over Voltage Recovery 7 0V Delay time, CONVST rising edge to sample start 8 27 CONVST ( 変換開始信号 ) 6 Step Response 4 Aperture Delay 2 Acquisition Time サンプル モードホールド モード変換開始 27

メモリー基板サンプリング性能 : アパチャー ジッタの大きさと SNR の関係 オリジナル波形 書込み 読出し デジタイズド波形 ノイズや歪 5 アパチャジッタまたは変換クロック ジッタ 読出しクロック ( π F t) SNR = 20Log 2 C (db) 式 5-7 ここで Δt= ジッタ,Fc= 信号周波数 見本のデータシートの値をあてはめ Δt=7(ps),Fc=100(kHz) とすれば SNR = 20log 2 3 12 ( π 100 10 7 10 ) = 107 (db) 16ビットA/Dの理論 S/N 比は 6.02 16 + 1.76 = 98. 08 (db) Δt=7(ps) は Fc=100(kHz) においては妥当な値 28 28

サンプリング性能 : 変換クロック ジッタは位相ジッタに a(t) = Am Sin( ωt ± t + φ) 式 5-8 Jitter 1.5 1.0 Amplitude 0.5 0.0 0.00-0.5 0.02 0.04 0.06 0.08 0.10-1.0-1.5 TIME (s) 29 29

サンプリング性能 : 位相ジッタ対信号レベルおよび信号周波数 信号レベル 小 信号周波数 高 0.15 1.50 0.10 1.00 Amplitude 0.05 0.00 0.00-0.05 0.02 0.04 0.06 0.08 0.10 Amplitude 0.50 0.00 0.00-0.50 0.02 0.04 0.06 0.08 0.10-0.10-1.00-0.15-1.50 TIME (s) TIME (s) 30 30

サンプリング性能 : 帯域制限を加味しないジッタ対 SNR 180 160 140 120 アパチャー ジッタ対 SNR アパチャー ジッタ対 SNR SNR(dB) 100 80 60 Bit N 40 16 20 98.08 0 Ideal SNR (db) 18 110.12 20 1k 122.16 10k 100k 1M 1.E+03 1.E+04 1.E+05 1.E+06 22 134.20 24 146.24 信号周波数 (Hz) 周波数 (Hz) 31 31

ダイナミック性能 : AC 解析に重要なスペック群 1 2 3 4 1 6 32 5 6 32

ダイナミック性能 : 高調波歪と SFDR の関係 0dBFS 5 次 ~10 次はエリアスで, 周波数がナイキスト周波数 (f S /2=50kHz) を超えるため, サンプリング周波数 f S =100kHz のビートとして低周波領域に折り返す. フルスケール入力 8 9 1 基本波 2 7 4 THD 3 2 高調波 10 6 SFDR 5 ダイナミックレンジ 4 5 波形成分オリジナル折り返し 1 : 信号 12kHz 2 : 第 2 次高調波 24kHz 3 : 第 3 次高調波 36kHz 4 : 第 4 次高調波 48kHz 5 : 第 5 次高調波 60kHz 1 00k Hz - 60kHz = 40kHz 6 : 第 6 次高調波 72kHz 100kHz - 72kHz = 28kHz 7 : 第 7 次高調波 84kHz 100kHz - 84kHz = 16kHz 8 : 第 8 次高調波 96kHz 100kHz - 96kHz = 4kHz 9 : 第 9 次高調波 108 k Hz 108kHz - 100kHz = 8kHz 10 : 第 10 高調波 120kHz 120kHz - 100kHz = 20kHz 6 7 8 9 10 20 30 40 50 60 70 80 90 平均ノイズ フロア f S /2 周波数 (khz) 10 0 f S 11 0 33 33

ダイナミック性能 : エイリアス ( 折り返し波形 ) の実態 エイリアスとはサンプリング周波数と信号周波数の差によるビート波形 信号周波数に対してサンプリング レート ( 単位は Hz) が 2 倍以下をアンダー サンプリング サンプリング周波数と信号周波数の差によって発生する波形 ( ビート ) をエイリアス エイリアシングによって信号周波数がビートとして低周波領域に発生することを折り返す と呼ぶ アンダー サンプリングとエイリアス エイリアスの実測波形 f S =100kHz サンプリング点 信号 120kHz エイリアス ( ビート ) 34 34

ダイナミック性能 :A/D のダイナミック特性に関する計算式 2 SNR: S/N 比のことで正弦波実効値電力とノイズ実効値電力との比. SNR=10log 正弦波信号電力ノイズ電力 (dbc) 式 5-9 1 THD: 全高調波歪率. 規定の次数までの高調波成分の実効値電力の合計と, 正弦波実効値電力との比. THD = 10log 全高調波電力正弦波信号電力 (dbc) 式 5-10 3 SINAD: 正弦波実効値電力と ( ノイズ +THD) 実効値電力との比. ダイナミック特性の中では A/D にとって最も厳しいスペック. SINAD=10log 正弦波電力ノイズ+ 高調波電力 (dbc) 式 5-11 < 参考 > IMD: 相互変調歪.2 つの周波数が接近した信号により A/D の内部で干渉し合って発生. 相互変調積の実効値電力と正弦波実効値電力との比. IMD=10log 最大相互変調積電力正弦波信号電力 (dbc) 式 5-12 35 35

A/D コンバータのスペック : まとめとして A/D の概念はデジタル出力のオペアンプ オペアンプ回路と共通な... オフセット, ゲイン, 直線性, ノイズ, 帯域幅, 歪 などの特性を持ち, プラスして NMC,DLE, アパチャー といった, いくつかのコンバータ特有のスペックを持つ. Amp Encoder 数値化 十分な Bit サイズ そして CPU がアナログ世界を覗くガラス窓 A/D CPU 高い透明度でゆがみがないこと 36 36

セッション 7 終わり お疲れ様でした. 37 37