Microsoft PowerPoint _SACSIS_不揮発性メモリTutorial_公開版

Transcription

1 SACSIS2012 チュートリアル 神戸 2012 年 5 月 17 日 16:00-17:30 次世代不揮発性メモリ - ノーマリーオフコンピュータはできるか?- 産総研 安藤功兒 [email protected] MRAM スピン RAM ( = STT-MRAM ) スピントロニクス 1

2 コンピュータが熱い! ~90 枚のスライド使用 (90 分講演 ). このスライドを用意するために PC はどのくらい働かなければならないか? < 1 秒! PC は 5400 秒のうち 1 秒しか働いていない. 意味のないエネルギーの浪費! タイピング 1 回に数 100 ミリ秒. 意味のないエネルギーの浪費! 2

3 コンピュータが熱い! 不揮発 ALU/ FlipFlop Register files Cache (L1) Cache (L2, L3) 情報保持のために常に電源が On Normally-On Computer Display Peripheral 不揮発 Main memory Storage Normally-Off Computer 2001 Ando Compute Architecture 3

4 提案から 10 年以上が経ったが コンピュータが熱い! 揮発 ALU/ FlipFlop Register files Cache (L1) Cache (L2, L3) 情報保持のために常に電源が On Normally-On Computer Display Peripheral 不揮発 Main memory Storage Normally-Off Computer 2001 Ando Compute Architecture 4

5 困った! メモリはプロセッサに比べてとても遅い! プロセッサとメモリの性能向上の比較 この 30 年間の進歩 プロセッサ ~20,000 倍メモリ 10 倍以下 Hennessy and Patterson, Computer Architecture: A Quantitative Approach 5

6 トランジスタだけで構成されているから速い 論理用 CMOS トランジスタ 1 <1ns SRAM SRAM 以外のメモリは何らかの物理現象を利用している アクセス速度 (ns) MRAM FeRAM PCM ReRAM DRAM コンデンサ ( 遅い原因 ) 不揮発性メモリは SRAM よりも遅い! NAND HDD M 1G 1T 容量 (bit) 6

7 ノーマリーオフコンピュータ実現への道 レイテンシー ( アクセス速度 ) パワーゲーティング (2007 Core 2) Core ALU/ FlipFlop < 1 ns Register files Cache (L1) Display Cache (L2, L3) Main memory ~3 ns ~30 ns どうして不揮発化するか Peripheral Storage > 10 ms Compute Architecture 7

8 多様な不揮発性デバイス 8

9 不揮発性現象とデバイス 電荷の閉じ込め : フラッシュメモリ 電子 絶縁物 高電圧 (~20V) で書き込む 大容量 = 安い 遅い ( 10 μs~10 ms) 壊れる (10 5 回程度 ) 9

10 不揮発性現象とデバイス 原子配列の変化 :PRAM ReRAM 結晶 アモルファス まあ大容量 (512Mb 以上 ) NAND より速い (10ns~100ns) NAND より書換回数多い (10 8 ~10 13 回程度 ) (Samsung Press Release から ) ワークメモリ用途には書換回数が不足 原子が動く 10

11 不揮発性現象とデバイス 強誘電 :FeRAM P V (RAMTRON の HP から ) 速い ( 数 ns~100ns) 書換回数多い (10 14 回程度 ) 容量少ない (4Mb) ワークメモリ用途には書換回数が不足 強誘電現象 = 原子の移動 11

12 不揮発性現象とデバイス 強磁性 : MRAM HDD M S N 1 H N 0 S 速い ( 数 ns~50ns) 書換回数は無限回 原子の動きが無い! 容量少ない (MRAM で 16Mb) 12

13 不揮発性現象とデバイス 電荷の閉じ込め : フラッシュメモリ 大容量 遅い 壊れる 電子 絶縁物 原子配列の変化 :PRAM ReRAM 結晶 アモルファス 強誘電 :FeRAM P V 強磁性 : MRAM HDD M S N 1 N 0 S H 小容量 速い 壊れない 13

14 各種メモリの代表的な特性 大容量化 読み出し時間 書き込み時間 データ消去動作 書き換え回数 DRAM 50 ns 50 ns 不要 無制限 SRAM 1-80 ns 1-80 ns 不要 無制限 MRAM 数 ns 50 ns 数 ns 50 ns 不要 無制限 FeRAM 数 ns 100 ns 数 ns 100 ns 不要 以上 PCM 20 ns 80 ns 100 ns 以上 ReRAM ns ns 不要 10 8 以上 フラッシュメモリ 50 ns( シリアル ) 25 μs( ランダム ) 30 ms/64kb 必要 10 5 (NEDO 電子 情報技術分野技術ロードマップ 2011 を元に作成 ) 14

15 市販メモリ ストレージの特徴 アクセス速度 (ns) SRAM MRAM FeRAM 有限の書換耐性 RAM PCM DRAM Spin- RAM NAND 実質無限回の書換耐性 ストレージ ワークメモリとしては MRAM が魅力的 問題は大容量化 揮発 HDD M 1G 1T 容量 (bit) 不揮発 15

16 MRAM - 磁性体 ( スピン ) を使う不揮発性メモリ - 16

17 磁気コアメモリ ( 1950 年代から ) still in Space? ~ 1Mbit MRAM (Everspin) 量産中 ~ 16 Mbit スピン RAM ( 東芝 ) 量産プロセス開発中 超 Gbit 読む 書く 17

18 なぜ今 スピントロニクスなのか? 従来の磁気ー電気結合技術スピンと電荷の結合には コイルで磁場を発生する電磁誘導を利用 ( 極めて低効率 ) ナノテクの進歩古典電磁気学から量子力学へ S スピン 電子 N -e 電荷 スピン = 究極の微小磁石 スピントロニクス量子力学を用いてスピンと電荷の直接的結合が可能に ( 極めて高効率 ) パラダイムシフトが起きている コイルを追い出せ! 18

19 スピントロニクス エレクトロニクス : 運動量 電界 -e 電子 ( 電荷 ) を空間移動 磁気工学 : 角運動量 磁界 磁化 = 電子スピンの集団 スピントロニクス : 角運動 & 運動量 電流 電界 -e 電子スピンの向きと 電子 ( 電荷 ) の空間移動 19

20 磁性体の特徴は 電子状態がスピンに依存すること 電子のスピンは上向き ( ) または下向き ( ) のいずれか. 磁化はゼロ エネルギー エネルギー 磁化を持つ Fermi Energy EF Fe 状態密度 説明の簡単化のため 当面 下向きスピンは無視しよう 状態密度 非磁性体スピンに依存しない電子状態 磁性体スピンに依存する電子状態 スピン偏極 20

21 スピン情報と電気情報の変換 = 磁気伝導特性 配線 (lead) 非磁性体 (Si) 配線 (lead) 配線 (lead) 磁性体 (Fe) 配線 (lead) 磁性体中を流れる電子はスピン偏極する スピン自由度の利用が可能に スピン偏極効果はナノサイズで顕在化 スピン拡散長 ( スピン方向が保たれる長さ ) スピン注入 Fe, Co : λs ~ 10 nm Cu : λs ~1000 nm 21

22 1985 年巨大磁気抵抗効果 (GMR) の発見 スピン ( 磁化 ) の向きで電気抵抗が変わる (MR 比 )! 室温で ~1% の変化 磁石の薄膜 (Fe) 厚み :1nm 非磁性金属 (Cr) 磁石の薄膜 (Fe) Dr.Gruenberg Prof. Fert 2007 年ノーベル物理学賞 コイルを使用しないで 電気的にスピン ( 磁石 ) の向きを読めた 22

23 磁気トンネル接合 (MTJ) の磁気抵抗 (TMR) 効果スピン ( 磁化 ) の向きで電気抵抗が変わる! RT で ~18% 1994 年 TMR 効果の発見 ( 東北大宮崎 ) 磁石の薄膜 Al-O( ガラス ) 強磁性体 (Fe) 絶縁体 Fe 配線 磁石の薄膜 スピン偏極電流のトンネル現象 電気的にスピンの向きを読める ( コイルを使用しない ) 23

24 トンネル磁気抵抗 (MTJ) 素子の TMR 効果 1994 室温 TMR 効果宮崎 ( 東北大 ) Moodera (MIT) MR R( AP) R( P) R( P) R( ) R( ) R( ) 18% at RT RT アモルファス Al2O3 MR (%) Tohoku MIT Amorphous Al-O barrier Sony Tohoku Fujitsu IBM INESC Fujitsu IBM NVE 2005 年 24

25 MRAM 電流で磁化方向 ( 情報 ) を読み出す 書込み / 読出し共用ビット線 MTJ 素子 ソース ドレイン 読出しワード線 Durlam et al.(motorola) ISSCC

26 MRAM( 市販品 ) Motorola Freescale Everspin 2006 年 MRAM 量産開始 容量 : 256kb~16Mb 動作温度 :-40 ~125 (150 でも動作 ) 応用 工業用コントローラー RAID コントローラ SSD 用キャッシュ ( バッファロー ) 宇宙ロケット (JAXA) 航空機 (Airbus A350) 競技用オートバイ (BMW) ニューロンチップ 26

27 磁気コアメモリ ( 1950 年代から ) still in Space? ~ 1Mbit MRAM (Everspin) 量産中 ~ 16 Mbit スピン RAM ( 東芝 ) 量産プロセス開発中 超 Gbit 読む スピントロニクス (Q.M.) 書く 27

28 トンネル磁気抵抗 (MTJ) 素子の TMR 効果 1994 室温 TMR 効果宮崎 ( 東北大 ) Moodera (MIT) MR R( AP) R( P) R( P) R( ) R( ) R( ) 18% at RT RT アモルファス Al2O3 MR (%) Tohoku MIT (Gbit-MRAM) Amorphous Al-O barrier Sony Tohoku Fujitsu IBM INESC Fujitsu IBM NVE 2005 年 28

29 磁性体の特徴は 電子状態がスピンに依存すること 電子のスピンは上向き ( ) または下向き ( ) のいずれか. 磁化を持つ エネルギー Fe 強磁性体 (Fe) 絶縁体 Fe 配線 説明の簡単化のため 下向きスピンは無視しよう 状態密度 磁性体スピンに依存する電子状態スピン偏極 29

30 下向きスピンも存在する 1.5 Fe の電子状態 E - E F ( ev ) E F 赤い線 上向きスピン 青い線 下向きスピン H (001) direction Callaway et al., Phys. Rev. B 16, 2095 (1977). 電流に関係する電子 30

31 トンネル障壁層の対称性 アモルファス Al-O 障壁 対称性が無い 単結晶 MgO(001) 障壁 4 回対称性 Fe(001) 2,5 1 S Fe(001) 2,5 1 S Al-O MgO(001) S 1 2,5 1 Fe(001) 1 すべての対称性の電子がトンネル Δ1 対称性の電子だけがトンネル 31 Butler ( 米国, 2001 年 ) の理論予測

32 完全単結晶 TMR 素子を作る 多結晶 アモルファス 電子顕微鏡写真で原子を見る 多結晶 多結晶 アモルファス 単結晶 単結晶 単結晶 単結晶 S.Yuasa et al., Nature Materials 3, 868 (2004). 32

33 MgO-MTJ 素子 : スピントロニクス技術の核 Gb 室温 MgO(001) 障壁 IBM 産総研 原子を整然と並べたら素子性能が飛躍的に向上した! ( 科学的な大発見 ) Nature Materials 2004 TMR 比 (%) Gb Tohoku MIT アモルファス Al-O 障壁 Sony Tohoku Fujitsu IBM INESC Fujitsu IBM 産総研 NVE 2005 年 33

34 結晶磁性層 MgO 結晶層 結晶磁性層 bcc (001) NaCl-type (001) bcc (001) 完全単結晶 Fe/MgO/Fe MTJ MBE MgO 結晶基板 Yuasa et al., Nature Materials 3, 868 (2004) 2 x 2 cm substrate ( single-crystal MgO(001) ) 磁性層 量産 Si 基板 + スパッタ装置 sputter MgO 結晶層 磁性層 NaCl (001) in trouble! SiO2 Si アモルファス 8 inch substrate ( thermally oxidized Si ) Anelva + AIST, Appl. Phys. Lett., 86, (2005). 34

35 TMR effect of Magnetic Tunnel Junction (MTJ) 1994 RT-TMR effect Miyazaki (Tohoku) Moodera (MIT) 2004 MgO-MTJ Yuasa (AIST) Parkin (IBM) 18% at RT 603% Tohoku U RT mass production AIST Anelva/AIST IBM Fe Al-O Fe CoFeB MgO CoFeB Standard of MTJ MR (%) Tohoku MIT (Gbit-MRAM) Amorphous Al-O barrier Sony Tohoku Fujitsu IBM INESC Fujitsu IBM 年 AIST MgO (001) barrier AIST NVE

36 現在市販されている世界中のハードディスクは CoFeB/MgO/CoFeB-MTJ 素子を使用している MgO MTJ 20 nm TEM image of MgO-TMR head (Fujitsu) MgO-TMR head (TDK) 読み出し電流 記録媒体 S N N S S N N S S N N S 読み出しヘッド 36

37 磁気コアメモリ ( 1950 年代から ) still in Space? ~ 1Mbit MRAM (Everspin) 量産中 ~ 16 Mbit スピン RAM ( 東芝 ) 量産プロセス開発中 超 Gbit 読む スピントロニクス (Q.M.) 書く 37

38 MRAM 磁界書込み / 読出し共用ビット線 書込みワード線 ( コイル ) TMR 素子磁界 ソース ドレイン 読出しワード線 Durlam et al.(motorola) ISSCC 2000 書込みワード線 ( コイル ) 38

39 MRAM からスピン RAM へ - 磁性体 ( スピン ) を使う不揮発性メモリ - 商標 用語 : スピン RAM = STT-MRAM = STT-RAM ( 単に MRAM と呼ぶこともある ) 39

40 MRAM (<128Mb) Gbit Mbit coil bit ビット線 line MTJ Increase in switching field word line gate n + p MOS-FET n + 必要電流 ~200 nm メモリセルサイズ F スピントルク電流磁場 スピン RAM (STT-MRAM) Fe 絶縁物 Fe 配線 スピン注入 スピントルク 磁化反転 in trouble! Slonczewski, JMMM 159, L1 (1996). Berger, PRB 54, 9353 (1996). スピン注入磁化反転 (CIMR) F 40

41 スピン注入磁化反転 (CIMR)( Precession Easy Axis Damping Spin Torque Incident spin Spin in storage layer E Switching Slonczewski, JMMM 159, L1 (1996). Berger, PRB 54, 9353 (1996). 41

42 MgO-MTJ を用いた最初の CIMR 実験 ( 産総研 ) H. Kubota et al., Jpn. J. Appl. Phys. 44, L1237 (2005). MTJ size : 70 x 160 nm Jc0(@1ns) = 2 x 10 7 A/cm 2 スピン RAM (STT-MRAM) Al2O3-MTJ を用いた最初の CIMR Huai et al. (Grandis) APL 2004 スピン注入 スピントルク 磁化反転 Slonczewski, JMMM 159, L1 (1996). Berger, PRB 54, 9353 (1996). スピン注入磁化反転 (CIMR) 42

43 磁気コアメモリ ( 1950 年代から ) still in Space? ~ 1Mbit MRAM (Everspin) 量産中 ~ 16 Mbit スピン RAM ( 東芝 ) 量産プロセス開発中 超 Gbit 読む スピントロニクス (Q.M.) 書く スピントロニクス (Q.M.) 43

44 スピン RAM (STT-MRAM) 面内磁化膜 ソニー IEDM 2005 CoFeB/MgO/CoFeB-MTJ 4 kbit, fast read/write (~2 ns) 世界最初の集積報告 CoFeB MgO CoFeB 日立 / 東北大 ISSCC 2007 CoFeB/MgO/CoFeB-MTJ 2 Mbit CoFeB/MgO-MTJ は超 Gbit 大容量には向かない! Djayaprawira et al., App. Phys. Lett. 86, (2005). 44

45 10 年間 記録内容が変わらずに保持されること エネルギー 0 1 エ0 π 磁化の方向 Δ ネルギー障エネルギー障壁 Δ は 40~60 kbt 必要! KV 磁気異方性 bit 体積壁G-bitメモリには大きな K が必要! K = K (bit 形状 ) + K ( 結晶配列の異方性 ) E.M. 弱い Q.M. 巨大 超常磁性限界 non-cubic cubic CoFeBin trouble 垂直磁化! ( 面内 ) 新材料 45

46 面内磁化から垂直磁化へ 46

47 超 Gbit の Spin-RAM には新構造 MTJ が必要 ( 面内磁化 MTJ) ( 垂直磁化 MTJ) CoFeB MgO CoFeB 新材料 MgO 新材料 従来構造 新構造 しかし 2006 年には 垂直磁化 MTJ 素子の CIMR は不可能と思われていた! 大きな磁気異方性は 同時に書き込み電流を増大させるはず! NEDO スピントロニクス不揮発性機能技術 Pj ( ) 産総研 東芝 阪大 東北大 電通大 47

48 - 垂直磁化 MTJ 素子 - 低電流で書き込めるか? 48

49 垂直磁化 MTJ 素子の低電流スピン注入磁化反転 H.Yoda et al., ECS 2008, T.Kishi et al., IEDM 2008 Cell Fe based L10 Materials T.Daibou et al., Intermag-MMM 2010 Cell Fe based L10 Materials TbCoFe300 (A ) 50nm MTJ 50nm diameter CoFeB 10 (A ) MgO CoFeB 5 (A ) Fe based L1 0 alloys 20 (A ) Under layer Resistance (a.u.) 5msec. Ic 9uA Current (μa) 49

50 垂直磁化 GMR MTJ のCIMR 電流低減化の歴史 1000 GMR MTJ 臨界スイッチ電流密度 (MA/cm 2 ) Gb の目標値 NEDO スピントロニクス不揮発性機能技術プロジェクト 50

51 垂直スピン RAM は CMOS で十分駆動可能 (μa) 60 低待機電力 CMOS が流せる電流 (ITRS) 電流 40 MgO 20 垂直スピン RAM の書込みに必要な電流 素子サイズ F (nm) 51

52 - 垂直磁化 MTJ 素子 - 大きな TMR 効果が出るのか? 52

53 垂直磁化 MTJ 素子の TMR 効果の増大の歴史 室温における TMR 効果 MR(%) 面内磁化 MTJ 垂直磁化 MTJ Gb の目標値 NEDO スピントロニクス不揮発性機能技術プロジェクト 53

54 スピン RAM のための垂直磁化 MgO-MTJ NEDO スピントロニクス不揮発性機能技術プロジェクト 低パワー書き込み : Ic = 7 μa, Jc= 0.3 MA/cm 2 高読み出し信号 : TMR > 200 % 高データ保持性 : Δ > 60 高速スイッチング : < 30 nsec 小さなbitサイズ : F < 30 nm 高書換耐性 : 無限回 ( 推定値 ) 高信頼書き込み : バックホッピング無し 新材料 MgO 新材料 ユニバーサルメモリ不揮発ギガビット容量高速低電力データ保持無限書換耐性 54

55 垂直磁化MTJを用いた世界最初のスピンRAM (2010年2月 (東芝 : NEDOスピントロニクス不揮発性機能技術プロジェクト) ISSCC 2010, No.14.2 CMOSとの完全整合集積化 55

56 30 nm 垂直磁化 MTJ 2011 年 7 月東芝 MTJ Shape 30 nm circle pulse width 30 nsec CIMR current 15 μa TMR 150 % data retention more than 10 yrs tunnel barrier life time more than 10 yrs p - MTJ ギガビット大容量スピン RAM 技術が確立された! 56

57 スピン RAM は CMOS 作製プロセスと完全に整合 MTJ CMOS Hosomi et al. (Sony) IEDM

58 MTJ 素子の動作電圧 < 0.5V ( フラッシュは 20V 程度 ) フラッシュメモリ MTJ 素子 電子 MgO 絶縁物 CMOS 動作電圧と整合 チャージポンプ不要 高密度 高耐久性 書換回数 58

59 垂直スピン RAM:1Gbit 相当で MgO 障壁の寿命を確保 東芝 寿命 [sec] 1.E+20 1.E+17 1.E+14 1.E+11 1.E+08 1.E+05 1.E 年 1Gbit 中ワーストビット寿命 10 年 R (Ω) x E 使用電界電界 [MV/cm] 0.0E E E E E E E+12 Writing cycles 3.5E E+12 1Gbit の寿命 10 年以上を確認 3.6x10 12 以上の書き込み耐性も確認 59

60 垂直スピン RAM: 誤書込みの無い安定動作を確認 東芝 書き込みエラー率 1-P 垂直磁化方式 TMR 素子の反転確率曲線 1.0E E E E E E 規格化電流値 Switching Probability I/Ic=1.6 with 30ns pulse for AP to P No error 0 0.0E E E E E+06 Number of Write Pulse 30nsecパルスで 回の繰り返し書き込み確認 誤書き込みなし安定動作実証 60

61 垂直磁化スピン RAM のセル面積は小さい! 微細な F で小さなセル面積 面内 MTJ 11.5F 2 cell (F > 3X) 高密度メモリ 垂直 MTJ 6F 2 cell (F ~ 1X, 2X) Junction area = 2.5F 2 Junction area = F 2 2.5F MTJ (Shape anisotropy required) MTJ (Circular shape available) F MTJ 4.5F 2.5F 2.5F 3F Cell size< 40 nm 2F 2F 10 Gbit 61

62 垂直スピン RAM の実現で ITRS の予測を大幅前倒し チップサイズ (mm2/gbit) 1000 DRAM, スピン RAM のチップサイズトレンド モバイル向け Low DRAM Power DRAM 100 Trend PC DRAM PC 向け PC DRAM 向け DRAM 10 DRAMの微細化限界 DRAMの微細化限界 NEDO-Pj Samsung 成果垂直スピンRAM MRAM 年 2022 年 スピンスピン RAM RAM (ITRS (ITRS の書き込み電流書込み電流から計算 ) ) Elpida Hynix 62

63 2011 年 7 月東芝 - ハイニクス共同開発開始 東芝ニュースリリースより抜粋 韓国ハイニックス社との MRAM 技術の共同開発について 2011 年 07 月 13 日当社は 本日 韓国ハイニックス社と MRAM(Magnetoresistive Random Access Memory: 磁気抵抗変化型ランダムアクセスメモリ ) 技術を共同開発することに合意しました 今回の合意に基づき 韓国 利川 ( イチョン ) にあるハイニックス社の研究施設に両社の技術者を集結し 共同開発を行う計画です ( 中略 ) 今回 MRAM 開発に実績のあるハイニックス社との共同開発により 開発コストの負担を抑制しつつ MRAM の実用化に向けた取り組みを加速するとともに MRAM の早期実用化によりメモリシステムビジネスを推進していきます また ハイニックス社とは今後の開発動向を確認しながら 将来的な製造での協業についても 今後協議していく予定です ( 後略 ) 63

64 メインメモリーの不揮発化が可能になった! Latency (access speed) Power Gating (2007 Core 2) Core ALU/ FlipFlop < 1 ns Register files Cache (L1) Cache (L2, L3) ~3 ns Display Peripheral Main memory ~30 ns 技術 は確立された! Storage > 10 ms Compute Architecture 64

65 スピン RAM はキャッシュに使えるか? 65

66 スピン RAM はキャッシュに使えるか? SRAM に対するスピン RAM の利点 不揮発 リーク電流低減 小さなセルサイズ 高速 スピン RAM 条件 : MTJ が CMOS 並みに高速 低電力で動作すれば SRAM MgO 1Tr-1MTJ (6~10F 2 ) 6Tr (100~150F 2 ) 配線長減少 Tr 数減少 RC 減少ゲートC 減少 RC 遅延減少 同一面積ならばキャッシュ容量増大 キャッシュミス減少 66

67 垂直磁化膜の高速書き込み実証 東芝 電通大 阪大 東芝 電通大 nsec R (a. u.) nsec 30nsec Voltage (V) TMR 素子で 3nsec の高速反転を確認 GMR 素子で 700psec の高速反転を確認 ( 世界最高速度 ) NEDO スピントロニクス不揮発性機能技術 Pj 67

68 スピン RAM の書き込み電流は 10ns より高速領域では急速に増大する MTJ 素子の書き込みエネルギー (10-13 ~10-14 J) は CMOS より 3 桁大きい Hosomi et al. (Sony) IEDM 2005 (CoFeB/MgO/CoFeB 面内 MTJ 素子 ) 68

69 不揮発性メモリのジレンマ ( 東芝藤田 ) 1. 電力オーバーヘッド書き込み電力増加分 > リーク電力減少分 2. 動作速度のオーバーヘッド書き込み速度が SRAM より遅い 解決策 1. MTJ 素子自体を低電力化 高速化 新材料 新物理効果 開発中 探索中 69

70 電圧印加だけで磁化反転ができるようになった! 書込みエネルギーは J 台と CMOS 並みに小さい! Prof. Suzuki (Osaka Univ.) Nature Materials 2012 Junction size: m 2 SiO 2 Fe 10 nm MgO 1.50 nm Fe 80 Co 20 Au 50 nm Cr 10 nm MgO Au t FeCo nm 10 nm MgO wafer (001) SiO 2 Free layer (Voltage effect) Resistance ( ) AP state -1.0 V/nm, 0.55 ns RT 365 P state No. of pulse ただし すぐ実用化が可能な技術ではない! ( 今後に期待 ) 70

71 不揮発性メモリのジレンマ ( 東芝藤田 ) 1. 電力オーバーヘッド書き込み電力増加分 > リーク電力減少分 2. 動作速度のオーバーヘッド書き込み速度が SRAM より遅い 現状の MTJ 素子技術で キャッシュの不揮発化の効果は? 71

72 ハイブリッド Magnetic キャッシュメモリの提案 安部他 ( 東芝 ) 応用物理学会 2012 年 3 月 パワーゲーティング込みの性能と電力消費のシミュレーション Core ALU Registers L1:SRAM L2: 垂直スピンRAM Hybrid Magnetic Cache Memory L1 キャッシュ 従来の SRAM 動的性能重視 L2 キャッシュ 垂直スピン RAM 静的電力 ( リーク電流 ) 削減 アプリケーション動作中の短い時間も電源を遮断することにより 消費電力削減幅を増やす 72

73 垂直スピン RAM を用いたハイブリッド Magnetic キャッシュの利点 パワーゲーティングを考慮したプロセッサ特性の評価シミュレーション Conventional Cache Memory Core ALU Registers L1:SRAM L2:SRAM プロセッサ消費電力 Active Deep Sleep 150us 復帰 メインメモリから L2 への書き戻し時間 Active 時間 Deep Sleep: SRAM 電源 OFF 復帰に時間がかかる Core ALU Registers L1:SRAM L2: 垂直スピンRAM Hybrid Magnetic Cache Memory プロセッサ消費電力 Active 1us Deep Sleep 復帰 Deep Sleep 状態を多用できる 電源立上時間 Active 時間 垂直スピン RAM 復帰に時間がかからない 73

74 シミュレーション L2 キャッシュメモリパラメーター : 65nm CMOS Technology CACTI KB 64KB 通常のプロセッサ Core ALU Registers L1:SRAM L2 キャッシュを垂直スピン RAM 化 Core ALU Registers L1:SRAM L1 キャッシュも垂直スピン RAM 化 Core ALU Registers L1: 垂直スピン RAM 512KB L2:SRAM L2: 垂直スピン RAM L2: 垂直スピン RAM 動作速度 [a.u.] 性能向上 消費電力 [a.u.] 低電力 Lower Power 0 SRAM パワーゲーティング L2 を垂直スピン RAM に L1 も垂直スピン RAM に 不揮発性メモリのジレンマ 0 SRAM パワーゲーティング L2 を垂直スピン RAM に L1 も垂直スピン RAM に 74

75 不揮発性メモリのジレンマ 1. 消費電力オーバーヘッド書き込み電力増加分 > リーク電力減少分 2. 動作速度オーバーヘッド書き込み速度が SRAM より遅い 解決策 1. MTJ 素子自体を低電力化 高速化新材料 新物理効果 2. 回路の工夫 SRAM と MTJ の組み合わせ 3. システムの工夫 SRAM( 書き込み志向 ), スピン RAM( 読み出し志向 ) の適材適所的利用 75

76 ハイブリッド Magnetic キャッシュメモリ 不揮発性メモリのジレンマ 1. 電力オーバーヘッド書込み電力の増加分 > リーク電流の減少分 2. 動作速度オーバーヘッド書込み速度が SRAM より遅い Access time ns 1-3ns 2-10ns 10-50ns ALU/ 組み合わせて使う FlipFlop Register files Cache (L1) Cache (L2, L3) Main memory Storage 垂直スピン RAM 6T- 不揮発 SRAM BL WL VDD MTJ1 MTJ2 GND BLB 東芝 SSDM T- 不揮発 SRAM 東北大遠藤 G JJAP (2012) VLSI

77 アクセス速度のシミュレーション Read/Write access time Average Read Access Time [ns] Average Write Access Time [ns] Conventional Proposed Memory Access Interval Time [ns] Conventional Proposed Memory Access Interval Time [ns] e-p-stt-mram Delay overhead : メインメモリ (32MB) READ / WRITE = 0.5ns / 1.0ns L3 (16MB) Miss Rate SRAM or 1% 垂直スピンRAM L2 (1MB) L2 (1MB) Miss Rate SRAM or SRAM or 4% NV-SRAM NV-SRAM CPU Core CPU Core CPU Core CPU Core K. Abe et. al., SSDM2010 L2 キャッシュ :6T- 不揮発性 SRAM システムレベル評価 : 処理速度まで 77

78 プロセッサーとメモリが消費する平均電力 Average Power Consumption (mw) % ALU Cache + Register file + FF Main memory -75% -74% -70% 0 低電力プロセッサー 4GB メインメモリ (a) Conventional system (b) DRAM is replaced by Spin-RAM (c) (b) and L2 cache is replaced by non-volatile memory (d) (c) and L1 cache is replaced by non-volatile memory (e) (d) and register file and FF are replaced by non-volatile memory 78

79 NEDO ノーマリーオフコンピューティング基盤技術開発プロジェクト (H.23~H.27) (NEDO HP から ) 不揮発性メモリのジレンマ ( 消費電力と動作速度のオーバーヘッド ) のマネージメント 79

80 パーソナルコンピュータの平均消費電力 Average Power Consumption of Personal Computer System 100% 80% 60% 40% 20% 0% (a) -28% (b) -83% (c) Processor Main Memory Storage Display Motherboad Peripheral slots Fan PSU losses 現状 メインメモリ L3 キャッシュ L2 キャッシュを不揮発化 先進 NOC 80

81 不揮発性ディスプレー ( 各 HP から ) 81

82 ここまでの話は メモリ + ロジック 不揮発性ロジック? メモリ * ロジックの可能性は? 82

83 不揮発性ロジック (FeRAM ベース ) Nonvolatile State Saver (RAMTRON) FeRAM 搭載マイコン (TI 富士通 ) ReRAM 搭載マイコン (Panasonic) Z80-base non-volatile CPU 14 ms cycle, 10ms CPU power-off (Rohm) Rohm Press Release 2008 から 4bit 不揮発性カウンター電力計 ガスメータ 電子ボリューム (Rohm) そんなに高速でなくて良い応用 多様な不揮発性メモリが使用可能 フラッシュ FPGA (Lattice) 83

84 不揮発性ロジック (MTJ 素子でどこまで性能上がる?) リコンフィギャラブル ラッチセル ( 設計 ) (Iowa 州立大 JAP 2000) 不揮発性 D-F/F( 設計 ) ( 東芝 NSTI-Nanotech 2005) P2 D P1 CLK P1 P1 P2 P2 P2 PON J Jb Q P2 1.8 mm テスト 3 テスト mm コントローラ回路 I/O 回路テスト 1 テスト 0 WCK マスターラッチ スレーフ ラッチ 不揮発性 D-F/F ( 試作 ) (NEC プレスリリース 2009 年 ) 不揮発性ラッチ ( 試作 ) (T. Endoh et al, IEDM2011) 84

85 不揮発性ロジック (MTJ 素子でどこまで性能上がる?) 不揮発性 TCAM ( 設計 ) ( レンセラー工科大 ISCAS2008) 不揮発性 TCAM ( 試作 ) ( 東北大 VLSI 2011) 不揮発性全加算器 ( 試作 ) ( 東北大 APEX 2008) 東北大 スピン論理集積回路 ( 最先端研究開発支援 PG) Crocus( 米 ) の Magnetic Logic Unit Morpho 社の Secure MC へ ( 報道 ) Resistive Computation =STT-MRAM ベース LUT を使ったコンピュータ ( 設計 ) (Rochester 大 ISCA 2010) 設計に使用しているスピン RAM の特性パラメータの妥当性は? 不揮発性メモリのジレンマ 制約 システムレベルで消費電力 特性を評価しないと意味が無いキラーアプリは? 85

86 まとめ 86

87 In these 10 years, toward Normally-Off Computer Power Gating ALU/ FlipFlop Register files Cache (L1) advanced paper display? Cache (L2, L3) Spin-RAM Display Main memory Peripheral no advanced NVM is required Storage solar battery hand-crank dynamo Compute Architecture 87

88 NEDO Spintronics Nonvolatile Devices Project ( ) Project Leader : K. Ando Spin-RAM Working Group : Ando, Yuasa, Kubota, Fukushima, Yakushiji : Yoda, Kishi, Kai, Nagase, Kitagawa, Yoshikawa, Nishiyama, Daibou, Nagamine, Amano, Takahashi, Nakayama, Shimomura, Aikawa, Ozeki, Wanatabe, Ikegawa, Ito Tohoku U. : Miyazaki, Ando, Ogane, Mizukami, Naganuma Osaka U. : Suzuki, Nozaki, Seki, Tomita, Konishi U. Electro-Commun. : Nakatani NEDO Normally-Off Computing Project ( ) Fujita, Abe, Nomura Project Leader : H. Nakamura 88

89 Thank you for your attention! 89

90 概要 高速で動作する大容量の不揮発性メモリが実現できれば ワーキングメモリや論理回路が不揮発化され 計算能力が必要な瞬間以外は常に電源が切れている新構造のコンピュータ ( ノーマリーオフコンピュータ ) ができるのではないかとの 妄想 に魅せられた講演者は この 10 年間ほど 磁性メモリ MRAM の開発を通じて その実現を目指してきた その間 論理演算素子に求められる驚異的な動作速度や パワーゲーティング技術の出現などに驚かされ続きではあったものの 最近の不揮発性メモリ技術の進展は ノーマリーオフコンピュータの実現可能性を大きく高めつつあると感じている 講演では MRAM を中心とする不揮発性メモリ開発の現状を紹介するとともに そのコンピュータアーキテクチャへの応用可能性に関する素人的な期待を述べ コンピュータの専門家の皆さんとの議論の糸口としたい ( 参考文献 ) (1) K. Ando, S. Ikegawa, K. Abe, S. Fujita, and H. Yoda : Roles of Non-Volatile Devices in Future Computer System: Normally-off Computer in Energy-Aware Systems and Networking for Sustainable Initiatives, W.-C. Hu and N. Kaabouch, Eds., IGI Global, (2012 年 6 月出版予定 ). (2) 安藤功兒 : スピンでエレクトロニクスはどう変わる? 応用物理 81, 239 (2012). (3) K. Ando et al. : Spin-RAM for Normally-Off Computer, Proc. 11th Non-Volatile Memory Technology Symposium (NVMTS 2011), Shanghai, November 2011 (IEEE Xplore). (4) 安藤功兒 : 不揮発性デバイス ノーマリオフコンピュータは実現できるか 電子情報通信学会誌 93, 913 (2010). 90