目次 [ はじめに ] 1 [1] レジスタについて 1 [2] 8ビット転送命令 1 1. MOV 1, MOV,M 2 3. MOV M, 2 4. MVI,B MVI M,B LDAX B 2 7. LDAX D 2 8. LDA NN 2 9. STAX

Transcription

1 ND80ZⅢ 8080 命令説明書 ( 有 ) 中日電工

2 目次 [ はじめに ] 1 [1] レジスタについて 1 [2] 8ビット転送命令 1 1. MOV 1, MOV,M 2 3. MOV M, 2 4. MVI,B MVI M,B LDAX B 2 7. LDAX D 2 8. LDA NN 2 9. STAX B STAX D STA nn 2 [3] 16ビット転送命令 LXI B,nn LXI D,nn LXI H,nn LXI SP,nn 3 16.LHLD nn SHLD nn SPHL PUSH B PUSH D PUSH H PUSH PSW POP B POP D POP H POP PSW 3 [4] 交換命令 XCHG XTHL 4 [8080のフラグ] 4 [5] 8ビット算術 論理演算命令 ADD 4 30.ADI n 5 31.ADD M ADC 5 33.ACI n 5 34.ADC M SUB SUI n SUB M 5 38.SBB 5 39.SBI n 6 40.SBB M 6 41.ANA 6 42.ANI n 6 43.ANA M ORA ORI n ORA M XRA XRI n 7 49.XRA M CMP CPI n CMP M INR INR M DCR DCR M 7 [6] その他の算術演算 CPU 制御命令 DAA CMA CMC STC NOP HLT DI EI 8 [7] 16ビット算術演算命令 DAD B DAD D DAD H DAD SP INX B INX D INX H INX SP DCX B DCX D DCX H DCX SP 9 [8] 回転 シフト命令 RLC RAL RRC RAR 9 [9] ジャンプ命令 JMP nn JNZ nn JZ nn JNC nn JC nn JPO nn JPE nn JP nn JM nn PCHL 10 [10] コール リターン命令 CALL nn CNZ nn CZ nn CNC nn CC nn CPO nn CPE nn CP nn CM nn RET RNZ RZ RNC RC RPO RPE RP RET M RST n(n=0~7) 11 [11] 入出力命令 IN n OUT n 12 名古屋市守山区守山 パレス守山 305 有限会社中日電工 Fax E mail [email protected] Homepage Rev. 1.0

3 8080 命令説明書 [ はじめに ] ND80ZⅢ の CPU は Z80 です Z80 は 8080 の全ての命令を 8080 と同じように実行することができますが さらに 8080 にはなかった多くの命令が追加されています Z80 は 8080 と全く同じレジスタをもっていますが さらに 8080 にはなかったレジスタが追加されています Z80 の命令とレジスタの詳細については Z80 命令説明書 で詳しく説明をしています ND80ZⅢ には Z80 のプログラムを作るためのツールとして当社が独自に開発した ND80Z モニタプログラムが搭載されています と同時に かってのマイコンブームの火付け役となった NEC の TK80 のモニタプログラムも搭載していて TK80 と同じ動作をさせることもできるようになっています TK80 に搭載されていた CPU は Z80 ではなくて 8080 でした 当然のことながら TK80 のために書かれた多くのプログラムは 8080 の命令コード ( および 8080 ニーモニック ) で書かれています Z80 は 8080 の全ての命令コードをそのまま実行できますから 8080 のプログラム 命令を参照するには Z80 命令説明書 を利用することができます しかし Z80 命令説明書 には 8080 にはない多くの命令の説明についても書かれていますから その中から 8080 のみの命令をみつけるのは面倒です またはじめて Z80 のプログラムを書こうとする方にとっては Z80 の非常に多い命令にいきなり接するというのはいかにもハードルが高いことでもあります その意味では 8080 には Z80 に比べて少ない命令とレジスタしかない というのは 劣っているというよりもむしろ都合がよい長所である とも言えます そのように考えた 8080 の利点 を十分に活用できるように 本書はあえて CPU が 8080 である という想定で作成してあります 命令は 8080 の命令に限定して そのニーモニックも Z80 ニーモニック ( ザイログニーモニック ) ではなくて 8080 ニーモニック ( インテルニーモニック ) で表現してあります レジスタについても 8080 がもっているレジスタのみについて説明してあります Z80 は一部の命令で 実行結果のフラグの状態が 8080 とは異なっているものがあります また命令の実行クロック数も異なっているものがあります それらについては Z80 での動作を優先して表記し あわせて 8080 との相違を記述することにつとめました [1] レジスタについて 8080 には 8 ビットレジスタ B C D E H L A F と 16 ビットレジスタ SP PC があります ADD SUB などの加減算命令や ORA ANA などの論理演算命令は 2 つのレジスタ間で演算を行いますが 演算の結果を格納するレジスタは A レジスタに限られます F( フラグ ) レジスタは S Z H P C の各フラグをビット情報として格納しているレジスタですが PUSH PSW POP PSW 命令で A レジスタとともにスタックへの格納 取出しが出来るほかは演算などの命令の対象にすることはできません RAL などのローテイト命令や I/O 制御命令 IN OUT では A レジスタのみが使われます 8 ビットのレジスタ B と C D と E H と L はそれぞれ結合して 16 ビットのレジスタ BC DE HL として使うこともできます 16 ビットのレジスタ HL はメモリアドレスを示す間接アドレッシングレジスタとしても使われます 8080 ニーモニックでメモリを示す M は HL レジスタで示すメモリアドレスの意味で使われます BC DE レジスタも限られた命令 (STAX LDAX) においてのみ HL と同じように間接アドレッシングでメモリアドレスを示すために使われます [2] 8 ビット転送命令 ( この命令群はフラグに影響を与えません ) 以下の説明中 クロックというのはその命令を実行するのに必要なマシンクロック数のことです ND80ZⅢ の CPU クロックは 4MHz ですから 1 クロックは 1/4μS(0.25μS) になります したがってたとえばクロック =4 の命令の実行時間は =2.0μS になります Z80 は 8080 の全ての命令を 同じように実行しますが 一部の命令では その命令を実行するのに必要なクロック数が 8080 とは異なっています そのような命令では 8080 のクロック数を うしろに () で示しました また参考までに説明のうしろに Z80 ニーモニックも表記してあります 1. MOV 1,2 コード ( 表 1) クロック 4(5) 1 2 は B C D E H L A を表します 2 の内容を 1 に転送します 2 の内容は変化しません (LD 1,2) 1

4 ( 表 1) 2 B C D E H L A B C A 4B 4C 4D 4F D E A 5B 5C 5D 5F H L A 6B 6C 6D 6F A A 7B 7C 7D 7F ( 表 2) B 46 C 4E D 56 E 5E H 66 L 6E A 7E ( 表 3) B 70 C 71 D 72 E 73 H 74 L 75 A MOV,M コード ( 表 2) クロック 7 M は HL レジスタで示されるメモリを表します M の内容を に転送します M の内容は変化しません (LD,(HL) ) 3. MOV M, コード ( 表 3) クロック 7 の内容を M に転送します の内容は変化しません (LD (HL), ) 4. MVI,n コード ( 表 4) クロック 7 n はこの命令コードの次のアドレスに書かれたデータを示します 8 ビットデータ n を に転送します (LD,n) ( 表 4) B C D E H L A 06XX 0EXX 16XX 1EXX 26XX 2EXX 3EXX 5. MVI M,n コード 36 クロック 10 n を M に転送します ( は任意の 8 ビットデータを表します ) (LD (HL),n) 6. LDAX B コード 0A クロック 7 BC レジスタで示されるメモリの内容を A に転送します メモリの内容は変化しません (LD A,(BC) ) 7. LDAX D コード 1A クロック 7 DE レジスタで示されるメモリの内容を A に転送します メモリの内容は変化しません (LD A,(DE) ) 8. LDA nn コード 3A クロック 13 命令コード 3A に続く 2 バイトデータ nn で示されるメモリの内容を A に転送します メモリの内容は変化しません この命令のように 2 バイトのデータを扱う場合には先に来るほうが下位アドレスであとに上位アドレスがきます たとえば 1234 番地の内容を転送する場合のコードは 3A3412 になります (LD A,(nn) ) 9. STAX B コード 02 クロック 7 A の内容を BC レジスタで示されるメモリに転送します A の内容は変化しません (LD (BC),A ) 10. STAX D コード 12 クロック 7 A の内容を DE レジスタで示されるメモリに転送します A の内容は変化しません (LD (DE),A ) 11. STA nn コード 32 クロック 13 A の内容を nn で示されるメモリに転送します A の内容は変化しません (LD (nn),a ) nn については 8.LDA nn の説明を参照してください 2

5 [3] 16 ビット転送命令 ( この命令群もフラグに影響を与えません ) 12. LXI B,nn コード 01 クロック ビットのデータ nn をペアレジスタ BC に転送します (LD BC,nn ) nn については 8.LDA nn の説明を参照してください 13. LXI D,nn コード 11 クロック ビットのデータ nn をペアレジスタ DE に転送します (LD DE,nn ) nn については 8.LDA nn の説明を参照してください 14. LXI H,nn コード 21 クロック ビットのデータ nn をペアレジスタ HL に転送します (LD HL,nn ) nn については 8.LDA nn の説明を参照してください 15. LXI SP,nn コード 31 クロック ビットのデータ nn を SP( スタックポインタ ) に転送します (LD SP,nn ) nn については 8.LDA nn の説明を参照してください 16.LHLD nn コード 2A クロック 16 nn で示されるメモリの内容を L に nn+1 番地のメモリの内容を H に転送します (LD HL,(nn) ) nn については 8.LDA nn の説明を参照してください 17. SHLD nn コード 22 クロック 16 L の内容を nn で示されるメモリへ H の内容を nn+1 番地のメモリへ転送します (LD (nn),hl ) nn については 8.LDA nn の説明を参照してください 18. SPHL コード F9 クロック 6(5) HL の内容を SP に転送します (LD SP,HL) 19. PUSH B コード C5 クロック 11 ペアレジスタ BC の内容を SP で示されるプッシュダウンスタックへ転送します (SP-1) B,(SP-2) C (PUSH BC) 20. PUSH D コード D5 クロック 11 DE の内容をスタックに転送します (SP-1) D,(SP-2) E (PUSH DE) 21. PUSH H コード E5 クロック 11 HL の内容をスタックに転送します (SP-1) H,(SP-2) L (PUSH HL) 22. PUSH PSW コード F5 クロック 11 アキュムレータ A とフラグレジスタ F の内容をスタックに転送します (SP-1) A,(SP-2) F (PUSH AF) 23. POP B コード C1 クロック 10 スタックのトップにあるデータが BC に転送されます C (SP) B (SP+1) (POP BC) 24. POP D コード D1 クロック 10 スタックのトップにあるデータが DE に転送されます E (SP) D (SP+1) (POP DE) 25. POP H コード E1 クロック 10 スタックのトップにあるデータが HL に転送されます L (SP) H (SP+1) (POP HL) 26. POP PSW コード F1 クロック 10 スタックのトップにあるデータが A 及び F に転送されます F (SP) A (SP+1) (POP AF) [4] 交換命令 ( この命令群もフラグに影響を与えません ) 27. XCHG コード EB クロック 4 ペアレジスタ DE と HL の内容を交換します (EX DE,HL) 3

6 28. XTHL コード E3 クロック 19(18) スタックのトップにあるデータ (2 バイト ) とペアレジスタ HL の内容を交換します L と (SP) H と (SP+1) の内容を交換します (EX (SP),HL ) 以上の命令はフラグに影響を与えませんが 以下の命令の多くはフラグに影響を与えます [8080 のフラグ ] C キャリーフラグ 計算の結果 上位桁へのキャリー ( ボロー ) が発生したときにセットされる ローティト命令でもセット リセットされる Z ゼロフラグ 計算結果がゼロのときセット P パリティフラグ 1バイト内の1になっているビット数が偶数でセット 奇数でリセットされる S サインフラグ 計算結果がマイナスのときセット (8ビット目が1の数がマイナスになる FF~80がマイナス 00~7Fがプラス ) H ハーフキャリーフラグ (CY4) 算術演算のビット3とビット4との間のキャリー ボローの有無によってSET RESETさ れる フラグレジスタFにおける各フラグの位置 (8080) ビット位置 フラグ S Z x H x P x C は使用されない [Z80のフラグ] C キャリーフラグ 計算結果のオーバーフローでセットされ ローティト命令でもセット リセットされる Z ゼロフラグ 計算結果がゼロのときセット P/V パリティ / オーバーフローフラグ (8080:P) 1バイト内の1になっているビット数が偶数でセット 奇数でリセット また算術演算の結 果オーバーフローでセット S サインフラグ 計算結果がマイナスのときセット (8ビット目が1の数がマイナスになる FF~80がマイナス 00~7Fがプラス ) N 加減算フラグ ADD 命令のとき0 SUB 命令のとき1(DAA 命令に使用される ) H ハーフキャリーフラグ (8080:CY4 ) 算術演算のビット3とビット4との間のキャリー ボローの有無によってSET RESETさ れる フラグレジスタFにおける各フラグの位置 (Z80) S Z H P/V N C は使用されない なお 以下の説明では影響を受けるフラグのみ表記します 書いてないフラグは影響を受けないことを意味します [5] 8 ビット算術 論理演算命令 このグループの命令は INC,DCR 命令を除いてすべてアキュムレータ (A レジスタ ) との間で演算されます また すべてフラグに影響を与えます 29. ADD コード ( 表 9) クロック 4 ( フラグについて ) 計算の結果 上位桁へのキャリーが発生したとき C=1 発生しないときは C=0 になります 計算の結果 ビット 3 からビット 4 へのキャリーが発生したとき H=1 発生しないときは H=0 になります 結果がゼロのとき Z=1 ゼロではないときは Z=0 になります 結果が負数のとき (80~FF のとき )S=1 正数のときは S=0 になります (ADD A,) 8080 では計算の結果 1 のビットが偶数個あれば P=1 奇数個なら P=0 になります Z80 では N=0 になります また 結果がオーバーフローしたとき P/V=1 その他のときは P/V=0 になります 4

7 30.ADI n コード C6 クロック 7 A と n とを加算し 結果を A に入れます フラグについては 29.ADD A, と同じです (ADD A,n) ( 表 9) B 80 C 81 D 82 E 83 H 84 L 85 A 87 ( 表 10) B 88 C 89 D 8A E 8B H 8C L 8D A 8F 31.ADD M コード 86 クロック 7 A と HL で示されるメモリの内容とを加算し 結果を A に入れます フラグについては 29.ADD A, と同じです (ADD A,(HL) ) 32. ADC コード ( 表 10) クロック 4 A とレジスタ とさらにキャリーフラグ C とを加算し結果を A に入れます フラグについては 29.ADD A, と同じです (ADC A,) 33.ACI n コード CE クロック 7 A と n とキャリー C とを加算し A に入れます フラグについては 29.ADD A, と同じです (ADC A,n) 34.ADC M コード 8E クロック 7 A と HL で示されるメモリの内容とキャリー C とを加算し A に入れます フラグについては 29.ADD A, と同じです (ADC A,(HL) ) 35. SUB コード ( 表 11) クロック 4 A から を引いて結果を A に入れます (SUB ) ( フラグについて ) 計算の結果 上位桁へのボローが発生したとき C=1 発生しないときは C=0 になります 計算の結果 ビット 3 からビット 4 へのボローが発生したとき H=1 発生しないときは H=0 になります 結果がゼロのとき Z=1 ゼロではないときは Z=0 になります 結果が負数のとき (80~FF のとき )S=1 正数のときは S=0 になります 8080 では計算の結果 1 のビットが偶数個あれば P=1 奇数個なら P=0 になります Z80 では N=1 になります また 結果がオーバーフローしたとき P/V=1 その他のときは P/V=0 になります ( 表 11) B 90 C 91 D 92 E 93 H 94 L 95 A 97 ( 表 12) B 98 C 99 D 9A E 9B H 9C L 9D A 9F 36. SUI n コード D6 クロック 7 A から n を引いて結果を A に入れます フラグは 35.SUB と同じです (SUB n) 37. SUB M コード 96 クロック 7 A から HL で示されるメモリの内容を引いて結果を A に入れます フラグは 35.SUB と同じです (SUB (HL) ) 38.SBB コード ( 表 12) クロック 4 A から を引き さらにキャリー C を引いて結果を A に入れます フラグは 35.SUB と同じです (SBC A,) 5

8 39.SBI n コード DE クロック 7 A から n を引き さらにキャリー C を引いて結果を A に入れます フラグは 35.SUB と同じです (SBC A,n) 40.SBB M コード 9E クロック 7 A から HL で示されるメモリの内容を引き さらにキャリー C を引いて結果を A に入れます フラグは 35.SUB と同じです (SBC A,(HL) ) 41.ANA コード ( 表 13) クロック 4 A とレジスタ との論理積 (AND) をとって結果を A に入れます (AND ) ( フラグについて ) 結果がゼロのとき Z=1 ゼロではないときは Z=0 になります 結果が負数のとき (80~FF のとき )S=1 正数のときは S=0 になります 結果のうち 1 のビットが偶数個あれば P=1 奇数個なら P=0 になります C( キャリー ) フラグがクリアされることに注意してください 8080 では H=0 になりますが Z80 では N=0 H=1 になります ( 表 13) B C D E H L A A0 A1 A2 A3 A4 A5 A7 ( 表 14) B C D E H L A B0 B1 B2 B3 B4 B5 B7 42.ANI n コード E6 クロック 7 A と n との AND をとって結果を A に入れます フラグは 41.ANA と同じです (AND n) 43.ANA M コード A6 クロック 7 A と HL で示されるメモリの内容との AND をとって結果を A に入れます フラグは 41.ANA と同じです (AND (H L) ) 44. ORA コード ( 表 14) クロック 4 A と との論理和 (OR) をとって結果を A に入れます フラグは Z80 で H=0 になることを除いて 41.ANA と同じです (OR ) 45. ORI n コード F6 クロック 7 A と n との OR をとって結果を A に入れます フラグは 44. ORA と同じです (OR n) 46. ORA M コード B6 クロック 7 A と HL で示されるメモリの内容との OR をとって結果を A に入れます フラグは 44. ORA と同じです (OR (H L) ) 47. XRA コード ( 表 15) クロック 4 A と との排他的論理和 (Exclusive OR) をとって結果を A に入れます フラグは 44.ORA と同じです (XOR ) ( 表 15) B C D E H L A A8 A9 AA AB AC AD AF ( 表 16) B C D E H L A B8 B9 BA BB BC BD BF 6

9 48. XRI n コード EE クロック 7 A と n との排他的論理和をとって結果を A に入れます フラグは 44. ORA と同じです (XOR n) 49.XRA M コード AE クロック 7 A と HL で示されるメモリの内容との排他的論理和をとって結果を A に入れます フラグは 44. ORA と同じです (X OR (HL) ) 50. CMP コード ( 表 16) クロック 4 A と とを比較します 具体的には A- を計算しその結果をフラグによって示します しかし SUB 命令とは異なり A の内容は変化しません A- でボローが生じた時 C=1 また A= のとき Z=1 A- がマイナスの時 S=1 A- の結果 ビット 3 からビット 4 へのボローがあれば H=1 になります (CP ) 8080 では計算の結果 1 のビットが偶数個あれば P=1 奇数個なら P=0 になります Z80 では N=1 になります また 結果がオーバーフローしたとき P/V=1 その他のときは P/V=0 になります 51. CPI n コード FE クロック 7 A と n とを比較します フラグは 50.CP と同じです (CP n) 52. CMP M コード BE クロック 7 A と HL で示されるメモリの内容とを比較します フラグは 50.CP と同じです (CP (HL) ) 53. INR コード ( 表 17) クロック 4(5) レジスタ の内容を +1 します 以下の INR,DCR 命令ではキャリー C のみ変化しません 注意して下さい ビット 3 からビット 4 へのキャリーが発生したとき H=1 発生しないときは H=0 になります 結果がゼロのとき Z=1 ゼロではないときは Z=0 になります 結果が負数のとき (80~FF のとき )S=1 正数のときは S=0 になります (INC ) 8080 では計算の結果 1 のビットが偶数個あれば P=1 奇数個なら P=0 になります Z80 では N=0 になります この命令の実行後 結果が 80H ならば ( つまり実行前の値が 7FH ならば )P/V=1 になります その他のときは P/V=0 になります ( 表 17) B 04 C 0C D 14 E 1C H 24 L 2C A 3C ( 表 18) B 05 C 0D D 15 E 1D H 25 L 2D A 3D 54. INR M コード 34 クロック 11(10) HL で示されるメモリの内容を +1 します フラグは 53..INR と同じです (INC (HL) ) 55. DCR コード ( 表 18) クロック 4(5) の内容を -1 します DCR 命令ではキャリー C は変化しません 注意して下さい ビット 3 からビット 4 へのボローが発生したとき H=1 発生しないときは H=0 になります 結果がゼロのとき Z=1 ゼロではないときは Z=0 になります 結果が負数のとき (80~FF のとき )S=1 正数のときは S=0 になります (DEC ) 8080 では計算の結果 1 のビットが偶数個あれば P=1 奇数個なら P=0 になります Z80 では N=1 になります この命令の実行後 結果が 7FH( つまり実行前の値が 80H) ならば P/V=1 になります その他のときは P/V=0 になります 56. DCR M コード 35 クロック 11(10) HL で示されるメモリの内容を -1 します フラグは 55.DCR と同じです (DEC (HL) ) [6] その他の算術演算 CPU 制御命令 7

10 57. DAA コード 27 クロック 4 加算後の A レジスタの内容を BCD 表示 2 桁に直します 動作はかなり複雑ですが 8 ビットの数を BCD2 桁とみなして加減算した後この命令を行うことによって 結果も BCD2 桁で得られるものです したがって 加算を行う前の数値が B CD 表現で誤っている場合 ( 例えば AB とか 7D) は DAA 命令によっても正しい結果は得られません Z80 は減算後の D AA にも対応していますが 8080 は加算のみで減算には対応していません 加算には ADD ADC のほか INC 命令も含まれます 結果が 0 のとき Z=1 マイナスの時 S=1 また 結果のビットが 1 であるものが偶数個あるとき P=1 またさらに上位桁へのキャリー ボローが出た場合は C=1 になります (DAA) 58. CMA コード 2F クロック 4 A の内容の 1 0 を反転します ( 各ビット毎 にする ) 8080 ではフラグは変化しませんが Z80 では N=1 H=1 になります (CPL) 59. CMC コード 3F クロック 4 キャリーフラグ C を反転します 8080 では他のフラグは変化しませんが Z80 では N=0 になり H は実行前の C の内容と同じになります (CCF) 60. STC コード 37 クロック 4 キャリーフラグ C をセットします 8080 では他のフラグは変化しませんが Z80 では N=0 H=0 になります (SCF) 61. NOP コード 00 クロック 4 何も実行しないで次の命令に進みます (No Opeation) (NOP) 62. HLT コード 76 クロック 4(7) 割込かリセットがかかるまで CPU の実行を停止します (HALT) 63. DI コード F3 クロック 4 割込を禁止します DI 命令の実行後は INT 信号が入力されても新たな割込は発生しません リセット後は割込禁止状態になります (DI) 64. EI コード FB クロック 4 EI 命令が実行されると その次の命令の実行後から割込が受け付け可能状態になります EI 命令の実行後ではなくて その次の命令の実行後から 割込みの受け付けが可能になるようにしている理由は 割込み処理プログラムの最後は通常 RET 命令で終わっているために もし EI 命令の実行後に割込みの受け付けが可能になっていると 割込み処理が終わってメインプログラムに戻るための RET 命令が実行される前に次の割込みが受け付けられてしまい 二重に割込みが実行されてしまう可能性が出てくることを避けるためです (EI) [7] 16 ビット算術演算命令 65. DAD B コード 09 クロック 11(10) HL の内容と BC の内容を加算し 結果を HL に入れます ビット 17 からのキャリーがあれば C=1 になります ビット 11 からのキャリーがあれば H=1 になります (ADD HL,BC) Z80 では N=0 になります 66. DAD D コード 19 クロック 11(10) HL と DE とを加算し 結果を HL に入れます フラグについては 120.DAD B と同じです (ADD HL,DE) 67. DAD H コード 29 クロック 11(10) HL の内容を 2 倍にします フラグは 120.DAD B と同じです (ADD HL,HL) 68. DAD SP コード 39 クロック 11(10) HL と SP とを加算し 結果を HL に入れます フラグは 120.DAD B と同じです (ADD HL,SP) 69. INX B コード 03 クロック 6(5) BC の内容を +1 します フラグは変化しません (INC BC) 8

11 70. INX D コード 13 クロック 6(5) DE の内容を +1 します フラグは変化しません (INC DE) 71. INX H コード 23 クロック 6(5) HL の内容を +1 します フラグは変化しません (INC HL) 72. INX SP コード 33 クロック 6(5) SP の内容を +1 します フラグは変化しません (INC SP) 73. DCX B コード 0B クロック 6(5) BC の内容を -1 します フラグは変化しません (DEC BC) 74. DCX D コード 1B クロック 6(5) DE の内容を -1 します フラグは変化しません (DEC BC) 75. DCX H コード 2B クロック 6(5) HL の内容を -1 します フラグは変化しません (DEC HL) 76. DCX SP コード 3B クロック 6(5) SP の内容を -1 します フラグは変化しません (DEC SP) [8] 回転 シフト命令 77. RLC コード 07 クロック 4 A レジスタの内容を 1 ビット左にシフトし ビット 7 のデータをビット 0 に入れると共にキャリー C にも入れます 8080 では C 以外のフラグは変化しませんが Z80 では N=0 H=0 になります (RLCA) 78. RAL コード 17 クロック 4 キャリーを含め 9 ビットのデータを左に 1 ビット回転させます 8080 では C 以外のフラグは変化しませんが Z80 では N =0 H=0 になります (RLA) 79. RRC コード 0F クロック 4 A の内容を右に 1 ビットシフトさせると共にビット 0 のデータをキャリー C にも入れます 8080 では C 以外のフラグは変化しませんが Z80 では N=0 H=0 になります (RRCA) 80. RAR コード 1F クロック 4 キャリーを含め 9 ビットのデータを 1 ビット右に回転させます 8080 では C 以外のフラグは変化しませんが Z80 では N =0 H=0 になります (RRA) [9] ジャンプ命令このグループの命令は フラグに影響を与えません 81. JMP nn コード C3 クロック ビットのデータ nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JP nn) 9

12 82. JNZ nn コード C2 クロック 10 Z フラグがセットされていなければ nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JP NZ,nn) 83. JZ nn コード CA クロック 10 Z フラグがセットされていたら nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JP Z,nn) 84. JNC nn コード D2 クロック 10 C フラグがセットされていなければ nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JP NC,nn) 85. JC nn コード DA クロック 10 C フラグがセットされていたら nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JC nn) 86. JPO nn コード E2 クロック 10 P フラグがセットされていなければ nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JP PO,nn) 87. JPE nn コード EA クロック 10 P フラグがセットされていたら nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JP PE,nn) 88. JP nn コード F2 クロック 10 S フラグがセットされていなければ nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JP P,nn) 89. JM nn コード FA クロック 10 S フラグがセットされていたら nn で示されるアドレスにジャンプします nn については 8.LDA nn の説明を参照してください (JP M,nn) 90. PCHL コード E9 クロック 4(5) ペアレジスタ HL の内容をプログラムカウンタ PC にロードします つまり HL で示されるアドレスへジャンプします (JP (HL) ) [10] コール リターン命令このグループの命令はフラグに影響を与えません 91. CALL nn コード CD クロック 17 nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください なおこのとき この CALL 命令の次の命令のアドレスをスタックに退避します この結果 SP は 2 減じられます サブルーチンの最後にリターン命令を使うとスタックに退避されていたアドレスを PC に入れコール命令の次の命令のアドレスへ戻ります (CALL nn) 92. CNZ nn コード C4 クロック 17(Z=0) または 10(Z=1) Z フラグがセットされていなければ nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください (CALL NZ,nn) 93. CZ nn コード CC クロック 17(Z=1) または 10(Z=0) Z フラグがセットされていたら nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください (CALL Z,nn) 94. CNC nn コード D4 クロック 17(C=0) または 10(C=1) C フラグがセットされていなければ nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください (CALL NC,nn) 10

13 95. CC nn コード DC クロック 17(C=1) または 10(C=0) C フラグがセットされていたら nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください (CALL C,nn) 96. CPO nn コード E4 クロック 17(P=0) または 10(P=1) P フラグがセットされていなければ nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください (CALL PO,nn) 97. CPE nn コード EC クロック 17(P=1) または 10(P=0) P フラグがセットされていたら nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください (CALLPE,nn) 98. CP nn コード F4 クロック 17(S=0) または 10(S=1) S フラグがセットされていなければ nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください (CALL P,nn) 99. CM nn コード FC クロック 17(S=0) または 10(S=1) S フラグがセットされていたら nn で示されるアドレスからはじまるサブルーチンをコールします nn については 8.LDA nn の説明を参照してください (CALL M,nn) 100. RET コード C9 クロック 10 スタックのトップに退避されていたアドレスデータを PC に入れ そのアドレスにリターンします この結果 SP は +2 されます (RET) 101. RNZ コード C0 クロック 11(Z=0) または 5(Z=1) Z フラグがセットされていなければリターンします (RET NZ) 102. RZ コード C8 クロック 11(Z=1) または 5(Z=0) Z フラグがセットされていたらリターンします (RET Z) 103. RNC コード D0 クロック 11(C=0) または 5(C=1) C フラグがセットされていなければリターンします (RET NC) 104. RC コード D8 クロック 11(C=1) または 5(C=0) C フラグがセットされていたらリターンします (RET C) 105. RPO コード E0 クロック 11(P=0) または 5(P=1) P フラグがセットされていなければリターンします (RET PO) 106. RPE コード E8 クロック 11(P=1) または 5(P=0) P フラグがセットされていたらリターンします (RET PE) 107. RP コード F0 クロック 11(S=0) または 5(S=1) S フラグがセットされていなければリターンします (RET P) 108. RM コード F8 クロック 11(S=1) または 5(S=0) S フラグがセットされていたらリターンします (RET M) 109. RST n(n=0~7) コード ( 下表 ) クロック 11 1 バイトで実行できるコール命令です ただしコールできるアドレスは下表の 8 種に固定されています 例えば RST 3( コード DF) は CALL $0018( コード CD1800) と同じ動作になります (RST n) ニーモニック コード アドレス RST 0 C RST 1 CF 0008 RST 2 D RST 3 DF 0018 RST 4 E

14 RST 5 EF 0028 RST 6 F RST 7 FF 0038 [11] 入出力命令 110. IN n コード DB クロック 11(10) n で指定されるアドレスの I/O デバイスからデータをアキュムレータ A に入力します フラグは変化しません (IN A, (n) ) 111. OUT n コード D3 クロック 11(10) n で指定されるアドレスの I/O デバイスに A レジスタのデータを出力します フラグは変化しません (OUT (n),a ) 12