PowerPoint Presentation

Size: px

Start display at page:

Download "PowerPoint Presentation"

まなきせんばる
7 years ago
Views:

1 Gen3 対応! PCI-Express 採用 SoC の検証も ZeBu におまかせください! Big emulators come in small packages

Xilinx Virtex Roadmap V8000 LX200 LX330 130nm

ZeBu- Personal ZeBu- Server May 03 Sep 05 Nov

5MG 50MG 6MG 100MG 5MG 1BG Execution Speed

2 ZeBu とは? 汎用 FPGA をベースにすることで優れた投資対効果と革新性を実現した論理エミュレータです Xilinx Virtex Roadmap V8000 LX200 LX nm ZeBu-ZV ZeBu-XL 90nm ZeBu-UF ZeBu-XXL 65nm ZeBu- Personal ZeBu- Server May 03 Sep 05 Nov 07 Design Capacity 1.5MG 50MG 6MG 100MG 5MG 1BG Execution Speed 12MHz 5MHz 40MHz 20MHz 60MHz 30MHz Sep 03 Apr 04 Jun 06 Dec 06 Jun 08 Jul 09 EVE ZeBu Roadmap Verify2011 Copyright 2011 EVE 2

FPGA FPGA SRAM ROM HW Accel. AXI - AHB AHB Dev.

3 BUS デザインの ZeBu へのマッピング DDR3 DIMM Clock Server DDR2 SoC PHY ZeBu PLL Proces sor DDR3 Cntrl. DSP DSP core DSP core DSP core core Memory Server FPGA Memory Memory Server Clock Server DUT FPGA FPGA FPGA FPGA SRAM ROM HW Accel. AXI - AHB AHB Dev. FPGA BRAM RLDRAM Reconfigurable Test Bench (RTB) Embedded TestBench Hardware Transactors Logic Analyzer Probes FPGA FPGA FPGA FPGA Memory Verify2011 Copyright 2011 EVE 3

JTAG/Serial Transactor C/C++ API IP ZeBu ができること Digital TV

Custom Transactor C/C++ SV ZEMI-3 DPI-C C/C++ API HDL (BFM)

Platform Firmware Develop ment DirectICE ESL Coemulation

Co-verification STB Simulation Acceleration Random/ Coverage

HDL Simulator Smart ZICE VMM testbench Video Processing SW

4 JTAG/Serial Transactor C/C++ API IP ZeBu ができること Digital TV Hard IP Cores SVA SVA Image Data OS development Ethernet Custom Transactor C/C++ SV ZEMI-3 DPI-C C/C++ API HDL (BFM) Vertical Solutions IP ICE (In-Circuit Emulation) Virtual Platform Firmware Develop ment DirectICE ESL Coemulation Assertionbased Verification ZeBu-Server HW/SW Co-verification STB Simulation Acceleration Random/ Coverage Verification CO-SIMULATION COSIM VMM HAL HDL (BFM) VMM HAL HDL Simulator Smart ZICE VMM testbench Video Processing SW Debugger ESL + RTL/netlist/IP Wireless/Mobile Networking Verify2011 Copyright 2011 EVE 4

5 JTAG/Serial Transactor C/C++ API IP これまでの講演内容 Digital TV Hard IP Cores SVA SVA 河邊様のご講演 Verify2010 Image Data OS development Ethernet Custom Transactor C/C++ SV ZEMI-3 DPI-C C/C++ API HDL (BFM) Vertical Solutions IP ICE (In-Circuit Emulation) Virtual Platform Firmware Develop ment DirectICE ESL Coemulation Assertionbased Verification ZeBu-Server HW/SW Co-verification STB Simulation Acceleration Random/ Coverage Verification CO-SIMULATION COSIM VMM HAL HDL (BFM) VMM HAL HDL Simulator Smart ZICE VMM testbench Video Processing SW Debugger ESL + RTL/netlist/IP Wireless/Mobile Networking Verify2011 Copyright 2011 EVE 5

6 本講演のテーマ Digital TV Image Data OS development Ethernet Video Processing Vertical Solutions C/C++ API IP Simulation Acceleration Virtual Platform ZeBu-Server Wireless/Mobile Networking Verify2011 Copyright 2011 EVE 6

なぜ今 PCI-Express? データ転送帯域幅への要求 UP Raw Bit Rate PCIe 1.x 2.5GT/s PCIe 2.0 5.0GT/s PCIe 3.0 8.

9 PCI-Express 豆知識 PCIe 1.x PCIe 2.0 PCIe 3.0 Raw Bit Rate 2.5GT/s 5.0GT/s 8.0GT/s = 2 倍 = 1.6 倍当初 PCI Express の Specification を策定する PCI-SIG では単純に信号の速度を倍にする 10GT/s の検討を行なっていたところがシミュレーションを掛けてみると 10GT/s のままでは既存の配線を流用した場合ほとんど通信がまともに行なえない事が判明したからである Verify2011 Copyright 2011 EVE 9

10 BUS PCI-Express コアの導入例 DDR3 DIMM SoC PLL DDR3 PHY DDR3 Cntrl. こんなイメージ? Proces sor DSP DSP core DSP core DSP core core SRAM HW Accel. ROM AXI - AHB AHB Dev. Advanced Validation And Testing of PCI Express Gen 2, Agilent Technologies, 2008 PCIe core PCIe PHY PCIe Root Complex Verify2011 Copyright 2011 EVE 10

11 コア IP 導入が一般的設計としてはリーズナブル論理検証環境はどうする? HDL シミュレーション用の対向モデル? チップ全体検証には不向き FPGA? HDL シミュレーションは遅すぎる» シミュレーションでは大量のデータを流したテストは無理 PIPE 3.0 インタフェースで最高 1000MHz の高速信号デバッグには高度な測定技術が必要本講演では PHY を含む検証は議論しません Verify2011 Copyright 2011 EVE 11

FPGA を用いた PCIe 検証環境例高価な測定機器が必要 81133A/81250 による PCI Express RX

14 PCIe 論理検証用モデルの比較 HDL-sim IP ベンダ提供対向モデル調達コスト安価 / 無償 : (IP にバンドル ) 性能立上げ期間使い易さ, デバッグ性必要な外部機器低 (~10KHz?) 即 or 短 (IP に最適化済 ) HDL-sim 汎用検証 IP FPGA プロトタイプ高価? 高価? 低 (~10KHz?) 中 (IP に合わせた調整要 ) 高 (~ 数百 MHz) 長高高低 HDL シミュレータ HDL シミュレータ Gap PCIe 用測定機器 Verify2011 Copyright 2011 EVE 14

15 ZeBu PCIe 検証環境の位置付け HDL-sim IP ベンダ提供対向モデル調達コスト安価 / 無償 : (IP にバンドル ) 性能立上げ期間使い易さ, デバッグ性必要な外部機器低 (~10KHz?) 即 or 短 (IP に最適化済 ) HDL-sim 汎用検証 IP ZeBu PCIe 検証環境高価? 高価? ( サイズに依る ) 低 (~10KHz?) 中 (IP に合わせた調整要 ) 中 (~10MHz) 中 (IP に合わせた調整要 ) 高高高 (HDL-sim 同等 ) HDL シミュレータ HDL シミュレータ ZeBu, PCIe トランザクタ FPGA プロトタイプ高価? 高 (~ 数百 MHz) 長低 PCIe 用測定機器 Verify2011 Copyright 2011 EVE 15

17 EVE PCI-Express トランザクタ IP ZeBu に特化 HDL シミュレーションモデルも提供 Gen1, Gen2 サポート仕様 Root Complex および Endpoint 対応インタフェース Lane 数 : 1, 4, 8, 16 パラレル PIPE VC (Virtual Channel) ECRC, 転送エラー挿入機能あり Verify2011 Copyright 2011 EVE 17

22 PCIe トランザクタによる検証テストベンチのサンプル (Root Complex) // リンクトレーニング終了を待つ pcie->runbfm(pcie::seqrununtiltrainingdone); while(!pcie->waitbfmstatuschange(rc_status)); pcie->istrainingdone(); // 自動的にリンク速度のネゴシエーションを自動実行 // (PCI Express 1.x <=> PCI Express 2.0) // リンク幅のネゴシエーションを自動実行 // ( アップトレーニング / ダウントレーニング ) // システム検証開始 pcie->writecfgbfm(0x00ff2830,0x22,0,0,0); pcie->sendtlp(1); 略 Verify2011 Copyright 2011 EVE 22

25 JTAG/Serial Transactor C/C++ API IP ZeBu は ESL にも強い! Digital TV Hard IP Cores SVA SVA Image Data OS development Ethernet Custom Transactor C/C++ SV ZEMI-3 DPI-C HDL (BFM) Vertical Solutions C/C++ API IP Virtual Platform Firmware Develop ment DirectICE ICE (In-Circuit Emulation) ESL Coemulation Assertionbased Verification ZeBu-Server HW/SW Co-verification STB Simulation Acceleration Random/ Coverage Verification CO-SIMULATION COSIM VMM HAL HDL (BFM) VMM HAL HDL Simulator Smart ZICE VMM testbench Video Processing SW Debugger ESL + RTL/netlist/IP Wireless/Mobile Networking Verify2011 Copyright 2011 EVE 25

28 Thank you! Big emulators come in small packages

Microsoft PowerPoint - 01_Vengineer.ppt

Microsoft PowerPoint - 01_Vengineer.ppt Software Driven Verification テストプログラムは C 言語で! SystemVerilog DPI-C を使えばこんなに便利に! 2011 年 9 月 30 日コントローラ開発本部コントローラプラットフォーム第五開発部宮下晴信この資料で使用するシステム名製品名等は一般にメーカーや団体の登録商標などになっているものもありますなおこの資料の中ではトレードマーク