コンピュータシステム

Similar documents
計算機アーキテクチャ

PowerPoint プレゼンテーション

Microsoft PowerPoint - 11Web.pptx

PowerPoint プレゼンテーション

コンピュータ工学Ⅰ

コンピュータの仕組み(1)ハードウェア

コンピュータ工学Ⅰ

< B8CDD8AB B83685D>

命令セットの構成例 a) 算術 演算命令 例 )ADD dest, source : dest dest + source SUB dest, source : dest dest - source AND dest, source : dest dest AND source SHR reg, c

この方法では, 複数のアドレスが同じインデックスに対応づけられる可能性があるため, キャッシュラインのコピーと書き戻しが交互に起きる性のミスが発生する可能性がある. これを回避するために考案されたのが, 連想メモリアクセスができる形キャッシュである. この方式は, キャッシュに余裕がある限り主記憶の

スライド 1

スライド 1

PowerPoint プレゼンテーション

Microsoft PowerPoint - OS07.pptx

ソフトウェア基礎技術研修

Operating System 仮想記憶

スライド 1

スライド 1

OS

C プログラミング 1( 再 ) 第 5 回 講義では C プログラミングの基本を学び演習では やや実践的なプログラミングを通して学ぶ

C に必要なコンピュータ知識 C はコンピュータの力を引き出せるように設計 コンピュータの知識が必要

-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR

Microsoft PowerPoint - os ppt [互換モード]

Microsoft PowerPoint - NxLecture ppt [互換モード]

Microsoft PowerPoint ppt

Microsoft PowerPoint ppt

スライド 1

スライド 1

PowerPoint プレゼンテーション

出 アーキテクチャ 誰が 出 装置を制御するのか 1

Microsoft Word - レポート回答集.docx

10-vm1.ppt

ComputerArchitecture.ppt

スライド 1

Microsoft PowerPoint - OS09.pptx

2ALU 以下はデータ幅 4ビットの ALU の例 加算, 減算,AND,OR の4つの演算を実行する 実際のプロセッサの ALU は, もっと多種類の演算が可能 リスト 7-2 ALU の VHDL 記述 M use IEEE.STD_LOGIC_1164.ALL; 00 : 加算 use IEE

COMET II のプログラミング ここでは機械語レベルプログラミングを学びます 1

Microsoft PowerPoint - sp ppt [互換モード]

Microsoft PowerPoint - No6note.ppt

情報科学概論

Microsoft PowerPoint - 7.Arithmetic.ppt

スライド 1

Microsoft PowerPoint - No15›¼‚z‰L›¯.ppt

計算機アーキテクチャ

スライド 1

6. パイプライン制御

主記憶の使われ方 システム領域 SP スタックポインタ システム用 スタック用 プログラム起動時に OS によって確 保される (SP が決められる ) プログラム用 メインルーチン プログラム領域 命令コードの列定数 変数用領域サブルーチン命令コードの列 先頭番地は リンク時に OS によって決め

講義計画 1. コンピュータの歴史 1 2. コンピュータの歴史 2 3. コンピュータの歴史 3 4. 論理回路と記憶, 計算 : レジスタとALU 5. 主記憶装置とALU, レジスタの制御 6. 命令セットアーキテクチャ 7. 演習問題 8. パイプライン処理 9. メモリ階層 : キャッシュ

020105.メモリの高機能化

PowerPoint プレゼンテーション

Microsoft PowerPoint - ar10_08.ppt

04-process_thread_2.ppt

Microsoft PowerPoint - os ppt [互換モード]

問 2. タイミングチャート以下に示す VHDL コードで記述されている回路に関するタイミングチャートを完成させよ ) レジスタの動作 use IEEE.std_logic_64.all; entity RegN is generic (N : integer := 8 port ( CLK, EN

Microsoft PowerPoint - ProcML-12-3.ppt

PowerPoint プレゼンテーション

Microsoft PowerPoint - OS12.pptx

Microsoft Word - HW06K doc

スライド 1

Microsoft PowerPoint - 1st

ソフトウェア基礎技術研修

ex05_2012.pptx

Microsoft PowerPoint - kougi7.ppt

Microsoft PowerPoint - sp ppt [互換モード]

また RLF 命令は 図 2 示す様に RRF 命令とは逆に 各ビットを一つずつ 左方向に回転 ( ローテイト ) する命令である 8 ビット変数のアドレスを A とし C フラグに 0 を代入してから RLF A,1 を実行すると 変数の内容が 左に 1 ビットシフトし 最下位ビット (LSB)

VelilogHDL 回路を「言語」で記述する

MIPSのマイクロアーキテクチャ

卒論発表

Microsoft PowerPoint - Chap3 [Compatibility Mode]

回路 7 レジスタ ( 同期イネーブル及び非同期リセット付 ) 入力データを保持するのに用いる記憶素子 使用用途として, マイクロプロセッサ内部で演算や実行状態の保持に用いられる Fig4-2 のレジスタは, クロック信号の立ち上がり時かつ 信号が 1 のときに外部からの 1 ビットデータ R をレ

Microsoft PowerPoint - Lec ppt [互換モード]

(2)NEC による日本初のマイクロプロセッサ NEC 2002 NEC µcom µcom8 8 µcom16 16 NEC 製マイクロプロセッサ / マイクロコンピュータの系譜 (1973 年 ~84 年 ) 1973 年 ~ µcom-4 µcom-41 CD P (

Microsoft PowerPoint - Chap4 [Compatibility Mode]

スライド 1

スライド タイトルなし

cmpsys13w03_cpu_hp.ppt

MMUなしプロセッサ用Linuxの共有ライブラリ機構

Microsoft PowerPoint - Sol7 [Compatibility Mode]

ex04_2012.ppt

スライド 1

Microsoft Word ●書式付IO性能_杉崎_ _更新__ doc

Pervasive PSQL v11 のベンチマーク パフォーマンスの結果

スライド 1

スライド 1

PowerPoint プレゼンテーション

Microsoft PowerPoint - OS08.pptx

Microsoft PowerPoint - ARC2009HashiguchiSlides.pptx

VLSI工学

Microsoft PowerPoint - Lecture ppt [互換モード]

ガイダンス 2

Microsoft PowerPoint - 3.3タイミング制御.pptx

Microsoft Word - no02

TFTP serverの実装

Microsoft PowerPoint - OS03.pptx

<4D F736F F F696E74202D20837D E838D B835E82CC926190B682C694AD B93C782DD8EE682E890EA97705D>

Microsoft PowerPoint - NxLec ppt

RL78開発環境移行ガイド R8C/M16C, H8S/H8SXからRL78への移行(統合開発環境編)(High-performance Embedded Workshop→CS+)

UNIX 初級講習会 (第一日目)

OS

スライド 1

Transcription:

コンピュータシステム ( アーキテクチャ第 4 回 ) 工学部情報エレクトロニクス学科 大学院情報科学研究院情報理工学部門 堀山貴史

前回 ( アーキテクチャ第 3 回 ) の内容 機械語命令と内部動作 (2) 主記憶アドレス参照方式アーキテクチャの基本知識 (1) ( 分類と概観 初期のメインフレーム ) 価格 時代 用途による汎用計算機の分類 : メインフレーム ミニコン ワークステーション パソコン 黎明期 ~ 初期のメインフレーム技術 機械式から電子式へ ハードワイアドとノイマン型計算機 バッチ処理とタイムシェアリング IO プロセッサとバス構成 ファミリー思想 アーキテクチャ #4 コンピュータシステム 2

今回の内容 機械語命令と内部動作 (3) サブルーチンコール 算術式とスタックアーキテクチャの基本知識 (2) ( メインフレームの発展 ) マイクロプログラム エミュレーション ファームウェア メインフレーム互換機 仮想メモリ 仮想マシン ベクトル計算機 並列計算機 スーパーコンピュータ パイプライン処理とマルチプロセッシング 並行と並列 CISC と RISC コンピュータシステム 3

サブルーチンコール (sub-routine call) プログラムの中に 同じ部分計算が何度も現れるときは 1 か所にまとめたい ( 例えば 加算とシフトを組合せた乗算サブルーチンなど ) 全体の命令数を削減して メモリ使用量を節約できる 部分計算を保存 再利用することでプログラム開発を効率化 メインルーチン 500 サブルーチン CALL 500 機械語だけでなく プログラム一般のお話です CALL 500 RET アーキテクチャ #4 コンピュータシステム 4

サブルーチンコール (sub-routine call) プログラムの中に 同じ部分計算が何度も現れるときは 1 か所にまとめたい ( 例えば 加算とシフトを組合せた乗算サブルーチンなど ) 全体の命令数を削減して メモリ使用量を節約できる 部分計算を保存 再利用することでプログラム開発を効率化 プログラムカウンタに行先番地をセットすればジャンプ 戻るときのために呼出し元の番地を保存する必要がある メインとサブの間でデータを受け渡すための記憶場所を決めておく必要がある メインルーチン CALL 500 CALL 500 RET アーキテクチャ #4 コンピュータシステム 5 500 サブルーチン

多重サブルーチンコール サブルーチンから別のサブルーチンを呼び出すこともある 2 つ以上前の戻り先も憶えておく必要がある メインルーチンサブルーチン 1 500 サブルーチン 2 700 CALL 500 CALL 700 RET RET 自分自身をサブルーチンで呼び出すこともある ( 再帰呼び出し ;recursive call) ( 例 ) n! = n (n-1)! を計算するサブルーチン 計算途中のレジスタの内容も退避する必要がある アーキテクチャ #4 コンピュータシステム 6

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造 (First-In-Last-Out) ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを 1 つ書き込む ) Pop 命令 ( データを 1 つ読み出す ) ( 番地 ) イメージ図 push 主記憶 pop ( プログラム領域 ) レジスタ or メモリ上の変数 スタックの bottom 番地 スタックの top 番地 スタックの limit 番地 pop push data0 data1 data2 data3 スタック領域 ( 別の用途のメモリ領域 ) アーキテクチャ #4 7

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造 (First-In-Last-Out) ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを 1 つ書き込む ) Pop 命令 ( データを 1 つ読み出す ) ( 番地 ) イメージ図 push 主記憶 pop ( プログラム領域 ) スタックの bottom 番地 レジスタ or メモリ上の変数 スタックの top 番地 push スタック領域 スタックの limit 番地 ( 別の用途のメモリ領域 ) アーキテクチャ #4 8

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造 (First-In-Last-Out) ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを 1 つ書き込む ) Pop 命令 ( データを 1 つ読み出す ) ( 番地 ) イメージ図 push 主記憶 pop ( プログラム領域 ) スタックの bottom 番地 data0 レジスタ or メモリ上の変数 スタックの top 番地 push スタック領域 スタックの limit 番地 ( 別の用途のメモリ領域 ) アーキテクチャ #4 9

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造 (First-In-Last-Out) ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを 1 つ書き込む ) Pop 命令 ( データを 1 つ読み出す ) ( 番地 ) イメージ図 push 主記憶 pop ( プログラム領域 ) レジスタ or メモリ上の変数 スタックの bottom 番地 スタックの top 番地 スタックの limit 番地 push data0 data1 スタック領域 ( 別の用途のメモリ領域 ) アーキテクチャ #4 10

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造 (First-In-Last-Out) ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを 1 つ書き込む ) Pop 命令 ( データを 1 つ読み出す ) ( 番地 ) イメージ図 push 主記憶 pop ( プログラム領域 ) レジスタ or メモリ上の変数 スタックの bottom 番地 スタックの top 番地 スタックの limit 番地 push data0 data1 data2 スタック領域 ( 別の用途のメモリ領域 ) アーキテクチャ #4 11

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造 (First-In-Last-Out) ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを 1 つ書き込む ) Pop 命令 ( データを 1 つ読み出す ) ( 番地 ) イメージ図 push 主記憶 pop ( プログラム領域 ) レジスタ or メモリ上の変数 スタックの bottom 番地 スタックの top 番地 スタックの limit 番地 pop data0 data1 data2 data3 スタック領域 ( 別の用途のメモリ領域 ) アーキテクチャ #4 12

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造 (First-In-Last-Out) ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを 1 つ書き込む ) Pop 命令 ( データを 1 つ読み出す ) ( 番地 ) イメージ図 push 主記憶 pop ( プログラム領域 ) レジスタ or メモリ上の変数 スタックの bottom 番地 スタックの top 番地 スタックの limit 番地 pop data0 data1 data2 data3 スタック領域 ( 別の用途のメモリ領域 ) アーキテクチャ #4 13

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造 (First-In-Last-Out) ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを 1 つ書き込む ) Pop 命令 ( データを 1 つ読み出す ) ( 番地 ) イメージ図 push 主記憶 pop ( プログラム領域 ) レジスタ or メモリ上の変数 スタックの bottom 番地 スタックの top 番地 スタックの limit 番地 data0 data1 data2 data3 スタック領域 ( 別の用途のメモリ領域 ) アーキテクチャ #4 14

基本的なデータ構造の 1 つ スタック (stack) 後から入ったデータから順に取り出せる構造メインルーチンサブルーチン1 サブルーチン2 (First-In-Last-Out) 500 ( 参考 )First-In-First-Out の場合はキュー (queue) と呼ばれる 2 種類の命令だけを使って操作する Push 命令 ( データを1つ書き込む ) RET RET Pop 命令 ( データを1つ読み出す ) CALL 500 CALL 700 サブルーチンの戻り番地はスタックで管理できる 700 内部レジスタの状態もスタックに pushすれば退避できる サブルーチン用にスタックを直接操作する機械語命令を持つ機種も出現した レジスタ or メモリ上の変数 スタックの bottom 番地 スタックの top 番地 スタックの limit 番地 ( 番地 ) イメージ図 push 主記憶 data0 data1 data2 data3 アーキテクチャ #4 15 pop ( プログラム領域 ) ( 別の用途のメモリ領域 ) スタック領域

算術式とスタック 複数の演算を組合せた算術式も スタックを使えば処理できる 3 に 7 を足して (+) 6 から 1 を引いた (-) ものをかける ( ) ( 例 ) ( 3 + 7 ) ( 6 1 ) 3 を push; 7 を push; 2 回 pop して加算結果を push; 6 を push; 1 を push; 2 回 pop して減算結果を push; 2 回 pop して乗算結果を push; pop して出力 7 3 3 6 10 10 1 6 10 アーキテクチャ #4 16 5 10 50

算術式とスタック 複数の演算を組合せた算術式も スタックを使えば処理できる 3 に 7 を足して (+) 6 から 1 を引いた (-) ものをかける ( ) ( 例 ) ( 3 + 7 ) ( 6 1 ) 3 を push; 7 を push; 2 回 pop して加算結果を push; 6 を push; 1 を push; 2 回 pop して減算結果を push; 2 回 pop して乗算結果を push; pop して出力 Accumulator を持たず スタック操作だけですべて計算するスタックマシンと呼ばれるアーキテクチャも提案された 機械語命令が簡潔になり数学的に美しいが 必ずしも性能が良くなるわけではない ( 今でも Java の中間コードなどで仮想的に使われている ) アーキテクチャ #4 17

休憩 ここで 少し休憩しましょう 深呼吸したり 肩の力を抜いてから 次のビデオに進んでください アーキテクチャ #4 18

今回の内容 機械語命令と内部動作 (3) サブルーチンコール 算術式とスタックアーキテクチャの基本知識 (2) ( メインフレームの発展 ) マイクロプログラム エミュレーション ファームウェア メインフレーム互換機 仮想メモリ 仮想マシン ベクトル計算機 並列計算機 スーパーコンピュータ パイプライン処理とマルチプロセッシング 並行と並列 CISC と RISC コンピュータシステム 19

マイクロプログラム方式 計算機の機械語命令は新機種が出るたびに進化を続けた 旧機種用のプログラムも動かないと困る さまざまな機種用の動作モードを用意するため 命令デコーダの電子回路が複雑化 複雑になり過ぎると動作速度が低下する 命令デコーダの内部を書き換え可能にしたい! マイクロプログラム方式 命令デコーダの内部信号線の ON/OFF の手順をコード化してメモリに保存 これを読み出して制御するようにした アーキテクチャ #4 20

機械語命令とマイクロ命令 1 つの機械語命令は いくつかのマイクロ命令で構成されている マイクロ命令を組合せれば 多様な機械語命令を簡単に作り出せる Acc の内容と 200 番地の内容を加算し 結果を Acc に保持 A 200 clock3: d, j, p read clock4: k, h, f, m + clock5: i, e clock6: b, h, g, m + clock7: i, c ( 次のフェッチ動作へ ) 第 2 回資料より φ a Instruction Register Opecode Operand Control Unit micro decoder memory Prog. Counter b c d a bc p Accumulator アーキテクチャ #4 21 f e 1 g Bus ALU Complement Shift Register i h m: nop/+/ or/and k n: off/on o: nop/ shift left/ shift right Data Register Main Memory Addr.Register j l p: nop/ read/ write

マイクロプログラム方式による計算機設計 ある程度の広い機械語命令をカバーできるように マイクロ命令セットを決めておく 各マイクロ命令を実行できるように 命令デコーダ内部の電子回路 ( マイクロ命令デコーダ ) を作っておく 製造する機種の機械語命令セットを決める 各機械語命令をマイクロ命令の組合せで記述する ( マイクロプログラミング ) 記述したマイクロプログラムを命令デコーダの内蔵メモリに書き込む アーキテクチャ #4 22

マイクロプログラム方式による計算機設計 ある程度の広い機械語命令をカバーできるように マイクロ命令セットを決めておく 各マイクロ命令を実行できるように 命令デコーダ内部の電子回路 ( マイクロ命令デコーダ ) を作っておく 製造する機種の機械語命令セットを決める 各機械語命令をマイクロ命令の組合せで記述する ( マイクロプログラミング ) 記述したマイクロプログラムを命令デコーダの内蔵メモリに書き込む 機械語命令セットを変更する必要のない計算機の場合は 読み出し専用メモリ (ROM; Read Only Memory) を内蔵させる マイクロプログラム方式の命令デコーダを一度設計してしまえば 命令セットを変更しない従来の計算機も容易に設計できる 製造コストが下がる 量産化 低価格化 アーキテクチャ #4 23

エミュレーションとシミュレーション 計算機が他の機種を模倣し 他機種用の機械語を実行することをエミュレーション (emulation) と呼ぶ シミュレーション (simulation) は物理現象などをモデル化して 計算機で模擬すること エミュレーションとは意味が異なる アーキテクチャ #4 24

エミュレーションとシミュレーション 計算機が他の機種を模倣し 他機種用の機械語を実行することをエミュレーション (emulation) と呼ぶ シミュレーション (simulation) は物理現象などをモデル化して 計算機で模擬すること エミュレーションとは意味が異なる マイクロプログラムを書き換えて他機種に化けて実行 ハードウェアエミュレーション 高速に実行できるが マイクロプログラムの書き換え作業が必要 複数機種の機械語プログラムをタイムシェアリングで実行できない 機械語プログラムで他機種用のプログラムを仮想的に実行 ソフトウェアエミュレーション 低速だが 複数機種の機械語プログラムもタイムシェアリングで実行できる アーキテクチャ #4 25

マイクロプログラムとファームウェア マイクロプログラムのことをファームウェア (firmware) とも呼ぶ ハードウェアを設定するためのプログラム ハードウェアとソフトウェアの中間に位置する マイクロプログラムでなくても 何らかのハードウェア設定をするためのプログラムをファームウェアと呼ぶことがある ファームウェアにバグがあると 計算機が壊れることがある 例えば複数ゲートが同時に ON になると 過電流が流れ燃え出す ファームウェア更新中に停電などで止まった場合も深刻な状態になることがある アーキテクチャ #4 26

メインフレーム互換機 IBM System/360 シリーズの登場 (1964 年 ~) 完全な上位互換性のある機械語命令セット ( ファミリー思想 ) 4 ビット 10 進数ではなく 2 進数 2 の補数表現 浮動小数点にも対応 商用 OS も IBM が自社開発して搭載 (OS/360) IBM が汎用商用計算機の 巨人 に 1 強多弱の業界に ( 独占禁止法により米国司法省と係争も ) メインフレーム全盛期 (~1980 年代 ) アーキテクチャの枠組みが統一されたため その上で多くの技術者による様々な技術が発展 OS 仮想化技術 並列化技術 メモリアーキテクチャ ストレージ技術 ( ハード / フロッピーディスク ) 360 シリーズから 370 シリーズへ さらにその拡張 IBM 互換機メーカーや周辺機器メーカーが出現 ( コバンザメ商法 ) 日本の計算機メーカーとの攻防 ( 当時の通産省が政策的に育成 ) IBM 互換路線 ( 日立 三菱 富士通など ) 非互換路線 (NEC など ) IBM 産業スパイ事件 (1982 年 ) 日米通商摩擦の種に アーキテクチャ #4 コンピュータシステム 27

休憩 ここで 少し休憩しましょう 深呼吸したり 肩の力を抜いてから 次のビデオに進んでください アーキテクチャ #4 28

今回の内容 機械語命令と内部動作 (3) サブルーチンコール 算術式とスタックアーキテクチャの基本知識 (2) ( メインフレームの発展 ) マイクロプログラム エミュレーション ファームウェア メインフレーム互換機 仮想メモリ 仮想マシン ベクトル計算機 並列計算機 スーパーコンピュータ パイプライン処理とマルチプロセッシング 並行と並列 CISCとRISC コンピュータシステム 29

仮想メモリ技術 タイムシェアリングなどで複数プログラムを ( 見かけ上 ) 同時に実行する場合 主記憶サイズが足りなくなることがある 2 次記憶からプログラムの一部のブロックだけを主記憶に持ってきて 必要に応じて入れ替えるという技法が開発された ( 仮想メモリ ) 0 番地 0 番地 ( 実メモリ ) 0 番地 0 番地 自動変換 アーキテクチャ #4 コンピュータシステム 30

仮想メモリ技術 タイムシェアリングなどで複数プログラムを ( 見かけ上 ) 同時に実行する場合 主記憶サイズが足りなくなることがある 2 次記憶からプログラムの一部のブロックだけを主記憶に持ってきて 必要に応じて入れ替えるという技法が開発された 実行中のプログラムのメモリ番地は 実行するたびに異なる 仮想メモリ (virtual memory; 仮想記憶 ): プログラムを入れ替えるたびにメモリ番地を振り直していたらたいへんなので 物理アドレスではなく プログラムごとに0 番地から始まる論理アドレスでアクセスできるようにした 機械語のオペランドには論理アドレスを記入 命令デコーダ内部に物理アドレスへの変換テーブルを設置 0 番地 ( 仮想メモリ ) 0 番地 0 番地 0 番地 自動変換 ( 実メモリ ) アーキテクチャ #4 コンピュータシステム 31

仮想メモリと仮想マシン 仮想メモリ技術は ハードウェアで実現する場合とソフトウェア (OS) で実現する場合がある ハードウェアで実現した仮想メモリは プログラム同士でアドレス空間が完全に分かれるので 一方のプログラムがバグなどで暴走しても 他のプログラムが影響を受けない ( 高信頼性 ) 仮想メモリを使うと実メモリ容量より大きな空間を用意できる ( ただし広い空間にランダムアクセスすると著しく性能低下する ) アーキテクチャ #4 コンピュータシステム 32

仮想メモリと仮想マシン 仮想メモリ技術は ハードウェアで実現する場合とソフトウェア (OS) で実現する場合がある ハードウェアで実現した仮想メモリは プログラム同士でアドレス空間が完全に分かれるので 一方のプログラムがバグなどで暴走しても 他のプログラムが影響を受けない ( 高信頼性 ) 仮想メモリを使うと実メモリ容量より大きな空間を用意できる ( ただし広い空間にランダムアクセスすると著しく性能低下する ) 仮想メモリをさらに発展させ CPU や入出力まで仮想化したものを仮想マシン (virtual machine; 仮想機械 ) と呼ぶ プログラムごとに個別の計算機を使っているように見える プログラムごとに異なる OS を走らせることもできる 最近では個人用 PC でも使える クラウド型のサービスもある アーキテクチャ #4 コンピュータシステム 33

ベクトル計算機 並列計算機 メインフレームの高性能化の競争が激化 (1960 年代 ~ 現在まで ) クロック周波数を上げる ( 電子回路の高速化 ) 問題を分割してそれぞれを同時に処理 ( 集積回路の大規模化 ) その当時の最高性能を目指した計算機を スーパーコンピュータ (super computer) と呼ぶ これを超えたらスーパーコンピュータ という明確な境界はない アーキテクチャ #4 コンピュータシステム 34

ベクトル計算機 並列計算機 メインフレームの高性能化の競争が激化 (1960 年代 ~ 現在まで ) クロック周波数を上げる ( 電子回路の高速化 ) 問題を分割してそれぞれを同時に処理 ( 集積回路の大規模化 ) その当時の最高性能を目指した計算機を スーパーコンピュータ (super computer) と呼ぶ これを超えたらスーパーコンピュータ という明確な境界はない 計算機高速化の方法は大きく分けて 2 通り パイプライン型の処理 ( ベクトル計算機 ) 問題を直列に分解して流れ作業で高速化 ( 例 ) ベルトコンベア エスカレータ 並列処理 ( マルチプロセッシング ): 問題を並列に分解して計算して最後にまとめる ( 例 ) 複数台並んだエレベータ 少し先の回で詳しく学習します アーキテクチャ #4 コンピュータシステム 35

並行処理と並列処理 並行処理 (concurrent processing) 1 個のプロセッサで 複数のプログラムを切り替えながら見かけ上同時に処理すること ( 例 )1 人の教員が複数の講義科目を同じ学期に担当する 並列処理 (multi-processing) 複数のプロセッサで 1 個のプログラムを手分けして同時に処理すること ( 例 )1 つの講義科目を 3 クラスに分け 複数の教員で分担する アーキテクチャ #4 コンピュータシステム 36

CISC と RISC メインフレーム技術の主流は ハードウェア構成の工夫と それを活かす機械語命令の高機能化 基本は accumulator と主記憶データとの様々な算術演算 1 命令は 1~3 ワードの可変長 多様なアドレス方式 CPU の電子回路が複雑化し 遅延が長くなりクロック高速化の障害に アーキテクチャ #4 コンピュータシステム 37

CISC と RISC メインフレーム技術の主流は ハードウェア構成の工夫と それを活かす機械語命令の高機能化 基本は accumulator と主記憶データとの様々な算術演算 1 命令は 1~3 ワードの可変長 多様なアドレス方式 CPU の電子回路が複雑化し 遅延が長くなりクロック高速化の障害に メインフレームからマイクロプロセッサの時代へ (1990 年代 ~) 今までと逆に機械語命令を単純化して 電子回路を簡単にすれば クロック周波数が上がって 全体として高速化できるのでは? RISC(Reduced Instruction Set Computer) の提案 RISC の反対語は CISC (Complex Instruction Set Computer) RISC: 1 命令は 1 ワード固定長 CPU 内に高速なレジスタを多数配置 主記憶アクセスはロードとストアのみ 算術演算はレジスタ内で完結 同じ計算をするのに命令数が増えるが コンパイラ技術でカバー 中小型機や組み込み用の CPU に採用され普及した 従来の CISC 型も RISC 的な考え方を採用して進化を続け 最近では RISC と CISC の明確な境目はなくなっている アーキテクチャ #4 コンピュータシステム 38

今回のまとめ 機械語命令と内部動作 (3) サブルーチンコール 算術式とスタックアーキテクチャの基本知識 (2) ( メインフレームの発展 ) マイクロプログラム エミュレーション ファームウェア メインフレーム互換機 仮想メモリ 仮想マシン ベクトル計算機 並列計算機 スーパーコンピュータ パイプライン処理とマルチプロセッシング 並行と並列 CISC と RISC コンピュータシステム 39