Microsoft PowerPoint - Chap2 [Compatibility Mode]

Transcription

1 計算機構成論 (Chap. (user=ganbare, passwd = 初回の講義で言いました ) 講義に出るなら 分からないなら質問しよう 単位を取りたいなら 章末問題は自分で全部といておこう ( レポートと考えればいいんです!) ご意見 ご要望 ご質問は 山下個人か ger@cs.ritsumei.ac.jp 受講者全員 ml-ca22@ml.ritsumei.ac.jp にメールください 情報システム学科次世代コンピューティング研究室山下茂

2 Chap. 2 のセルフチェック 以下の文章の意味がわからないなら 今から, 寝ないで聞いてみましょう ファイルとの入出力の意味を知っている 2 の機能は 入力で決定する 3 論理演算を実行しているときのデータパスの図を説明できる ロード ストアを実行しているときのデータパスの図を説明できる 5 分岐を実行しているときのデータパスの図を説明できる 6 図.のUがある時点でどちらの入力を選択するかがわかる 7 IPSの単純な実現では 信号を主ユニットと ユニットで生成する 8 主ユニットの入力は オペコードの部分である

3 目標 : 図.2 の理解 単一クロック サイクルでの IPS のデータパスの設計 PC アドレス メモリ [3-] [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ U データ U 一つ一つこつこつと [5-] 6 符号拡張 32 [5-] 2

4 まずは 以下の図の理解を目指す IPSアーキテクチャの単純なデータパス ( 図.) PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 3

5 What to learn 計算機構成論の中心部分 中間試験のメイン IPSのデータパスの設計 ( 教科書.3 節 ) プログラムを送出するデータパス 2 算術論理演算のデータパス 3ロード / ストアのデータパス 分岐のデータパス 全部のデータパスの統合 ユニットの設計 図. の説明ができる ユニット (p. 29~p. 292) 主ユニット (p. 293~p p. 3) データパスの動作の確認 (p. 295~p.299) 299) ジャンプの追加 (p. 3 例題 ) 図.2 の説明ができる Next Topic 教材 教科書 P283~P3P3

6 実行の手順 メモリ lw $5, ($2) add $6, $5, $ 8 add $7, $5, $3 lw $8, ($2) lw $9, ($7) add $2, $8, $9 sw $2, ($6) 復習プロセッサ PC ファイル データメモリ メモリ 部分 以下を繰り返すだけ! ( 単純な実現では 以下は 同じサイクル で行われる ) メモリの PC アドレスをからを読む そのを解釈して 実行する PC=PC+ ( 分岐がない時 ) 5

7 フェッチと PC の更新 復習 を取り出すことをフェッチするという データパスの一部 ( 図.6) フェッチ Read(PC) PCの更新 PC=PC+ を行う :lw $t,2($t) PC アドレス メモリ データ 番号番号番号 op rs rt rd shamt funct 6

8 の解読と実行 部分で の意味を解読し実行 復習 op rs rt rd shamt funct op コードなどからの種類を解読 それに従ってへの入力を決定 の入力のつなぎ先を の出力のつなぎ先を rs rt で実行する. によって などのつなぎ方 = データパスが異なる rd によって データパスが具体的にどうなるかを詳しく見ていくのが今後のお勉強の中心 7

9 プログラムを送出するデータパス 必要となる論理要素 アドレス ( 図.5) メモリ を格納する PC プログラムカウンタ ( アドレスを格納する ) 和 次のアドレスの計算 フェッチ Read(PC) PCの更新 PC=PC+ を行う PC アドレス メモリ ( 図.6) 8

10 お絵かきスペース 9

11 プログラムを送出するデータパス : 分岐以外 PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread

12 プログラムを送出するデータパス : beq PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread op rs rt address beq $s $t +2

13 プログラムを送出するデータパス 予備 PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 2

14 お絵かきスペース 3

15 プログラムを送出するデータパス : 分岐以外 PC アドレス メモリ [3-] 図.2 [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U [5-]

16 プログラムを送出するデータパス : beq PC アドレス メモリ [3-] 図.2 op rs rt address [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] beq $s $t +2 RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 [5-] U データ U 5

17 お絵かきスペース 6

18 プログラムを送出するデータパス : j ( 章末問題参照 ) op PC アドレス メモリ [3-] 図.2 address [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 [5-] U データ U j 7

19 プログラムを送出するデータパス 予備 PC アドレス メモリ [3-] 図.2 [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U [5-] 8

20 お絵かきスペース 9

21 2 算術論理演算のデータパス R 形式 ( 算術論理演算 ) のデータパス をし で演算し 演算結果をに書き込む op rs rt rd shamt funct 6 ビット 5 ビット 5 ビット 5 ビット 5 ビット 6 ビット 必要となる論理要素 rs rd rt 番号 データ 5 アドレス 5 アドレス 5 書込 アドレス 書込 データ データ 操作 ゼロ判定 結果 2

22 ーファイルの仕様 アドレスアドレス書込アドレス 中身は,32 個の32ビットの 入力は, 2つの読み出し指定 (5 ビットx2) つの書き込み指定 (5 ビットx) ビットの線 ( 書き込む時 ) 出力は,2つの読み出しの値(32 ビットx2) 2

23 お絵かきスペース 22

24 2 算術論理演算のデータパスはどこ? add $3, $, $5 PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U op rs rt rd shamt funct 6 符号拡張 32 emread add $ $5 $3 23

25 2 算術論理演算のデータパス : 即値の場合 addi $3, $, PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U op rs rt address 6 符号拡張 32 emread addi $ $3 + 2

26 2 算術論理演算のデータパスはどこ? 予備 PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 25

27 お絵かきスペース 26

28 2 算術論理演算のデータパスはどこ? add $3, $, $5 PC アドレス メモリ [3-] 図.2 [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] op rs rt rd shamt funct add $ $5 $3 RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 [5-] U データ U 27

29 2 算術論理演算のデータパスはどこ? addi $3, $, PC アドレス メモリ [3-] 図.2 op rs rt address [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U addi $ $3 + [5-] 28

30 お絵かきスペース 29

31 2 算術論理演算のデータパスはどこ? 予備 PC アドレス メモリ [3-] 図.2 [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U [5-] 3

32 お絵かきスペース 3

33 の入力とその機能 入力機能 AND OR 減算 操作 ゼロ判定 結果 Set on less than NOR 32

34 データパスの部分の概要 メモリ ( ファイル ) PC op rs rt rd shamt funct 6ビット 5ビット 5ビット 5ビット 5ビット 6ビット どこかでが解読され, 信号が出されている. アドレスアドレス 書込アドレス 操作 ゼロ判定 結果 33

35 お絵かきスペース 3

36 お絵かきスペース 35

37 重要問題 : 算術論理演算のデータパス add $t, $t, $s2 を部分で解釈して実行中のデータパスを考える 以下の図の各結線に流れるデータの値とそのビット幅を答えよ このの実行前の $t, $t, $s2の値は それぞれ,,2であったとする ( 次ページの表は試験でもつくでしょう ) rs rt rd アドレス アドレス 書込アドレス wa wb 操作ゼロ判定 ws 36

38 重要問題 用の参考資料 入力 機能. naming rule $t $s $t $s AND OR 減算 $t7 $s7 Set on less than NOR 37

39 お絵かきスペース 38

40 3 ロード / ストアのデータパス (/2) 必要となる論理要素 ( 追加分 ) emwrite 図.8 アドレス 書込アドレス データメモリ データ 6 符号 32 拡張 例 ) lw $t,offset($t2) emread emwrite と emread ($t2 の値 )+offset o を行う際には同時にアサートされない offsetを6ビットから32ビットに符号拡張ようにする 復習 : 次のビットの2の補数を8ビットに符号拡張せよ () (2) 39

41 お絵かきスペース

42 3 ロード / ストアのデータパス (2/2) lw $t, 2($t2) を実行する時は? データパス 書込 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ 6 符号拡張 32 emread

43 3ロード / ストアのデータパス :lw lw $, -2($5) PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U op rs rt address 6 符号拡張 32 emread lw $5 $ -2 2

44 3ロード / ストアのデータパス :sw sw $2, ($3) PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U op rs rt address 6 符号拡張 32 emread sw $3 $2 + 3

45 3 ロード / ストアのデータパスはどこ? 予備 PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread

46 お絵かきスペース 5

47 3 ロード / ストアのデータパス :lw PC アドレス メモリ [3-] 図.2 op rs rt address [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U [5-] lw $5 $ -2 6

48 お絵かきスペース 7

49 3 ロード / ストアのデータパス :sw PC アドレス メモリ [3-] 図.2 op rs rt address [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U sw $3 $2 + [5-] 8

50 お絵かきスペース 9

51 3 ロード / ストアのデータパスはどこ? 予備 PC アドレス メモリ [3-] 図.2 [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U [5-] 5

52 お絵かきスペース 5

53 重要問題 2 ロードのデータパス lw $t, 2($t2) を 部分で解釈して実行中のデータパスを考える を考える以下の図の各結線に流れるデータの値とそのビット幅を答えよ このの実行前の $t, $t2の値は それぞれ,2であったとする ( 重要問題 の表は試験でもつくでしょう ) 書込 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ 6 符号拡張 32 emread 52

54 お絵かきスペース 53

55 重要問題 2 ストアのデータパス sw $t, 2($t2) を 部分で解釈して実行中のデータパスを考える を考える以下の図の各結線に流れるデータの値とそのビット幅を答えよ このの実行前の $t, $t2の値は それぞれ,2であったとする ( 重要問題 の表は試験でもつくでしょう ) 書込 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ 6 符号拡張 32 emread 5

56 お絵かきスペース 55

57 分岐のデータパス PC 相対アドレッシング方式例 ) beq $t,$t,l; $t ($t=$t$t なら L へ分岐 ) PC+( データパスから ) データパス図.9 2 ビット左にシフト 器 分岐先 書込 操作 ゼロ判定 分岐論理へ 6 符号拡張 32 注意 : 機械語で指定されるoffsetは Lのアドレスではなく PC++offset* がLのアドレスとなるようにコンパイラが計算した値 56

58 お絵かきスペース 57

59 分岐のデータパス : 分岐成立の時 beq $2,$, $ Label op rs rt address beq $2 $ +2 PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 58

60 分岐のデータパス : 分岐不成立の時 op rs rt address beq $2,$,Label $ beq $2 $ +2 PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 59

61 分岐のデータパスはどこ? beq $2,$,Label $ 予備 PCSrc PC アドレス メモリ 2ビット左にシフト 書込 Src U 操作 ゼロ判定 結果 アドレス U データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 6

62 分岐のデータパス : 分岐成立の時 PC アドレス メモリ [3-] 図.2 [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U op rs rt address beq $2 $ +2 [5-] 6

63 お絵かきスペース 62

64 分岐のデータパス : 分岐不成立の時 PC アドレス メモリ [3-] 図.2 [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U op rs rt address beq $2 $ +2 [5-] 63

65 お絵かきスペース 6

66 分岐のデータパスはどこ? 予備 PC アドレス メモリ [3-] 図.2 [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ [5-] 6 符号拡張 32 U データ U [5-] 65

67 重要問題 3: 分岐のデータパス. beq を実行する時のへの入力は何か? 2. 前のページで活性化 ( 意味がある使用のされ方をするブロック ) される部分を示せ 3. 下図では何をするか? またその理由は? PC+( データパスから ) 器 分岐先 書込 操作 ゼロ判定 分岐論理へ 6 符号拡張 32 66

68 お絵かきスペース 67

69 What to learn 計算機構成論の中心部分 中間試験のメイン IPSのデータパスの設計 ( 教科書.3 節 ) プログラムを送出するデータパス 2 算術論理演算のデータパス 3ロード / ストアのデータパス 分岐のデータパス 全部のデータパスの統合 ユニットの設計 図. の説明ができる ユニット (p. 29~p. 292) 主ユニット (p. 293~p p. 3) データパスの動作の確認 (p. 295~p.299) 299) ジャンプの追加 (p. 3 例題 ) 図.2 の説明ができる Next Topic 教材 教科書 P283~P3P3 68

70 単純なデータパスの構築 ( データパスの統合 ) これから IPSアーキテクチャのサブセットとして 最も単純と思われるデータパスを構築します load word(lw), store word(sw), branch equal(beq), (add), 減算 (sub), 論理積 (and), 論理和 (or), set less than(slt) これらの演算を可能とする単一データパスを作成 これまで挙げてきたデータパスの共有を マルチプレクサで行う 69

71 マルチプレクサ回路 (Chap. を覚えてる?) ultiplexor (data selector と呼ぶ方がふさわしい ) Out = selector& in + not(selector)&in2 ; 2 つの AND と一つの OR と一つの NOT で実現できる selector in2 Out in Nbit の U 7

72 お絵かきスペース 7

73 R 形式とメモリ参照用のデータパス統合 指令 : これからは特に U に意識せよ 各でデータパスが違うところのみ U で切り替え 書込 Src U 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 図. 72

74 R 形式とメモリ参照用のデータパス統合 ロードので活性化されている部分に色をつけよ 書込 Src U 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread op rs rt address 図. lw $t, 2($s) lw $s $t +2 73

75 R 形式とメモリ参照用のデータパス統合 予備 ロードので活性化されている部分に色をつけよ 書込 Src U 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 図. 7

76 R 形式とメモリ参照用のデータパス統合 ストアので活性化されている部分に色をつけよ 書込 Src U 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread op rs rt address 図. sw $t, 2($s) sw $s $t +2 75

77 R 形式とメモリ参照用のデータパス統合 予備 ストアので活性化されている部分に色をつけよ 書込 Src U 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 図. 76

78 R 形式とメモリ参照用のデータパス統合 R 形式ので活性化されている部分に色をつけよ 書込 Src U 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread op rs rt rd shamt funct add $t, $s, $s 図. add $s $s $t 77

79 R 形式とメモリ参照用のデータパス統合 予備 R 形式ので活性化されている部分に色をつけよ 書込 Src U 操作 ゼロ判定 結果 アドレス データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread op rs rt rd shamt funct add $t, $s, $s 図. add $s $s $t 78

80 そして, 最初にやったフェッチ部分と統合 PC アドレス メモリ 書込 Src U 操作 ゼロ判定 結果アドレス データメモリ emwrite データ emtoreg U 6 符号拡張 32 emread 図. 以降で, 分岐の部分を追加する 79

81 分岐のデータパス 復習 PC 相対アドレッシング方式例 ) beq $t,$t,l; $t ($t=$t$t なら L へ分岐 ) PC+( データパスから ) データパス図.9 2 ビット左にシフト 器 分岐先 書込 操作 ゼロ判定 分岐論理へ 6 符号拡張 32 注意 : 機械語で指定されるoffsetは Lのアドレスではなく PC++offset* がLのアドレスとなるようにコンパイラが計算した値 8

82 ついに IPS アーキテクチャの単純なデータパスの完成! PCSrc PC アドレス メモリ 書込 6 符号拡張 32 2ビット左にシフト Src U A 操作 ゼロ判定 結果 アドレス U emread B データメモリ emwrite データ emtoreg U C 図. 8

83 重要問題 Very Important: 出題確率 > 阪神の優勝確率 以下の各を実行時に, 前のページの U の A, B, Cが 上, 下のいずれを選択しないといけないか?( もしくはどちらでもいいか?) U A add lw sw beq( q 分岐成立 ) beq ( 分岐不成立 ) 上 下 U B 上 下 U C 上??? 下??? q がそちら側の入力が選択されるように設計されているという意味? は その U の出力は使用されないので としてはどちらを選択するかを明示的には設計しないという意味です ( 実際どちらが選択されるかは実装依存の話 ) 82

84 お絵かきスペース 83

85 What to learn 計算機構成論の中心部分 中間試験のメイン IPSのデータパスの設計 ( 教科書.3 節 ) プログラムを送出するデータパス 2 算術論理演算のデータパス 3ロード / ストアのデータパス 分岐のデータパス 全部のデータパスの統合 ユニットの設計 図. の説明ができる ユニット (p. 29~p. 292) 主ユニット (p. 293~p p. 3) データパスの動作の確認 (p. 295~p.299) 299) ジャンプの追加 (p. 3 例題 ) 図.2 の説明ができる Next Topic 教材 教科書 P283~P3P3 8

86 What to learn from now on (in more detail) データパスの統合とユニットの設計 入力の生成 Next Topic 主ユニットの生成する信号 データパスの動作の確認 R 形式 ( 図.9) ロード ( 図.2) beq ( 図.2) ジャンプの実現 (p.3 の例題 ) 教材 教科書. 節の p.3 まで 85

87 お絵かきスペース 86

88 マルチプレクサと 線を加えたデータパス ( 今までの確認 ) ユニットからの出力信号を蛍光ペンで塗ってみて! PCSrc PC アドレス メモリ [3-] [25-2] 2ビット左にシフト ゼロ判定 [2-6] Src 結果書込アドレス U 書込 U データ [5-] RegDst [5-] 6 符号拡張 32 U 操作データメモリ emread emwrite データ emtoreg U 図 5.5 [5-] Op 87

89 マルチプレクサと 線を加えたデータパス ( 今までの確認 ) ユニットからの出力信号を蛍光ペンで塗ってみて! 予備 PCSrc PC アドレス メモリ [3-] [25-2] 2ビット左にシフト ゼロ判定 [2-6] Src 結果書込アドレス U 書込 U データ [5-] RegDst [5-] 6 符号拡張 32 U 操作データメモリ emread emwrite データ emtoreg U 図 5.5 [5-] Op 88

90 の入力とその機能 入力 機能 AND OR 減算 Set on less than NOR 覚える必要などなし 89

91 複数レベルによるデコード法 入力の生成方法 主ユニットでopコードから大体ののグループを解読し それから2ビットの op(2ビット ) を生成 op(2ビット ) :(load,store), :beq : 機能コードfunctの演算 (6ビット) ユニットで op(2 ビット ) とfunct(6 ビット ) からビットの 信号を生成 形式 R 形式 ( 算術 ) I 形式 ( データ転送 分岐 ) J 形式 op rs rt rd shamt funct 6 ビット 5 ビット 5 ビット 5 ビット 5 ビット 6 ビット op rs rt address 6 ビット 5 ビット 5 ビット 6 ビット op address 6 ビット 26 ビット 9

92 お絵かきスペース 9

93 入力の構成 (/2) p. 29~ p. 292 操作コード Op 操作機能コード実行する演算 コード lw load word add sw store word add branch equal branch equal subtract R 形式 add add R 形式 subtract t subtract t R 形式 AND and R 形式 OR or R 形式 set on less than set on less than 92

94 入力の構成 (2/2) p. 29~ p. 292 Op 機能コードによる 入力の真理値表 Op 機能コード Op Op F5 F F3 F2 F F 入力 ( 操作ビット ) 真理値表ができれば回路の合成は可能 93

95 お絵かきスペース 9

96 What to learn (in detail) データパスの統合とユニットの設計 入力の生成 主ユニットの生成する信号 データパスの動作の確認 R 形式 ( 図.9) ロード ( 図.2) beq ( 図.2) ジャンプの実現 (p. 3 の例題 ) Next Topic まず 形式の復習 教材 教科書. 節の p. 3 まで 95

97 R 形式の 復習 again & again add $t, $s, $s または減算を意味する. op rs rt rd shamt funct add $s $s $t $t $t $t7 のときは, のときは減算を意味する. $s $s $s7 96

98 I 形式の 復習 again & again lw $t, 2($s) op rs rt address lw $s $t +2 のときは lw, のときは sw を意味する. 6bit 符号つき整数 (2の補数表現) 32768(2 5 )~ $t $s $t $s $t7 $s7 97

99 I 形式の (2) 復習 again & again beq $s, $s2, Label op rs rt address beq $s $s2 25 if $s = $s2, then PC = PC * $t $s $t $s $t7 $s7 98

100 J 形式の (2) 復習 again & again j Label ラベルのアドレスが のときは以下の機械語となる op address j のときは j, のときは jal を意味する. 26bit のアドレス 26ビットで28ビット分の情報を表せる(Why?) 厳密には PC+ の下位 28 ビットを address で置き換え 99

101 ミニクイズ : 各形式のの解釈 R 形式 add $t, $s, $s IPS の以下の3 種のアセンブリ言語とそれに対応する機械語を参考にして以下の空欄をうめよ op rs rt rd shamt funct add $s $s $t I 形式 op rs rt address lw $t, 2($s) lw $s $t +2 beq $s, $s2, beq $s $s2 25 J 形式 op address j label j 操作コード (opcode) は3-26 読み出しは rs(25-2) と rt(2-6) ロード / ストアのベースアドレスは25-2 beqのオフセットは5- dest( 書き込み先 ) は2-6( ロード ),5-(R 形式 )

102 各形式のの解釈 ( ミニクイズ解説 ) R 形式 ロード / ストア 分岐 rs rt rd shamt funct / 3 rs rt address rs rt address

103 お絵かきスペース 2

104 マルチプレクサと 線を加えたデータパス * 次のスライドから各線の意味を見ていきます PCSrc PC アドレス メモリ [3-] [25-2] [2-6] U [5-] 書込 2ビット左にシフト Src U ゼロ判定 結果 アドレス U 操作データメモリ emwrite データ emtoreg U RegDst [5-] 6 符号拡張 32 emread 図 5.5 [5-] Op 3

105 RegDst 高度な内容 R 形式 ロード / ストア rs rt rd shamt funct / 3 rs rt address 書き込むが rt か rd かを指定する信号 アドレス メモリ [3-] [25-2] [2-6] U [5-] 書込 R 形式 add $t, $s, $s I 形式 lw $t, 2($s) RegDst [5-] 6

106 お絵かきスペース 5

107 高度な内容 R 形式 ロード / ストア rs rt rd shamt funct / 3 rs rt address この信号が ならば書き込みに指定されたに書き込みを行う アドレス メモリ [3-] [25-2] [2-6] U [5-] 書込 RegDst [5-] 6 6

108 R 形式 add $t, $s, $s ロード / ストア lw $t, 2($s) Src 高度な内容 rs rt rd shamt funct / 3 rs rt address 分岐 rs rt address beq $s, $s2, アドレス R 形式の演算か実行アドレ [25-2] ス計算をするかの信号 メモリ [3-] [2-6] U [5-] 書込 Src U 結果 操作 RegDst [5-] 6 符号拡張 7

109 お絵かきスペース 8

110 図.6 ( 図.5 中の ) 信号の詳細 高度な内容 信号名ネゲートされたときの働きアサートされたときの働き RegDst 書込みのディスティネーション番号が rt フィールド ( ビット 2:6) から得られる 書込みのディスティネーション番号が rd フィールド ( ビット 5:) から得られる なしにデータが書き込まれる Src の第 2 オペランドがファイルの第 2 出力 の第 2 オペランドがの下位 6 ビットを符号拡張したものになる PCSrc PC+ を計算した器の値が PC に分岐先を計算した器の値が PC に emread emwrite emtoreg なし なし しアドレスで指定されたデータメモリの内容がデータ出力へ 書込みアドレスで指定されたデータメモリへデータ入力の内容を書込む 書込みデータ入力へタ入力 書込みデータ入力へ渡される値がタ入力 渡される値がから得られる データメモリから得られる Branch : beq の時 となる信号 からのゼロ判定と Branch の論理積を PCSrc へ op(2 ビット ) :(load,store), :beq : 機能コード functの演算 (6 ビット ) 9

111 自己確認クイズ 図.5 および図 6.6 と前ページの注意書きを参考にして 以下のテーブルの空欄に xのいずれかを記入せよ ( 答えは 図.8) 高度な内容 R 形式 rs rt rd shamt funct add $t, $s, $s ロード / ストア / 3 rs rt address lw $t, 2($s) 分岐 beq $s, $s2, rs rt address 図.8 名 Reg Dst Src 操作コードと信号 emto Reg Reg Write em Read em Write Branc h Op Op R 形式 lw sw beq

112 お絵かきスペース

113 ユニットを加えたデータパスほぼ完成! (J についてはここまでではまだです. 最後に考えます.) PC メモリ アドレス [3-] [3-26] [25-2] RegDst Branch emread emtoreg Op emwrite Src 2ビット左にシフト AND ゼロ判定 [2-6] 結果書込アドレス U U 操作 [5-] U データメモリ データ U [5-] 6 符号拡張 32 図 7.7 [5-] 2

114 What to learn (in detail) データパスの統合とユニットの設計 入力の生成 主ユニットの生成する信号 データパスの動作の確認 Next Topic R 形式 ( 図.9) ロード ( 図.2) beq ( 図.2) ジャンプの実現 (p. 3 の例題 ) 教材 教科書. 節の p. 3 まで ( 注意 ) 単一サイクルでは,クロックサイクルで,つの実行に関わる全ての処理をする. しかし, 以下ではそれを論理的に何ステップかにわけて説明している. ( 以降で勉強するマルチサイクルにつながる ) 3

115 重要問題 5:R 形式の実行の様子 R 形式のの add $t, $s, $sの実行に関して 以下の各ステップのデータパスを図示せよ また その時の各 Uへの 入力は か のどちらか?( 各バスの値も確認せよ ) add $t, $s, $s op rs rt rd shamt funct add $s $s $t メモリからのフェッチとPCの繰り上げ 2ファイルからの 2 つのソースのし ( この間に 主ユニットが信号を生成 ) 3 入力信号を生成して 演算を実行 ディスティネーションに結果の書込み * この問題は 図.6 を見ながら回答してよし

116 メモリからのフェッチと PC の繰り上げ op rs rt rd shamt funct add $s $s $t PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 5

117 メモリからのフェッチと PC の繰り上げ op rs rt rd shamt funct add $s $s $t 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 6

118 op rs rt rd shamt funct 2ファイルからの2つのソースのし ( この間に 主ユニットが信号を生成 ) add $s $s $t PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 7

119 op rs rt rd shamt funct 2ファイルからの2つのソースのし ( この間に 主ユニットが信号を生成 ) add $s $s $t 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 8

120 3 入力信号を生成して 演算を実行 op rs rt rd shamt funct add $s $s $t PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 9

121 3 入力信号を生成して 演算を実行 op rs rt rd shamt funct add $s $s $t 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 2

122 ディスティネーションに結果の書込み op rs rt rd shamt funct add $s $s $t PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 2

123 ディスティネーションに結果の書込み op rs rt rd shamt funct add $s $s $t 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 22

124 重要問題 6: ロード実行の様子ロードの lw $t, 2($s) の実行に関して 以下の各ステップのデータパスを図示せよ また その時の各 U への 入力は か のどちらか?( 各バスの値も確認せよ ) op rs rt address lw $t, 2($s) lw $s $t メモリからのフェッチと PC の繰り上げ 2 ファイルからの つの rs のし ( この間に 主ユニットが信号を生成 ) 3 入力信号を生成して 演算を実行 ( 足されるのは 2 のと offset の値 ) 3 で計算した値をアドレスとしてデータメモリをアクセス 5 で読み出したメモリの値をディスティネーションに書き込み * この問題は 図.6 を見ながら回答してよし 23

125 op rs rt address メモリからのフェッチとPCの繰り上げ lw $s $t +2 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 2

126 op rs rt address メモリからのフェッチとPCの繰り上げ lw $s $t +2 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 25

127 2 ファイルからの つの rt のし ( この間に 主ユニットが信号を生成 ) op rs rt address lw $s $t +2 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 26

128 2 ファイルからの つの rt のし ( この間に 主ユニットが信号を生成 ) op rs rt address lw $s $t +2 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 27

129 3 入力信号を生成して 演算を実行 ( 足されるのは 2 のと offset を 倍した値 ) op rs rt address lw $s $t +2 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 28

130 3 入力信号を生成して 演算を実行 ( 足されるのは 2 のと offset を 倍した値 ) op rs rt address lw $s $t +2 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 29

131 op rs rt address 3で計算した値をアドレスとしてデータメモリをアクセス lw $s $t +2 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 3

132 op rs rt address 3で計算した値をアドレスとしてデータメモリをアクセス lw $s $t +2 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 3

133 5 で読み出したメモリの値をディスティネーションに書き込み op rs rt address lw $s $t +2 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 32

134 5 で読み出したメモリの値をディスティネーションに書き込み op rs rt address lw $s $t +2 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 33

135 重要問題 7:beq 実行の様子ロードの beq$s, $s2, の実行に関して 以下の各ステップのデータパスを図示せよ また その時の各 U への 入力は か のどちらか?( 各バスの値も確認せよ ) op rs rt address beq $s, $s2, beq $s $s2 25 メモリからのフェッチと PC の繰り上げ 2 ファイルからの 2 つのソースのし ( この間に 主ユニットが信号を生成 ) 3 入力信号を生成して 演算を実行 ( 減算 ) 同時に PC+ + (offset*) の計算 のゼロ判定出力に基づき PC に格納する値を選択 * この問題は 図.6 を見ながら回答してよし 3

136 op rs rt address メモリからのフェッチとPCの繰り上げ beq $s $s2 25 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 35

137 メモリからのフェッチと PC の繰り上げ op rs rt address beq $s $s2 25 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 36

138 2ファイルからの2つのソースのし op rs rt address ( この間に 主ユニットが信号を生成 ) beq $s $s2 25 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 37

139 2ファイルからの2つのソースのし op rs rt address ( この間に 主ユニットが信号を生成 ) beq $s $s2 25 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 38

140 3 入力信号を生成して 演算を実行 ( 減算 ) op rs rt address 同時にPC+ + (offset*) の計算 beq $s $s2 25 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 39

141 3 入力信号を生成して 演算を実行 ( 減算 ) op rs rt address 同時にPC+ + (offset*) の計算 beq $s $s2 25 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-]

142 のゼロ判定出力に基づき PC に格納する値を選択 op rs rt address beq $s $s2 25 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-]

143 のゼロ判定出力に基づき PC に格納する値を選択 op rs rt address beq $s $s2 25 予備 PC アドレス メモリ [3-] U [3-26] [25-2] [2-6] U [5-] RegDst Branch emread emtoreg Op emwrite Src 書込 書込デタ 2ビット左にシフト ゼロ判定 AND 結果 アドレス U 操作データデータ メモリ データ U [5-] 6 符号 拡張 32 [5-] 2

144 自己確認クイズ 2. ( 図.7を見てよい ) 主ユニットの入力数と出力数はいくらか? 2. その入力と出力の関係の図を図.8と以下の図から導け 名 進表現の 2 進表現の操作コード操作コード Op5 Op Op3 Op2 Op Op R 形式 lw 35 sw 3 beq 3

145 ユニットの仕上げ ( 完全な仕様 ) 関数の真理値表 ( 完全な仕様 ) 入力 出力 図..22 R lw sw beq O5 Op5 Op Op3 Op2 Op Op RegDst Src emtoreg emread emwrite Branch Op Op 真理値表 論理回路はできますね!

146 お絵かきスペース 5

147 Chap. 2 のセルフチェック 以下の文章の意味がわからないなら 講義で寝ていた ( 笑 ) かもしれませんね ファイルとの入出力の意味を知っている 2 の機能は 入力で決定する 3 論理演算を実行しているときのデータパスの図を説明できる ロード ストアを実行しているときのデータパスの図を説明できる 5 分岐を実行しているときのデータパスの図を説明できる 6 図.のUがある時点でどちらの入力を選択するかがわかる 7 IPSの単純な実現では 信号を主ユニットと ユニットで生成する 8 主ユニットの入力は オペコードの部分である ちゃんと聞いていたのに, わからなければ質問しましょう! はっきりいって, めちゃくちゃややこしい内容だと思います! 考えても分からなかったら山下に質問するか, 友達に質問するか ( 説明聞いても分からないと, 教科書読んでも分からないと思います.) 6

148 Chap. 2 の範囲の試験対策 特に 試験で意味を聞くようなほとんど用語はありません むしろ この章は レジメの中の図の理解 データパスの理解 線の作り方など 暗記というよりは理解してもらうことが必要です 難しい ( というかややこしい ) けど 頑張って理解してください 理解するという作業自体が重要です それで 脳力 ( 脳の体力と思ってもらえればと ) がついていくのだと思います 重要問題 ~7 自己確認クイズ 2( 自分でやるのが基本 ) 以降の章末問題 2 7

149 章末問題 重要問題 6 においてストアの場合を考える まず問題文自体を自分で変更せよ ( 動作の内容が異なる ) そして その問題を回答せよ その問題を回答せよ 8

150 章末問題 2: ジャンプの追加 教科書の P3 の例題を自分で読んで理解した後 図.2 に関して以下の問いに答えよ 教科書 : 図.2 で新たに付け加えられた部分はどこか答えよ PC への更新のデータパスにおいて 以下の つの場合のデータパス をそれぞれ示せ ( どの U でどのデータを選択するかを明示せよ. また 線で となっているものをあげよ ). beq で分岐が成立する時 2. beq で分岐が成立しない時 3. jump. add 9

151 目標 : 図.2 の理解 単一クロック サイクルでの IPS のデータパスの設計 PC アドレス メモリ [3-] [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ U データ U [5-] 6 符号拡張 32 [5-] 5

152 図.2. 節までの最終形自習用に使ってください PC アドレス メモリ [3-] [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ U データ U [5-] 6 符号拡張 32 [5-] 5

153 図.2. 節までの最終形自習用に使ってください PC アドレス メモリ [3-] [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ U データ U [5-] 6 符号拡張 32 [5-] 52

154 図.2. 節までの最終形自習用に使ってください PC アドレス メモリ [3-] [25-] 2ビットジャンプ先アドレス [3- ] 左に 26 シフト 28 PC+ [3-28] [3-26] [25-2] [2-6] U [5-] RegDst Jump Branch emread emtoreg Op emwrite Src 2 ビット左にシフト U AND ゼロ判定 結果書込 アドレス U 操作データ メモリ U データ U [5-] 6 符号拡張 32 [5-] 53