hard3.pptx

Size: px

Start display at page:

Download "hard3.pptx"

はながうん
5 years ago
Views:

1 (3) 坂井修一東京大学大学院情報理工学系研究科電子情報学専攻東京大学工学部電子情報工学科 / 電気電子工学科はじめに命令セットアーキテクチャ工学部講義はじめに本講義の目的の基本を学ぶ時間場所火曜日 8:30-10:15 工学部 2 号館 21 ホームページ ( ダウンロード可能 ) url: 教科書坂井修一 ( コロナ社電子情報レクチャーシリーズ C-9) 坂井修一実践 ( コロナ社 ) 教科書通りやります参考書 D. Patteon and J. Hennessy, Computer Organization & Design 3 Ed.( 邦訳コンピュータの構成と設計 ( 第 3 版 ) 上下 ( 日系 BP) ) 馬場敬信 ( 改訂 2 版 ) オーム社富田眞治 Ⅰ 丸善予備知識 : 論理回路坂井修一論理回路入門培風館成績試験レポート出席講義の概要と予定 (1/2) 講義の概要と予定 (2/2) 1. 入門ディジタルな表現負の数実数加算器 ALU, フリップフロップ計算のサイクル 2. と主記憶装置メモリの構成と分類ファイル命令命令実行の仕組み実行サイクル算術論理演算命令シーケンサ条件分岐命令 3. 命令セットアーキテクチャ操作とオペランド命令の表現形式アセンブリ言語命令セット算術論理演算命令データ移動命令分岐命令アドレシングサブルーチン RISC と CISC. パイプライン処理 (1) パイプラインの原理命令パイプラインオーバヘッド構造ハザードデータハザード制御ハザード 5. パイプライン処理 (2) フォワーディング遅延分岐分岐予測命令スケジューリング 6. キャッシュ記憶階層と局所性透過性キャッシュライトスルーとライトバックダイレクトマップ型フルアソシアティブ型セットアソシアティブ型キャッシュミス 7. 仮想記憶仮想記憶ページフォールト TLB 物理アドレスキャッシュ仮想アドレスキャッシュメモリアクセス機構 8. 基本 CPUの設計ディジタル回路の入力 Verilog HDL シミュレーションによる動作検証アセンブラ基本プロセッサの設計基本プロセッサのシミュレーションによる検証 9. 命令レベル並列処理 (1) 並列処理並列処理パイプライン VLIW スーパスカラ並列処理とハザード 10. 命令レベル並列処理 (2) 静的最適化ループアンローリングソフトウェアパイプライニングトレーススケジューリング 11. アウトオブオーダ処理インオーダーとアウトオブオーダーフロー依存逆依存出力依存命令ウィンドウリザベーションステーションリネーミングマッピングテーブルリオーダバッファプロセッサの性能 12. 入出力と周辺装置周辺装置ディスプレイ二次記憶装置ハードウェアインタフェース割り込みとポーリングアービタ DMA 例外処理試験 : 7 月後半

2 前回のまとめ 3. 命令セットアーキテクチャ主記憶装置アドレスによって語の読み書きを行う大容量のデータ記憶 (= メモリ ) 装置である ROM(Read Only Memory) 読み出し専用メモリでマスク ROM ヒューズ ROM と EPROM に分類されるフラッシュメモリは EPROM の一種である RAM(Random Access Memory) 自由自在なアドレスのデータを読み書きできるメモリ低速大容量の DRAM(Dynamic RAM) と高速小容量の SRAM(Static RAM) がある命令計算機を制御する源となるもので 2 進数のデータとして表現され ( 命令 ) メモリに格納される命令の種類算術論理演算命令メモリ操作命令分岐命令に分類される命令実行サイクルフェッチ (IF) デコード (D) 実行 (EX) 結果の格納 (W) のつのフェーズからなる ( 実際はデコードの次にデータの読み出し (R) フェーズを入れる計算機もあるシーケンサ次の命令アドレスを決める機構でプログラムカウンタ () と付加回路からなる内容命令の表現形式とアセンブリ言語操作とオペランド命令の表現形式アセンブリ言語命令セット算術論理演算命令データ移動命令分岐命令アドレシングアドレシングの種類バイトアドレシングとエンディアンゼロと定数の生成サブルーチンの実現サブルーチンの基本スタックによるサブルーチンの実現サブルーチンのプログラム練習問題命令セットとは何か? 操作とオペランド命令セットコンピュータのすべての命令の集まり命令セットアーキテクチャコンピュータで使われる命令の表現形式と各命令の動作を定めたものコンピュータに何ができるかをユーザに示しどのようなハードウェア機構が必要であるかを設計者に教える命令 = 操作 op 対象対象 = オペランドソースオペランドデスティネーションオペランドオペランドとなるものデータメモリ語プログラムカウンタその他の即値 d<= op s ( オペランドが 1 個 ) d<= s1 op s2 ( オペランドが 2 個 ) 但し d destination s1,s2 source op: log2 ( 対象とするコンピュータの命令セットの大きさ ),, : log2 ( ファイルに含まれるの数 ) aux, imm/, addr: ( 命令長 )-( 他のフィールドのビット数の総和 ) 図 3.3 命令フィールドの大きさ

3 命令の表現形式命令フィールドの大きさ op aux (1) R 型 op: log2 ( 対象とするコンピュータの命令セットの大きさ ),, : log2 ( ファイルに含まれるの数 ) aux, imm/, addr: ( 命令長 )-( 他のフィールドのビット数の総和 ) 図 3.3 命令フィールドの大きさ op imm/ (2) I 型 op addr (3) A 型注 : imm:immediate の略 :displacement addr:address op(6) (5) (5) (5) aux(11) op(6) (5) (5) op(6) (1) R 型 (2) I 型 addr(26) (3) A 型 imm/(16) 図 3. 命令のフィールド構成 ( 例 ) op: 操作コード,, : オペランド aux: 実行細則 imm/addr: 即値または変位 addr: メモリアドレス命令語が 32 ビット命令セットの大きさが 6 数が 32 アセンブリ言語 2 進数表現 ( 例 ) op aux 命令セットプログラムの表記機械語 : 読みにくいアセンブリ言語英語に近い記号で表記機械語と 1 対 1 対応フィールドの意味 add r2 r3 r1 0 命令動作 r1 r2 r3 アセンブリ言語表現 add r1, r2, r3 2 進数表現 ( 例 ) (a) R 型のアセンブリ表現 op imm フィールドの意味 subi r2 r1 1 命令の分類 ( 復習 ) 算術論理演算命令データ移動命令分岐命令算術論理演算命令命令動作 r1 r2-1 表 3.1 算術演算命令表 3.2 論理演算命令アセンブリ言語表現 subi r1, r2, 1 (b) I 型のアセンブリ表現加算整数演算命令浮動小数点演算命令 R 型 I 型 R 型 add addi fadd 論理積論理和 R 型 and or I 型 andi ori 減算 sub subi fsub 否定 not 2 進数表現 ( 例 ) op addr 乗算除算 mul muli fmul div divi fdiv NOR nor nori NAND nand nandi フィールドの意味 j 命令動作アセンブリ言語表現 j (c) A 型のアセンブリ表現剰余絶対値算術左シフト算術右シフト rem abs sla sra remi fabs 排他的論理和 xor xori EQUIV eq eqi 論理左シフト sll 論理右シフト srl

4 算術論理演算命令の動作例シフト命令 add sla デコーダ ALU (a) sla,, 12 (sll もデータ操作は同じ ) ia32 の場合 sra 12 ( a) add,, addi (b) sra,, シフト命令デコーダ ALU ( b) addi,,15 シフト命令の要点 ( 補足 ) 論理シフト ( 符号を特別扱いしない ) SLL, SRL 0 0 算術シフト ( 符号を保護する ) SLA, SRA S S S 0 S SSSS 回転シフト ( ビット単位で回転 )ROTATEL ROTATER 計算機によってはSLAは符号ビットを保存するものもある例 IBM360 ARM,MIPS SPARCみたいにSLAが存在しない計算機もある srl 12 (c) srl,, 12 図 3.7 シフト命令データ移動命令データ移動間メモリ間 lw ( メモリメモリ間 ) メモリと入出力機器間メモリ => Load 命令 => メモリ Store 命令 ( メモリ => メモリ間 Move 命令 ) 表 3.3 データ移動命令移動量メモリメモリ 6 ビット ld load double wo sd store double wo 3 2 ビット lw load wo sw store wo 1 6 ビット lh load half wo sh store half wo 8 ビット lb load byte sb store byte メモリアドレスの流れ sw メモリアドレスの流れ (a) lw () メモリメモリ (b) sw () 図 3.8 データ移動命令の動作

5 分岐命令 (1): 無条件分岐命令分岐命令 (2): 条件分岐命令表 3. 無条件分岐命令命令意味形式アセンブリ言語の表動作現 j jump A j addr pc addr jr jump register R jr pc ( ) jal jump and link A jal addr r31 ( pc ) ; pc addr サブルーチンコール用表 3.5 条件分岐命令命令意味形式アセンブリ言語の表動作現 beq branch on equal I beq,, = ならば pc = ( pc ) bne branch on not equal I bne,, <> ならば pc = ( pc ) blt branch on less than I blt,, < ならば pc = ( pc ) ble br. on less than or eq. I ble,, < = ならば pc = ( pc ) jr beq 0 Y N アドレスの流れアドレスの流れ =? 次命令アドレス図 3.10 条件分岐命令の動作次命令アドレス分岐命令 (2): 条件分岐命令アドレシング表 3.5 条件分岐命令命令意味形式アセンブリ言語の表動作現 beq branch on equal I beq,, = ならば pc = ( pc ) bne branch on not equal I bne,, <> ならば pc = ( pc ) blt branch on less than I blt,, < ならば pc = ( pc ) ble br. on less than or eq. I ble,, < = ならば pc = ( pc ) 表 3.6 アドレシングアドレシング方式命令の例 ( アセンブリ言語 ) 生成されるアドレス即値アドレシング addi,, imm ( 直接値 imm を生成 ) ベース相対アドレシング lw, ( ) ( ) アドレシング j ( ) 相対アドレシング beq,, ( 分岐するとき ) ( pc ) OP beq 0 OP imm Y N (a) 即値アドレシング (b) ベースアドレシングアドレスの流れ =? 図 3.10 条件分岐命令の動作次命令アドレス OP OP (c) アドレシング (d) 相対アドレシング図 3.11 アドレシング

バイトアドレシングとエンディアンバイトアドレシング : アドレシングの単位を語ではなくバイトとするアドレシング普通のメモリアドレシングはバイトアドレシングエンディアン : 語の中のバイトの配列順を定めたものビッグエンディアンとリトルエンディアンガリバー旅行記小人国からリリパット国 : ゆで卵は大きい端 (Big End) から割る Big Endian ブレフスキュ国 :

A00 A00 A01 A02 A03 MSB LSB A00 に最上位バイトが入り A01, A02, A03 の順で下位バイトが入る (a) ビッグエンディアン A03 A02 A01 A00 A00 MSB (b) リトルエンディアン LSB A03 に最上位バイトが入り A02, A01, A00 の順で下位バイトが入るビッグエンディアンリトルエンディアン MSB: Most

6 バイトアドレシングとエンディアンバイトアドレシング : アドレシングの単位を語ではなくバイトとするアドレシング普通のメモリアドレシングはバイトアドレシングエンディアン : 語の中のバイトの配列順を定めたものビッグエンディアンとリトルエンディアンガリバー旅行記小人国からリリパット国 : ゆで卵は大きい端 (Big End) から割る Big Endian ブレフスキュ国 : ゆで卵は小さい端 (Little End) から割る Little Endian プロテスタントとカトリックあるいは英仏の諍いをたとえたものスイフトにとってはくだらない諍い! A00 A00 A01 A02 A03 MSB LSB A00 に最上位バイトが入り A01, A02, A03 の順で下位バイトが入る (a) ビッグエンディアン A03 A02 A01 A00 A00 MSB (b) リトルエンディアン LSB A03 に最上位バイトが入り A02, A01, A00 の順で下位バイトが入るビッグエンディアンリトルエンディアン MSB: Most Significant Byte ( 最上位バイト ) LSB: Least Significant Byte ( 最下位バイト ) 図 3.12 ビッグエンディアンとリトルエンディアン小アドレス大小アドレス大ゼロと定数の生成サブルーチンゼロ恒常的に 0 が入っている ( 定数 ) この授業では r0 がゼロとする addi r1, r0, 28 ( a) 定数の生成 ( 16ビット ) 呼び出し側プログラム x = a b; y = c * d; z = e / f; w = P(x, y, z); u = w - g; サブルーチン P a = x y; b = y * z; c = z / x; k = ; return (k); addi r1, r0, sla r1 r1 16 図 3.1 サブルーチンの基本形 ori r1, r1, ( b) 定数の生成 ( 32ビット ) ( 1) 値の待避 ( 2) 戻り番地 ( 次の命令番地 ) の待避 eq r1 r0 r1 ( c) ビット反転 ( 3) サブルーチンの先頭番地へのジャンプ ( ) サブルーチン本体の実行 ( 5) 戻り番地へのジャンプ図 3.13 ゼロによる定数の生成とビット反転 ( 6) 値の復帰 ( 7) もとの命令列の実行再開図 3.15 サブルーチンの手順

7 スタックによるサブルーチンの実現サブルーチンのプログラム PUSH 新 SP 旧 SP SP: スタックポインタ図 POP Q P スタック P Q R の順でサブルーチンが呼ばれたとき 3.16 スタックとサブルーチンスタック = LIFO 型メモリ LIFO = Last In Fit Out r r3 r2 r1 1 2 SP swr1 0(sp) ; 値の待避 ( 必要なだけ ) 始め swr2 (sp)... sw rk k(sp) ; 値の待避終わり add sp k jal address sub sp k lwr1 0(sp) ; 値の復帰始め lwr2 (sp)... lw rk k(sp) ; 値の復帰終わりもとの仕事の続き... sw r1, 0(sp) sub sp sp add sp sp lw r1, 0(sp) ( a) プッシュ ( b) ポップ図 3.17 スタック操作のプログラム RISC と CISC プロセッサの分類 RISC: Reduced Instruction Set Computer CISC: Complex Instruction Set Computer 命令数命令形式個々の命令動作 ( アドレシングモード ) 数例 RISC 少ない一語固定長単純多い Sun Sparc MIPS R10000 IBM Power Comaq Alpha CISC 多い可変長複雑少ない Intel X86 Motorola M68000 r r3 r2 r1 SP 3 address: jr r31 RISC vs. CISC サブルーチン本体図 3.18 サブルーチンのアセンブラプログラム歴史的な考察 CISC が先にあった (1960 年代頃 ~) は高価命令の種類 ( 特にアドレッシングの種類 ) は多数あればユーザの要求に応えられると考えられた CISC への反省じっさいの計算ではほとんどが単純な命令複雑な命令コンパイラが出力するのが難しい単純な命令の組合せで実現可能 RISC の発案と展開 1980 年代の潮流 : Cocke (IBM, Turing Awa Winner), Patteon(UCB), Hennessy(Stanfo) ら RISC は CISC より速いは真実! Intel においても CISC 命令を RISC に解釈し直して実行している

< B8CDD8AB B83685D>

< B8CDD8AB B83685D> () 坂井修一東京大学大学院情報理工学系研究科電子情報学専攻東京大学工学部電子情報工学科 / 電気電子工学科はじめにアウトオブオーダ処理工学部講義はじめに本講義の目的の基本を学ぶ場所火曜日 8:40-0:0 工学部号館 4 ホームページ ( ダウンロード可能 ) url: http://www.mtl.t.u-tokyo.ac.jp/~sakai/hard/ 教科書坂井修一