JTAG バウンダリスキャンテストの容易化設計を支援する OrCAD Capture の無償プラグイン 21 July 2017 ( 富士設備 / 浅野義雄 )

, 0 ピンコネクタ (JTAG 接続 ) ピン配列コネクタ型番 SAMTEC 製 SHF-1-01-L-D-TH 表 0 ピンコネクタ (JTAG 接続 ) ピン配列 コネクタピン番号 CPU 信号名 備考 1 VTRef IO 電源 TMS 3 GND 4 TCLK 5 GND 6 TDO 7

1 ARM Cortex Debug ETM プローブ取扱説明書 本製品はハーフピッチ /0 ピン Cortex Debug コネクタ用のプローブになります ターゲットボードに搭載されたコネクタのピンに合わせて付属の ピンまたは 0 ピンケーブルで接続してください また 本製品は JTAG 及び SWD に対応しています 接続に関しては 各機能代表的な接続を後述の接続図や JP 設定を参照してください

ターゲット項目の設定について

Code Debugger CodeStage マニュアル別冊 ターゲット 項目の設定について Rev. 2.8 2018 年 4 月 13 日 BITRAN CORPORATION ご注意 1 本書及びプログラムの内容の一部または 全部を無断で転載することは プログラムのバックアップの場合を除き 禁止されています 2 本書及びプログラムの内容に関しては 将来予告なしに変更することがあります 3 当社の許可なく複製

AKI-PIC16F877A開発キット　（Ver1

STM32F101C8T6 STM32F103CxT6 マイコンキット仕様書 (Ver2012.05.11) この文書の情報は事前の通知なく変更されることがあります 本開発キットを使用したことによる 損害 損失については一切の責任を負いかねます 製造上の不良がございましたら 良品とお取替えいたします それ以外の責についてご容赦ください 変更履歴 Version Ver2012.05.08 新規 Ver2012.05.11

XCM-025Z Series User's Manual v1.1

Spartan-7 FGGA484 FPGA ボード XCM-025Z シリーズユーザーズマニュアル Ver.1.1 ヒューマンデータ 目次 はじめに... 1 ご注意... 1 改訂記録... 1 1. 共通ピンについて 重要... 2 2. 製品の内容について... 3 3. 開発環境... 3 4. 仕様... 4 5. 製品説明... 5 5.1. 各部名称... 5 5.2. ブロック図...

Quartus Prime はじめてガイド - デバイス・プログラミングの方法

ALTIMA Corp. Quartus Prime はじめてガイドデバイス プログラミングの方法 ver.15.1 2016 年 3 月 Rev.1 ELSENA,Inc. Quartus Prime はじめてガイド デバイス プログラミングの方法 目次 1. 2. 3. 4. はじめに...3 プログラミング方法...5 Auto Detect 機能...14 ISP CLAMP 機能...17

ZIW 2018 XJTAG presentation

Improving testability during the PCB design process with XJTAG s New Design Gateway Plugin Simon Payne CEO, XJTAG Zuken Innovation World 2018 XJTAG Copyright 2018 XJTAG Copyright 2018 1 本講演では XJTAG 社が提供する

JTAG Chain Debugger

JTAG Chain Debugger この資料では XJTAG JTAG バウンダリスキャンテストシステムの JTAG Chain Debugger の 2 つの機能につい て説明します ピンマッピング : XJLink のピンマッピングや Test Reset Sequence を設定 ( 必要に応じて ) JTAG チェインのデバッグ : JTAG チェインの欠陥の調査に役立つ機能 Chain

Layout 1

Industrial communication センサーのデータにアクセスする ifm の IO-Link Digital connection technology for sensors とは? 今日のセンサーはシンプルな ON/OFF のセンサーから 大量のデータを処理するマイクロプロセッサーを搭載した高性能なデバイスまで進化してきました センサー内のデータにアクセスする IO-Link は以下の特徴があるインターフェースです

JTAGプローブ技術資料SH編 Rev.16

SuperH RISC engine ファミリ編 2015. 3:Rev16 www.bitran.co.jp ご注意 1 本書及びプログラムの内容の一部または 全部を無断で転載することは プログラムのバックアップの場合を除き 禁止されています 2 本書及びプログラムの内容に関しては 将来予告なしに変更することがあります 3 当社の許可無く複製 改変などを行う事は出来ません 4 本書及びプログラムの内容について万全を期して作成いたしましたが

Cortex-Mコア対応エミュレータデバッグ制御インターフェースとトレース機能

2013 年 3 月第 2 版 Copyright (C)2010 CS0015(B)1303 TU 第......6......6... Cortex-M コア対応エミュレータデバッグ制御インターフェースとトレース機能 目次 1 章はじめに UT...3 TU1.1 はじめにUT...3 TU1.2 Cortex-Mコアのデバッグ機能 UT...3T TU 第 2 章デバッグ制御インターフェースUT...4

pin-csp011.xls

CSP-011-130E(EPF10K130ERC240) ピン番号 デバイスピン名称 信号名 内容 処理 1 TCK TCK JTAG:TCK プルダウン / 内部使用 2 CONF_DONE CONF_DONE CONF_DONE プルアップ / 内部使用 3 nceo nceo CEO プルアップ / 内部使用 4 TDO TDO JTAG:TDO プルアップ / 内部使用 5 VCCINT

Fault Detection and Diagnosis 実装不良の検出と診断 Fault Detection vs Fault Diagnosis 実装不良の 検出 と 診断 の違いについて Detecting Faults 実装不良の検出 Fault diagnosis limitations

JTAG IEEE.1149.X Fault Detection and Diagnosis 実装不良の検出と診断 Dr Bob Storey, Principal Software Engineer XJTAG Ltd Degree in electronics, Ph.D in electrical engineering, from Cambridge University. 6 years

Notes and Points for TMPR454 Flash memory

表紙 TMPR454 内蔵 Flash メモリ対応版手順書 株式会社 DTS インサイト ご注意 (1) 本書の内容の一部または 全部を無断転載することは禁止されています (2) 本書の内容については 改良のため予告なしに変更することがあります (3) 本書の内容について ご不明な点やお気付きの点がありましたら ご連絡ください (4) 本製品を運用した結果の影響については (3) 項にかかわらず責任を負いかねますのでご了承ください

KEIm-25ヘッダーボードハードウェアマニュアル

Ver.1.0 はじめにこの度は KEIm 製品をお買い上げいただき誠にありがとうございます 本製品をご使用になる前に 本マニュアル及び関連資料を十分ご確認いただき 使用上の注意を守って正しくご使用ください 取扱い上の注意 本書に記載されている内容は 将来予告なく変更されることがあります 本製品のご使用にあたっては 弊社窓口又は弊社ホームページなどで最新の情報をご確認ください 本製品には一般電子機器用部品が使用されています

! STEP 2. Quartus Prime のダウンロード WEB ブラウザで以下の URL を開きます 2 ページ中段の Quartus Prime 開発ソフトウェア ライト エディ

STEP 学習内容 パソコンに FPGA の開発環境を構築します インストールは以下の手順で行います. Quartus Prime とは 2. Quartus Prime のダウンロード. Quartus Prime のインストール. USB ドライバのインストール. Quartus Prime とは Quartus Prime は Intel の FPGA 統合開発環境です Quartus Prime

Cyclone IIIデバイスのI/O機能

7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III

JTAGプローブ技術資料 RX編Rev.7

RX ファミリ編 2018. 4:Rev.7 ビットラン株式会社 www.bitran.co.jp ご注意 1. 本書及びプログラムの内容の一部または 全部を無断で転載することは プログラムのバックアップの場合を除き 禁止されています 2. 本書及びプログラムの内容に関しては 将来予告なしに変更することがあります 3. 当社の許可無く複製 改変などを行う事は出来ません 4. 本書及びプログラムの内容について万全を期して作成いたしましたが

PLD-XC2S-A

PC104 シリーズ FPGA ボード [ PC/104 ] ( XC2S150 [XILINX] 搭載 ) PLD-XC2S-A 取扱説明書 梱包内容について 本製品は 下記の部品で構成されています 万が一 不足していた場合には すぐにお買い求めの販売店に御連絡ください ボード本体 1 枚 スペーサ (16mm オスメスネジ 金属) 4 個 ビス 4 個 ナット 4 個尚 環境保全 ペーパーレス推進のため

KEIm-08SoMハードウェアマニュアル

KEIm-08SoM ハードウェアマニュアル Ver.1.1.2 はじめにこの度は KEIm 製品をお買い上げいただき誠にありがとうございます 本製品をご使用になる前に 本マニュアル及び関連資料を十分ご確認いただき 使用上の注意を守って正しくご使用ください 取扱い上の注意 本書に記載されている内容は 将来予告なく変更されることがあります 本製品のご使用にあたっては 弊社窓口又は弊社ホームページなどで最新の情報をご確認ください

(Microsoft Word - \214\264\215e B_\217\221\202\253\215\236\202\335\225\224.docx)

トランジスタ技術 2009 年 3 月号特集気軽にはじめる FPGA 第 5 章マルチチャネル信号発生器信号発生器の製作 ~はんだ付け不要ロジックの自在さを生かす~ ISE WebPACK を使って FPGA にソースを書き込むまでの手順 坂本三直 プロジェクトプロジェクトの新規生成 / 読み込み : CQ 出版社の HP より本スタータキット用のプロジェクトをダウンロードしてください. パソコン上にコピーできたら,Xilinx

Spartan-6 FPGA ボード XCM-018Z ユーザーズマニュアル Ver.1.3 ヒューマンデータ 目次 はじめに... 1 ご注意... 1 改訂記録... 1 1. 共通ピンについて 重要... 2 2. 製品の内容について... 2 3. 開発環境について... 3 4. 仕様... 3 5. 製品説明... 4 5.1. 各部名称... 4 5.2. ブロック図... 5 5.3.

(Microsoft Word - DDR\203\215\203W\203A\203i\215\\\220\254-ver0619.doc)

DDR1/DDR2 ロジックアナライザ ソリューション構成ガイド Ver June/19/2006 機能と特徴 : Agilent 16900ロジックアナライザを使用して DDR1 および DDR2 システムのロジックロジック検証検証を行います 実際にシステムを組み上げた時に想定通りに動作しない場合 信号間のタイミングやコマンドの確認をします ロジックアナライザのEyeScan 機能を用いると信号品質を素早く把握することも出来ます

PowerPoint Presentation

VME Embedded System ユーザーズマニュアル ~ Slim VME Embedded ~ Tecstar Page: 1 Agenda 1. VME Embedded System 概要 2. VME Embedded の特徴 3. Embedded Overview 4. VMEファイルとHEXファイルについて 5. Slim VME について 6. Deployment Toolの起動方法について

Oracle Un お問合せ : Oracle Data Integrator 11g: データ統合設定と管理 期間 ( 標準日数 ):5 コースの概要 Oracle Data Integratorは すべてのデータ統合要件 ( 大量の高パフォーマンス バッチ ローブンの統合プロセスおよ

Oracle Un お問合せ : 0120- Oracle Data Integrator 11g: データ統合設定と管理 期間 ( 標準日数 ):5 コースの概要 Oracle Data Integratorは すべてのデータ統合要件 ( 大量の高パフォーマンス バッチ ローブンの統合プロセスおよびSOA 対応データ サービスへ ) を網羅する総合的なデータ統合プラットフォームです Oracle

UCB User's Manual

UCB-21489 ユーザーズマニュアル 第 1 版 金子システム株式会社 1 ご注意 1. 本資料に記載されている内容は本資料発行時点のものであり 予告なく変更することがあります 当社製品のご購入およびご使用にあたりましては 当社ホームページを通じて公開される情報を参照ください 2. 当社から提供する情報の正確性と信頼性には万全を尽くしていますが 誤りがないことを保証するものではありません 当社はその使用に対する責任を一切負いません

Quartus II クイック・スタートガイド

ALTIMA Corp. Quartus II クイック スタートガイド ver.3.0 2010 年 8 月 ELSENA,Inc. 目次 1. はじめに... 3 2. Quartus II の基本操作フロー... 3 3. Quartus II の基本操作... 4 ステップ 1. プロジェクトの作成... 4 ステップ 2. デザインの作成... 4 ステップ 3. ファンクション シミュレーション...

TMS320C6455 におけるDDR2 PCBレイアウトの実装

JAJA082A 2008 年 08 月 TMS320C6454/5 DDR2 PCB レイアウトの実装 アプリケーション技術部 アブストラクトこの文書には TMS320C6454/5に搭載されているDDR2 インターフェイス用の実装方法の説明が含まれています DDR2 インターフェイスに対してタイミングを規定するアプローチは 以前のデバイスとは異なります 以前のアプローチでは データシートでの規定およびシミュレーション

Microsoft Word - 回路基板設計製造の高度化に関する戦略策策定_報告書H28.03_JPCA

機械システム調査開発 27-D-7 回路基板設計製造の高度化に関する戦略策定報告書 一般財団法人機械システム振興協会委託先一般社団法人日本電子回路工業会 序 現在 我が国では 産業競争力強化に向けて 革新的技術を核としたイノベーションを生み出すべく ロボットやIoT 等の新しい技術の活用による様々な試みが進められていますが その動きをより強固なものにするには 長年培ってきた多種多様な技術革新の芽を大きく育てる仕組み

Keysight Technologies DDRメモリのより良いデザイン／テスト

Keysight Technologies DDR DDR 02 Keysight DDR メモリのより良いデザイン / テスト - Brochure DDR DDRDDRDDR1 DDR2DDR3DDR4 Low-Power DDR LPDDR1LPDDR2LPDDR3 JEDECJoint Electronic Devices Engineering Council 1 DDR 表 1. DDR

Arria GXデバイスのIEEE (JTAG)バウンダリ・スキャン・テスト

3. Arria GX IEEE 49. (JTAG) AGX523-. PCB PCB Bed-of-nails PCB 98 Joint Test Action Group (JTAG) IEEE Std. 49. (BST) PCB BST 3 3. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin Signal Serial Data

IEEE (JTAG) Boundary-Scan Testing for Stratix II & Stratix II GX Devices

4. Stratix II Stratix II GX IEEE 49. (JTAG) SII529-3. PCB PCB Bed-of-nails PCB 98 Joint Test Action Group (JTAG) IEEE Std. 49. (BST) PCB BST 4-4-. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin

Slide 1

CMOS イメージセンサ向けプローブカードに求められる 信号の高速化と低電源ノイズ要求に対する最近の取り組みについて Minoru Mikami, Electrical Design Engineer Formfactor Inc. SPG Group Agenda 1. Overview 2. CIS(CMOS Image Sensor) Probe Card History 3. MIPI D-PHY

Nios II Flash Programmer ユーザ・ガイド

ver. 8.0 2009 年 4 月 1. はじめに 本資料は Nios II 開発環境においてフラッシュメモリ または EPCS へのプログラミングを行う際の参考マニュアルです このマニュアルでは フラッシュメモリの書き込みの際に最低限必要となる情報を提供し さらに詳しい情報はアルテラ社資料 Nios II Flash Programmer User Guide( ファイル名 :ug_nios2_flash_programmer.pdf)

MINI2440マニュアル

Cortex-M3/LPC1343 USB マイコンボード マニュアル 株式会社日新テクニカ http://www.nissin-tech.com info@nissin-tech.com 2010/2/1 copyright@2010 新バージョン 1 第一章 Cortex-M3/LPC1343 USBマイコンボードの概要...3 第二章 USBブートローダー...4 第三章 RS232 で書き込み...7

PRONETA

PRONETA 操作概要 PROFINET IO デバイスの無償診断ツール シーメンス株式会社デジタルファクトリー事業本部ファクトリーオートメーション部 2015 年 12 月 22 日 目次 ここで紹介している操作は PRONETA バージョン 2.2 を基にしています PRONETA 概要 3 動作環境と起動方法 4 ホーム画面 5 ネットワーク解析画面 6 IOチェック画面 9 設定画面 13

I-jet-1-J

I-jet I-jet ユーザガイド Advanced RISC Machines Ltd ARM コア用 I-jet-1-J 版権事項 2012 IAR Systems AB. IAR Systems AB が事前に書面で同意した場合を除き このドキュメントを複製することはできません このドキュメントに記載するソフトウェアは 正当な権限の範囲内でインストール 使用 およびコピーすることができます

PNopenseminar_2011_開発stack

PROFINET Open Seminar 開発セミナー Software Stack FPGA IP core PROFINET 対応製品の開発 2 ユーザ要求要求は多種多様 複雑な規格の仕様を一から勉強するのはちょっと.. できるだけ短期間で 柔軟なスケジュールで進めたい既存のハードウェアを変更することなく PN を対応させたい将来的な仕様拡張に対してシームレスに統合したい同じハードウェアで複数の

CodeRecorderでカバレッジ

株式会社コンピューテックス Copyright 2016 Computex Co.,Ltd. 2017.11 カバレッジ と 単体テスト カバレッジとは プログラムがどれだけ実行されているかを示す指標です プログラム全体に対して実行された比率をカバレッジ率で表します カバレッジの基準として 一般的にC0 C1が使われております C0カバレッジは 全体のうち何 % が実行されたかで求めます C1カバレッジは

富士通セミコンダクタープレスリリース 2009/05/19

[ デバイス ] 2009 年 5 月 19 日富士通マイクロエレクトロニクス株式会社 世界初!125 動作の SiP 向け低消費電力メモリを新発売 ~ メモリの耐熱性向上により 消費電力の大きな高性能デジタル家電に最適 ~ 富士通マイクロエレクトロニクス株式会社 ( 注 1) は DDR SDRAM インターフェースを持つメモリでは世界で初めて動作温度範囲を 125 まで拡張したコンシューマ FCRAM(

RY_R8C38ボード RY-WRITER基板 自動書き込み・実行解説マニュアル

RY_R8C38 ボード RY-WRITER 基板自動書き込み 実行解説マニュアル 第.0 版 205.04.20 株式会社日立ドキュメントソリューションズ 注意事項 (rev.6.0h) 著作権 本マニュアルに関する著作権は株式会社日立ドキュメントソリューションズに帰属します 本マニュアルは著作権法および 国際著作権条約により保護されています 禁止事項 ユーザーは以下の内容を行うことはできません

SimscapeプラントモデルのFPGAアクセラレーション

Simscape TM プラントモデルの FPGA アクセラレーション MathWorks Japan アプリケーションエンジニアリング部 松本充史 2018 The MathWorks, Inc. 1 アジェンダ ユーザ事例 HILS とは? Simscape の電気系ライブラリ Simscape モデルを FPGA 実装する 2 つのアプローチ Simscape HDL Workflow Advisor

Microsoft PowerPoint - 【最終提出版】 MATLAB_EXPO2014講演資料_ルネサス菅原.pptx

MATLAB/Simulink を使用したモータ制御アプリのモデルベース開発事例 ルネサスエレクトロニクス株式会社 第二ソリューション事業本部産業第一事業部家電ソリューション部 Rev. 1.00 2014 Renesas Electronics Corporation. All rights reserved. IAAS-AA-14-0202-1 目次 1. はじめに 1.1 モデルベース開発とは?

MAX IIデバイスのIEEE （JTAG）バウンダリ・スキャン・テスト

3. MAX II IEEE 49. JTAG MII54-.6 PCB PCB Bed-of-nails PCB 98 Joint Test Action Group JTAG IEEE Std. 49. BST PCB BST 3 3. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin Signal Serial Data Out Core

タイトル

XILINX CPLD XC2C256 開発ボードのマニュアル 株式会社 http://www.csun.co.jp info@csun.co.jp 作成日 2014/8/8 copyright@2014 ホームページ :http://www.csun.co.jp メール :info@csun.co.jp 1 修正履歴 NO バージョン修正内容修正日 1 Ver1.0 新規作成 2014/8/8 この文書の情報は

ACM030R1-MAN-JP-V10.xbd

MAX10 FPGA ボード ACM-030 ユーザーズマニュアル Ver.1.0 ヒューマンデータ 目次 はじめに... 1 ご注意... 1 改訂記録... 2 1. 製品の内容について... 2 2. 開発環境... 2 3. 仕様... 3 4. 製品概要... 4 4.1 各部の名称... 4 4.2 ブロック図... 5 4.3 電源入力... 5 4.4 クロック... 5 4.5

スキル領域 職種 : ソフトウェアデベロップメント スキル領域と SWD 経済産業省, 独立行政法人情報処理推進機構

スキル領域と (8) ソフトウェアデベロップメント スキル領域と SWD-1 2012 経済産業省, 独立行政法人情報処理推進機構 スキル領域 職種 : ソフトウェアデベロップメント スキル領域と SWD-2 2012 経済産業省, 独立行政法人情報処理推進機構 専門分野 ソフトウェアデベロップメントのスキル領域 スキル項目 職種共通スキル 項目 全専門分野 ソフトウェアエンジニアリング Web アプリケーション技術

スライド 1

プリント回路基板の EMC 設計 京都大学大学院工学研究科 松嶋徹 EMC( 電磁的両立性 ): 環境電磁工学 EMC とは? 許容できないような電磁妨害波を, 如何なるものに対しても与えず, かつ, その電磁環境において満足に機能するための, 機器 装置またはシステムの能力 高 Immunity イミュニティ ( 耐性 ) 低 EMI 電磁妨害 EMS 電磁感受性 低 電磁妨害波によって引き起こされる機器

Slide 1

はじめての MicroBoard キット入門 Spartan-6 LX9 MicroBpard キット概要 V1.2 アヴネットジャパン株式会社 内容一覧 MicroBoardキット概要キットに含まれるもの MicroBoardボード概要ボードブロック図 MicroBoard 外観 サイズイメージ MicroBoardインタフェース FPGAの起動方法 ( コンフィギュレーション方法 ) FPGA

Quartus II - デバイスの未使用ピンの状態とその処理

Quartus II はじめてガイド デバイスの未使用ピンの状態とその処理 ver. 9.1 2010 年 6 月 1. はじめに ユーザ回路で使用していないデバイス上のユーザ I/O ピン ( 未使用ユーザ I/O ピン ) は Quartus II でコンパイルすることによりピンごとに属性が確定されます ユーザは 各未使用ユーザ I/O ピンがどのような状態 ( 属性 ) であるかに応じて 基板上で適切な取り扱いをする必要があります

Ｐｏｗｅｒデバッガ（Ｖｅｒｓｉｏｎ１

M2V5 Power Debugger Debug System for Boundary Scan Board バウンダリスキャンの原理 ご注意. このソフトウェアの著作権は 社にあります 2. このソフトウェアおよびマニュアルの一部または全てを無断で使用 複製することはできません 3. ソフトウェアは コンピュータ 台につきセット購入が原則となっております 4. このソフトウェアおよびマニュアルは

PIC の書き込み解説 PICライターを使うときに間違った使い方を見受ける 書き込み失敗の原因は知識不足にある やってはいけないことをしている 単に失敗だけならまだしも部品を壊してしまう 正しい知識を身に着けよう 書き込みに必要なピンと意味 ICSPを意識した回路設計の必要性 ICSP:In Cir

PIC の書き込み解説 PICライターを使うときに間違った使い方を見受ける 書き込み失敗の原因は知識不足にある やってはいけないことをしている 単に失敗だけならまだしも部品を壊してしまう 正しい知識を身に着けよう 書き込みに必要なピンと意味 ICSPを意識した回路設計の必要性 ICSP:In Circuit Serial Programmming 原則論を解説 PIC の種類によって多少異なる 1

__________________

第 1 回シミュレータとモデル第 2 回伝送線路シミュレータ 1. 伝送線路シミュレータ電子機器の動作速度の高速化に伴い 伝送線路シミュレータが多く使われるようになって来ました しかし 伝送線路シミュレータも実に簡単に 間違えた結果 を出力します しかも 電子機器は進歩が急で 信号スピードはどんどん速くなり 伝送線路シミュレータも毎年のように機能アップしたり 精度向上をした 新製品 新バージョンが出てきます

IBIS Quality Framework IBIS モデル品質向上のための枠組み

Quality Framework モデル品質向上のための枠組み EDA 標準 WG 1 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 2 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 3 1. 活動の背景

Microsoft PowerPoint - FTC研究会2007群大共同発表( )F修正.ppt

第 57 回 FTC 研究会 2007/07/21 アナログバウンダリスキャンの 評価計測と応用の検討 群馬大学趙楠 高橋洋介 光野正志 小林春夫 富士通 ( 株 ) 亀山修一 馬場雅之 1 発表内容 Ⅰ. アナログバウンダリスキャンの背景と富士通の取り組み Ⅱ. アナログバウンダリスキャンモジュールの評価 Ⅲ. アナログバウンダリスキャンの応用 Ⅳ. まとめと今後の課題 2 Ⅰ. アナログバウンダリスキャンの

Quartus II はじめてガイド ‐ Device and Pin Options 設定方法

ALTIMA Corp. Quartus II はじめてガイド Device and Pin Options 設定方法 ver.10.0 2010 年 9 月 ELSENA,Inc. Quartus II はじめてガイド Device and Pin Options 設定方法 目次 1. はじめに... 3 2. Device and Pin Options の起動... 3 3. Device and

PowerPoint プレゼンテーション

vsmp Foundation スケーラブル SMP システム スケーラブル SMP システム 製品コンセプト 2U サイズの 8 ソケット SMP サーバ コンパクトな筐体に多くのコアとメモリを実装し SMP システムとして利用可能 スイッチなし構成でのシステム構築によりラックスペースを無駄にしない構成 将来的な拡張性を保証 8 ソケット以上への拡張も可能 2 システム構成例 ベースシステム 2U

過去問セミナーTM

ALTM 過去問題解説 May 22, 2017 JSTQB Technical Committee 委員長谷川聡 Agenda 試験問題の出題について K2 TM-4.4.1 欠陥マネジメント K3 TM-2.7.2 テストマネジメント K4 TM-2.3.3 テストマネジメント 勉強を進めていくにあたって 2 試験問題の出題について 学習の目的 (L.O) に従ってシラバスのそれぞれの課題を試験する

CommCheckerManual_Ver.1.0_.doc

通信チェックツール (CommChecker) 取扱説明書 (Ver.1.0) 2009 ESPEC Corp. 目次 1. 使用条件 4 2. ダウンロード & インストール 5 3. 環境設定 6 3-1.RS-485 通信 6 3-2.RS-232C 通信 7 3-3.GPIB 通信 8 4. ソフトウェアの使用方法 9 4-1. 起動 9 4-2. 通信設定 10 (1)RS485 通信 10

Microsoft Word - 実験4_FPGA実験2_2015

FPGA の実験 Ⅱ 1. 目的 (1)FPGA を用いて組合せ回路や順序回路を設計する方法を理解する (2) スイッチや表示器の動作を理解し 入出力信号を正しく扱う 2. スケジュール項目 FPGAの実験 Ⅱ( その1) FPGAの実験 Ⅱ( その2) FPGAの実験 Ⅱ( その3) FPGAの実験 Ⅱ( その4) FPGAの実験 Ⅱ( その5) FPGAの実験 Ⅱ( その6) FPGAの実験 Ⅱ(

Spectrum Setup 画面が現れます Install Tab の各項目に マウス カーソルを合わせると 項目の詳細説明 が表示されます 通常はデフォルトの選択で問題ありませんが LabVIEW Driver Matlab Driver が必要な場合は 選択します 6. Install sel

NETBOX_ 最初にお読み下さい.docx NETBOX をご評価 ご購入頂きありがとうございます 本ドキュメントは Windows 環境での NETBOX の設置 LAN 接続 ドライバ ソフトウエア (Control Center, SBench6) インストール 動作確認まで順を追って説明する簡易版になります 説明内容は Windows7 環境の画面表示をベースとしておりますが Windows10

デジタル回路入門

Open-It FPGA トレーニングコース ( 初級編 ) 第 9 版 2. 組み合わせ回路入門 2.4. 実習 FPGA への実装 2013 年 5 月 10 日修正 まずは動かしてみましょう!! 詳細内容は明日説明します Open-It FPGA トレーニングコース ( 初級 ) 2 FPGA への実装方法 HDL コード Synthesize 論理合成 4 つの要素へ変換 最適化 ISE Implementation

IAR Embedded Workbench for ARM

I-jet 設定ガイド Rev.1.6 IAR システムズ株式会社 1. I-jetでデバッグするまでのステップ 2. 接続できない (MCUと通信できない) ときの確認 3. ダウンロードできないときの確認 4. 正常にデバッグできないときの確認 5. SWOトレースできないときの確認 6. [ メモリ構成 ] の設定方法 7. EmuDiagの使い方 8. 良くあるエラーメッセージと対処方法 9.

「電子政府推奨暗号の実装」評価報告書

2011 情財第 399 号 情報セキュリティ対策基盤整備事業 電子政府推奨暗号の実装 評価報告書 平成 24 年 12 月 [ 改訂履歴 ] 日付改訂内容 2012 年 12 月 11 日評価報告書初版発行 2012 年 12 月 21 日 2. 評価結果 内のデータを修正 ( 表 1-1 表 1-2 表 2-1 表 2-2 表 3-1 表 3-2 表 4-1 表 4-2 表 5-1 表 5-2

2 取り扱い上の注意 本書では製品を安全にお使いいただくための項目を次のように記載しています 特定しない一般的な注意 警告を示します 感電のおそれがあることを示します 発煙または発火のおそれがあることを示します 本製品を安全にお使いいただくために次の注意事項をお守りください 煙や異臭 異音がしたら使

1 PARTNER-Jet2 用 ARM20 ピン変換アダプタ Cortex10/20 [ 型番 Cortex-DEBUG-ADP] マニュアル (CoreSight 10/20 コネクタ用変換アダプタ ) この度は JTAG 専用デバッガ PARTNER-Jet2 をお買い上げ頂きまして誠に有難うございます PARTNER は 効率的なターゲット システムのデバッグ環境を提供するために京都マイクロコンピュータ株式会社が開発

1 PARTNER-Jet2 用 TRACE ユニット TypeA [ 型番 JET2H-TR38A] ARM 向けマニュアル この度は JTAG 専用デバッガ PARTNER-Jet2 をお買い上げ頂きまして誠に有難うございます PARTNER は 効率的なターゲット システムのデバッグ環境を提供

1 PARTNER-Jet2 用 TRACE ユニット TypeA [ 型番 JET2H-TR38A] ARM 向けマニュアル この度は JTAG 専用デバッガ PARTNER-Jet2 をお買い上げ頂きまして誠に有難うございます PARTNER は 効率的なターゲット システムのデバッグ環境を提供するために京都マイクロコンピュータ株式会社が開発 製造 販売している製品であり たいへん有 用なツールとして長く使用していただけるものと確信いたします

機能検証トレーニング コース一覧

機能検証トレーニング コース一覧 日本シノプシス合同会社 2016.03 トレーニング コース一覧 VCS/DVE 基本コース VCS-NLP/VC LP 基本コース VC Verification IP AXI 基本コース (UVM 版 ) VC Verification IP USB 基本コース (UVM 版 ) Verdi 3 基本コース SpyGlass Lint コース SpyGlass

ADZBT1 Hardware User Manual Hardware User Manual Version 1.0 1/13 アドバンスデザインテクノロジー株式会社

Hardware User Manual Version 1.0 1/13 アドバンスデザインテクノロジー株式会社 Revision History Version Date Comment 1.0 2019/4/25 新規作成 2/13 アドバンスデザインテクノロジー株式会社 目次 1 Overview... 4 2 Block Diagram... 5 3 機能説明... 6 3.1 Power

TXZ Family Reference Manual BSC-A

32 ビット RISC マイクロコントローラ TXZ ファミリ リファレンスマニュアル バウンダリスキャン (BSC-A) Revision 1.2 2017-07 2017-07-14 1 / 19 Rev. 1.2 2017 Toshiba Electronic Devices & Storage Corporation 目次 序章... 4 関連するリファレンスマニュアル... 4 表記規約...

スライド 1

SoC -SWG ATE -SWG 2004 2005 1 SEAJ 2 VLSI 3 How can we improve manageability of the divergence between validation and manufacturing equipment? What is the cost and capability optimal SOC test approach?

新技術説明会　様式例

1 ロボットへの FPGA 導入を 容易化する コンポーネント技術 宇都宮大学大学院工学研究科情報システム科学専攻助教大川猛 2 従来技術とその問題点 FPGA(Field Programmable Gate Array) は 任意のディジタル論理回路をプログラム可能な LSI ソフトウェアでは時間がかかる画像認識処理等を ハードウェア化して 高速化 低消費電力化可能 問題点 FPGA 上の回路設計が難しい

オンボード・フラッシュ・プログラマ FP-10技術資料

2019-02-28 本資料は以下の内容で構成されています オンボード フラッシュ プログラマ FP-10 技術資料 ( 第 13 版 ) FP-10 を使用する前に参照していただく資料です FP-10 ユーザーズ マニュアル ( 第 59 版 ) - 抜粋版 ( ) FP-10 側ターゲット インターフェース仕様について記載されています FP-10 ユーザーズ マニュアルより 第 7 章ターゲット

富士通PRIMERGYサーバ/ETERNUSストレージとXsigo VP560/VP780の接続検証

富士通 PRIMERGY サーバ /ETERNUS ストレージと Xsigo VP560/VP780 の接続検証 2011 年 10 月 6 日 謝辞 このたび シーゴシステムズ I/O 仮想化コントローラとの接続検証試験にあたり 富士通検証センター ( 東京浜松町 ) 本検証関係者の皆様のご協力により 相互接続の確認を行うことができました 検証およびその準備にあたり ご協力いただきましたことを大変感謝申し上げます

ｉＣＬＲ

RF24N1D-05-TK 無線モジュール簡易評価キット 取扱説明書 第 1.02 版 2014 年 05 月 01 日 株式会社 TOUA 1/10 目次 1. はじめに... 3 1.1. 無線モジュール簡易評価キットの概要... 3 1.2. 免責事項... 3 2. 無線モジュール簡易評価キットの構成... 3 3. 評価ボードの説明... 4 4. 事前準備... 5 5. 評価キットの実機動作...

Quartus II はじめてガイド - デバイス・プログラミング方法

- Quartus II はじめてガイド - デバイス プログラミング方法 ver. 9.1 2010 年 1 月 1. はじめに この資料では Quartus II の Programmer の操作方法を紹介しています Programmer を使用し デバイスにプログラミング ( デバイスへの書き込み ) を行います アルテラのデバイスへデータを書き込むときには プログラミング ハードウェアを使用します

CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続

CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを

Microsoft Word - PIC-USBマイコンボード_v1-02＠WEB公開用資料.docx

PIC-USB マイコンボード C 言語による PIC プログラミング入門 ( 浅川毅著 ) にて使用しているマイコンボードです プログラム ファームウェア 基板単体 パーツ類 URL1 より全てダウンロード可能 URL2 より購入可能 URL2 または電子パーツ店より購入可能 URL1 ソースファイルほか http://www.tdupress.jp/download/robot-mpu/isbn978-4-501-55350-0-2.html

プログラマブル論理デバイス

第 8 章プログラマブル論理デバイス 大阪大学大学院情報科学研究科今井正治 E-mail: imai@ist.osaka-u.ac.jp http://www-ise.ist.osaka-u.ac.jp/~imai/ 26/2/5 26, Masaharu Imai 講義内容 PLDとは何か PLA FPGA Gate Arra 26/2/5 26, Masaharu Imai 2 PLD とは何か

Photo Sensor – 적외선 센서

USB シリアル変換モジュールマニュアル (Model:AD-USBSERIAL) 改訂日 :2013 年 04 月 18 日 1 USB シリアル変換モジュール (AD-USBSERIAL) 紹介 USBで仮想シリアルポートを作成し シリアル通信をおこないます TTL or CMOS Level(5V or 3.3V), RS-232C Level(±12V) 信号をサポート TTL or CMOS

Stratix IIデバイス・ハンドブック Volume 1

3. & SII51003-4.0 IEEE Std. 1149.1 JTAG Stratix II IEEE Std. 1149.1 JTAG BST JTAG Stratix II Quartus II Jam.jam Jam Byte-Code.jbc JTAG Stratix II JTAG BST IOE I/O JTAG CONFIG_IO I/O Stratix II JTAG Stratix

本ドキュメントについて 的 STM32(Cortex-M) マイコンには 性能なデバッグモジュール (CoreSight) が搭載されています 従来の printf デバッグとは 較にならないほど 効率の いデバッグを実現するための JTAG ICE(In Circuit Emulator) と 基

STM32 デバッグのための ICE コネクタガイド 2015/4/15 IAR Systems K.K. 本ドキュメントについて 的 STM32(Cortex-M) マイコンには 性能なデバッグモジュール (CoreSight) が搭載されています 従来の printf デバッグとは 較にならないほど 効率の いデバッグを実現するための JTAG ICE(In Circuit Emulator)

Microsoft Word - XPC4ソフトマニュアル.doc

< XPC-4 映像ツール 簡易マニュアル> お試し版 Ver1.0 XPC-4 に USB ケーブルを接続する際の注意事項 ファームウェア アップデートの作業 もしくは XPC-4 映像ツール を使用するときは USB2.0 に対応した USB ケーブル (Type A[ オス ]-Type B[ オス ]) が 1 本必要です USB ケーブルはパソコンの OS(Windows) が完全に起動してから

概要

CHAPTER この章では PA-B-U 同期シリアルポートアダプタについて説明します 内容は 次のとおりです ポートアダプタの (p.-) LED(p.-) ケーブルおよびピン割り当て (p.-) サポート対象プラットフォームでのポートアダプタのスロット位置 (p.-) インターフェイスアドレスの識別 (p.-7) OL---J - ETHERNET-BFL 6 ポートアダプタの 第 章 ポートアダプタの

ポート拡張オプション(10GBASE-T×2)

ポート拡張オプション (10GBASE-T 2) 更新日 2017 年 01 月 PY-LA3A2U2 ポート拡張オプション (10GBASE-T 2) PYBLA3A2U2 ポート拡張オプション (10GBASE-T 2) [ カスタムメイド対応 ] 1. 概要本製品は RX2530 M2 / RX2540 M2 / RX2560 M2 / TX2560 M2, RX2530 M1 / RX2540

日経ビジネス Center 2

Software Engineering Center Information-technology Promotion Agency, Japan ソフトウェアの品質向上のために 仕様を厳密に 独立行政法人情報処理推進機構 ソフトウェア エンジニアリング センター 調査役新谷勝利 Center 1 日経ビジネス 2012.4.16 Center 2 SW 開発ライフサイクルの調査統計データ ソフトウェア産業の実態把握に関する調査

観測波形 赤いエリアに波形が入り込まなければ規格を満足しています.5mではより厳しいTP2の規格でも満足しています.5mケーブル使用時 TP2規格 TP3規格 -.1-5mケーブル使用時 2

2 1 2 2 224 48 7 11 15 12 2 2 48 21 1 4 IEEE1394 USB1.1 USB2. 1 2 1.5 12 1.5 12 (Low speed) (Full speed) 4 48 (High speed) 5 5 * 29 年には USB3. がリリースされる予定で 5Gbps の SuperSpeed が追加される 224 4824 TP4 TP3 TP2

プロダクトガイド・表1

ystem S o l u t i o n s Storage Solutions HP Solutions e-business Solutions Mechanical Computer-Aided Design Authoring Software to Create Better Product Documentation Contents Secure File Transfer Solution

Microsoft PowerPoint - DIX9211_Mega8_R24.pptx

Soft Mode コントローラ 説明書(Rev.2.4) 2011-2012 mi-take System72 soft mode DAI/DAC用 Soft Mode 制御基板 DIX基板 この度は Soft Mode 制御基板 & DAI基板セットをお買い上げ頂きありがとうございます 組み立て前に 本説明書をご一読いただきますようお願いいたします DIX基板 Soft Mode 制御基板 ケーブルやソケット,LED等の色が写真と異なる場合があります

PowerPoint プレゼンテーション

Oracle GRID Center Flash SSD + 最新ストレージと Oracle Database で実現するデータベース統合の新しい形 2011 年 2 月 23 日日本オラクル Grid Center エンジニア岩本知博 進化し続けるストレージ関連技術 高速ストレージネットワークの多様化 低価格化 10GbE FCoE 8Gb FC ディスクドライブの多様化および大容量 / 低価格化

デジタル回路入門

Open-It FPGA トレーニングコース ( 初級編 ) 第 9 版 2. 組み合わせ回路入門 2.2. 実習 Verilog-HDL 記述 2013 年 5 月 10 日修正 デジタル回路の構成要素 O=A&B; O=~I; INV O=A B; 全てのデジタル回路はこの 4 つの要素 ( 回路 ) のみで構成されている 4 要素の HDL 記述を知っていれば最低限の知識としては十分 2 HDL:

TRQerS - Introduction

TRQerS 導入概要 横河ディジタルコンピュータ株式会社エンベデッドソリューション事業本部サポート部 (ESC-APN-035-02 Dec,25,2015) 1 システムマクロトレースの特徴 製品構成と導入フロー 2 システムマクロトレースの特徴 システムマクロトレース printf ログ出力の発展形 (printf より高速 文字列 / タグ情報 / タスク遷移 / 関数遷移 ) ハードウェアインターフェース

PowerPoint プレゼンテーション

Dell PowerEdge C6320 スケーラブルサーバアプライアンス 仮想化アプライアンスサーバ 最新のプロセッサを搭載したサーバプラットフォーム vsmp Foundation によるサーバ仮想化と統合化の適用 システムはセットアップを完了した状態でご提供 基本構成ではバックプレーン用のスイッチなどが不要 各ノード間を直接接続 冗長性の高いバックプレーン構成 利用するサーバプラットフォームは

FMC 対応 USB3.0-IP デモ基板取扱い説明書 [ Ver2.0J] AB07-USB3FMC(2.5V 版 )/AB07-USB3FMC-1.8VIF(1.8V 版 ) はじめにこの度は FMC 対応 USB3.0-IP デモ基板 [ 型番 :AB07-USB3FMC(2.5V 版 ) /

FMC 対応 USB3.0-IP デモ基板取扱い説明書 [ Ver2.0J] AB07-USB3FMC(2.5V 版 )/AB07-USB3FMC-1.8VIF(1.8V 版 ) はじめにこの度は FMC 対応 USB3.0-IP デモ基板 [ 型番 :AB07-USB3FMC(2.5V 版 ) / AB07-USB3FMC-1.8VIF(1.8V 版 )] ( 以下 デモ基板と略します ) をご採用頂き誠にありがとうございます

Microsoft PowerPoint - 10-Good-Arguments-for-PB-T5-V1-1_J.pptx

PROFIBUS DIAGNOSIS Softing 社 PROFIBUS Tester 5 をお勧めする 10 の理由 NEW Profibus Tester 5 PROFIBUS troubleshooting has never been so easy! 内容 1. スタンドアロンモード PC 無しでネットワークを迅速に解析 2. ケーブルテスト たった3つのステップでPROFIBUSケーブルの簡単テストが可能

2 台の4K ディスプレイを60Hz の解像度で接続 Thunderbolt 3 は 40Gbps という前例のないスループット により これまで不可能だったノートパソコン単一ポートからの デュアル 4K(60Hz) 対応を実現 2 台の別々のモニタに高解 像度ビデオを出力します リソース要件が非常

Thunderbolt 3-2 ポートDisplayPort 変換アダプタ 4K/60Hz MacとWindows に対応 Product ID: TB32DP2T Thunderbolt 3 対応デュアル4Kアダプタ Windows またはMacコンピュータのThunderbolt 3ポート (USB-C )1 口に2 台の4K/60Hz DisplayPort モニタを接続します または 2 本のDPケーブルを使用し

Microsoft Word - TC4013BP_BF_J_P9_060601_.doc

東芝 CMOS デジタル集積回路シリコンモノリシック TC4013BP,TC4013BF TC4013BP/TC4013BF Dual D-Type Flip Flop は 2 回路の独立な D タイプ フリップフロップです DATA 入力に加えられた入力レベルはクロックパルスの立ち上がりで Q および Q 出力に伝送されます SET 入力を H RESET 入力を L にすると Q 出力は H Q

SVI-06ハードウェア仕様書

HDMI モニタ出力ボード SVM-03 ハードウェア仕様書 Rev.2.0 株式会社ネットビジョン 改訂履歴 版数日付内容担当 1.0 2014/01/24 初版 ( 新規作成 ) 工藤 1.1 2014/02/26 ディップ スイッチ SW2 詳細設定を別途付録として分離 工藤 自動中央切出しと自動黒枠付加中央表示の章を追加 1.2 2014/06/13 注意事項を変更 柏木 1.3 2014/06/18

Microsoft PowerPoint - Renesas_AdvancedPPmL(2010_11_11_rev).ppt [互換モード]

Agilent EEsof 3D EM Application series 高速差動伝送ライン Advaced PPmL の評価 アジレント テクノロジー第 3 営業統括部 EDA アプリケーション エンジニアリング Page 1 アプリケーション概要 高速差動伝送路の特性評価 伝送レートの高速化に伴い 分布定数の考え方による伝送線路特性の評価が重要となると共に 伝送線路の高密度伝送線路の高密度化により

8051 개발보드 메뉴얼

ㄴㄴㄴ標準 U-STYLE ボード (Model:DM-USTYLE V1.0 ) マニュアル 改訂日 : 2015 年 11 月 24 日 1. Arduino At Heartプロトタイプ標準 U STYLEボード (DM-USTYLE V1.0) のご紹介 アドゥイノウノブートローダが書き込んだATMEGA328P-PUを使用 Arduino At Heart( ) プロトタイプのボードの互換コネクタと

統合開発環境CubeSuite+ V へのバージョンアップのお知らせ

ツールニュース RENESAS TOOL NEWS 2014 年 03 月 24 日 : 140324/tn1 統合開発環境 CubeSuite+ V2.02.00 への バージョンアップのお知らせ 統合開発環境 CubeSuite+ を V2.01.00 から V2.02.00 へバージョンアップしました 1. アップデート対象バージョン CubeSuite+ 共通部分 V1.00.00~V1.03.00