Slide 1

Size: px

Start display at page:

Download "Slide 1"

ふじよしらぶり
4 years ago
Views:

2 CMOS イメージセンサ向けプローブカードに求められる信号の高速化と低電源ノイズ要求に対する最近の取り組みについて Minoru Mikami, Electrical Design Engineer Formfactor Inc. SPG Group

3 Agenda 1. Overview 2. CIS(CMOS Image Sensor) Probe Card History 3. MIPI D-PHY / C-PHY 4. D-PHY High Speed Probe Card Experience 5. Signal Integrity to Power Integrity 6. Power Integrity Simulation 7. Future Improvement Probe Card to Test System 3

4 Overview FormFactor では CMOS イメージセンサー (CIS) 用プローブカードに 2006 年から取り組んでおりますこれまで CIS の進化に合わせてプローブカードも進化させてきました近い将来ウエハーテストにおいて CIS の伝送規格 D-PHY から C-PHY へと変換されようとしていますそれに向けたフォームファクターでの取り組みについてご説明いたします 4

5 フォームファクター CIS 用プローブカード概要 Wafer Side Stiffener X-sectional Image Light source PCB Largest hole opening Tester Side Stiffener PH Probe Head MEMS Springs MEMS Springs on Window MLC(Multi Layer Ceramics) & PCB 5

6 CIS(CMOS Image Sensor) Probe Card History FFI MEMS CIS Probe Card since CIS Wafer Test Parallel I/O. ~100MHz D-PHY 800Mbps 1.2Gbps 2.4Gbps, C-PHY 5.7Gbps CIS Resolution 1.3Mp 3Mp 8Mp 12Mp 16Mp 20Mp CIS ウエハーテストでは伝送規格の変更時に重複する期間があり異なるプローブカードの仕様が要求されました今回の伝送規格の変更でも最終製品は C-PHY のデバイスがウエハーテストでは D-PHY でテストされています C-PHY でのウエハーテストに向けてプローブカード製作での準備を進めています 6

7 MIPI 規格概要 MIPI 規格は標準化規格団体 MIPI Alliance が策定した携帯機器内のデータ伝送規格で D-PHY, M-PHY, C-PHY の 3 つの伝送規格があり現在一般的に CIS で使用されているのは D-PHY から C-PHY へ移行されてきています今回は CIS で使われている D-PHY と C-PHY について簡単に説明いたします 7

8 D-PHY の信号伝送クロック1レーンとデータレーン (1~4) で1レーンは2 本の信号線で構成されています各レーンは下図のような差動信号が適応されています 1レーン当たり最大 2.5Gbpsに対応しています 1UI Clock データーレーン 1 データーレーン 2 MIPI 信号基本周波数 = ビットレート (bps) (2 x 伝送効率 ) D-PHY の伝送効率は 1bit/UI (Unit Interval) 3Gbps では 1.5GHz 8

Strong 0, Weak 0 という 4 つの値をもちます 1 レーン当たり最大 5.7Gbps に対応しています伝送効率は 16/7(2.

9 C-PHY の信号伝送 Embedded clock を採用したことによりクロックレーンが無く複数のデータレーンのみで 1 レーンは 3 本の信号線 (Line A, Line B, Line C) で構成されています信号は下図のように High, Middle, Low の 3 つの値を持ち A,B,C はそれぞれ異なる値となります受信側は A-B, B-C, C-A の差動信号をつくりますまた Strong 1, Weak 1, Strong 0, Weak 0 という 4 つの値をもちます 1 レーン当たり最大 5.7Gbps に対応しています伝送効率は 16/7(2.28)bit/UI 受信側送信信号受信信号 ( 変換後 ) High-Low=Strong 1 High-Middle =Weak1 Middle-High = Weak 0 Middle-Low = Weak 1 Low-High = Strong 0 Low-Middle= Weak 0 9

10 D-PHY High Speed Probe Card Experience 1 Performance Board Larger Diameter Lens Light Source POGO Lens Module PCB Probe Head Longer Trace Length Large Loss Require Low Loss Technology Larger Hole (PCB, Probe Head) 10

CISの高速テストに必要な様々な改善設計手法配線の最適化インピーダンスコントロール MIPI

11 D-PHY High Speed Probe Card Experience 2 Variety of Improvements implemented on D-PHY CIS Probe Card CISの高速テストに必要な様々な改善設計手法配線の最適化インピーダンスコントロール MIPI 信号線の配線管理部材セラミック基板 PCBA インターポーザーの最適化 D-PHY 規格での 3.0Gbps に対応可能なプローブカードになっております 11

12 Signal Integrity to Power Integrity CIS 用プローブカードでは信号品質 (Signal Integrity/SI) に加えて電源品質 (Power Integrity/PI) の要求が強くなってきています背景としてはハイスピード化ピクセルピッチの狭小化ダイナミックレンジの増大デバイスのノイズ対策の進化テスト項目の多様化 CIS 用プローブカード内での電源品質を向上する工夫を取り入れています 12

13 Power Integrity Simulation PIの改善に向けて - プローブカードの現実的な集中定数回路のモデル化 - 3 次元要素解析などシミュレーションも進化させています 13

14 Power Integrity Improvement 1 例 1 電源インピーダンスの特定ピーク解消例 2 ベースラインインピーダンスの低減プローブカードの設計における様々な要素の最適化で PI の改善を行っています 14

15 PI Measurement and Correlation with Simulation PI の測定技術の確立とシミュレーションとの相関一般的にはシミュレーションの結果と実測値には必ず差異が生じますプローブカードの電源特性の実測定も行い相関を取るようにもしています 15

16 PI Simulation to Design Feedback Cycle 要求される電源特性がより高度になると設計変更と PI シミュレーションの繰り返しが発生することにつながりますそれを回避するために様々な活動を行っていますシミュレーションモデリングの精度向上 PI に影響するパラメータの蓄積バイパスコンデンサの種類配置取り回し電源ラインの取り回し面積優先順位電源ライングランド層の関係 MLC PCBでの改善 Customer Data Design Modification PI Simulation 問題発生した場合のサイクルタイム低減活動 16

17 Future Improvement Probe Card to Test System これまではお客様とプローブカード単体での改善活動が主でしたこれからはテスタープローバープローブカードのシステムとしての改善が要求される状況が予想されますその際はご協力をよろしくお願いいたします Tester Probe Card Prober 17

18 Thank You! For questions, please contact: Minoru Mikami Formfactor Inc. 18

IBIS Quality Framework IBIS モデル品質向上のための枠組み

IBIS Quality Framework IBIS モデル品質向上のための枠組み Quality Framework モデル品質向上のための枠組み EDA 標準 WG 1 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 2 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 3 1. 活動の背景