dsPIC33F/PIC24H

Size: px
Start display at page:

Download "dsPIC33F/PIC24H"

Transcription

1 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 53. 割り込み ( パート VI) ハイライト 本セクションには以下の主要項目を記載しています 53.1 はじめに ノンマスカブルトラップ 割り込み処理タイミング 割り込み制御 / ステータスレジスタ 割り込みの設定手順 レジスタマップ 設計のヒント 関連アプリケーションノート 改訂履歴 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p. 53-1

2 dspic33f/pic24h ファミリリファレンスマニュアル 53.1 はじめに このデータシートには 以下のデバイスに固有の情報が記載されています dspic33fj16gp101 dspic33fj16gp102 dspic33fj16mc101 dspic33fj16mc102 dspic33f/pic24h の割り込みコントローラモジュールは 多数の周辺モジュールの割り込み要求信号を dspic33f/pic24h CPU への 1 つの割り込み要求信号に集約します このモジュールには以下のような特長があります 最大 8 個のプロセッサ例外とソフトウェアトラップ ユーザ選択可能な 7 レベルの優先度 最大 126 個のベクタを持つ割り込みベクタテーブル (IVT) 割り込みまたは例外要因の各々に一意のベクタ ユーザ指定優先度内で固定された優先度 デバッグをサポートする代替割り込みベクタテーブル (AIVT) 固定された割り込みエントリとリターンレイテンシ 割り込みベクタテーブル 図 53-1 に示すように 割り込みベクタテーブル (IVT) はプログラムメモリの 0x から始まります IVT は 8 個のノンマスカブルトラップベクタと最大 118 個の割り込み要因からなる 126 個のベクタを格納します 通常 各割り込み要因には固有のベクタが割り当てられます 各割り込みベクタは 24 ビット幅のアドレスを格納します 各割り込みベクタ位置へ書き込まれた値は 対応する割り込みサービスルーチン (ISR) の開始アドレスを指します 代替割り込みベクタテーブル 代替割り込みベクタテーブル (AIVT) は IVT の直後に配置されます ( 図 53-1 参照 ) AIVT へアクセスするには 割り込み制御レジスタ 2 (INTCON2<15>) の代替割り込みベクタテーブルイネーブルビット (ALTIVT) を使います ALTIVT ビットをセットすると 全ての割り込みと例外の処理は既定値ベクタの代わりに代替ベクタを使用します 代替ベクタは既定値ベクタと同様に配置されます AIVT は 割り込みベクタを書き換えずにアプリケーションとサポート環境間の切り換えを可能にする事によって エミュレーションとデバッグをサポートします この機能を使用すると 複数の異なるソフトウェアアルゴリズムを評価するために 実行中にアプリケーションを切り換える事もできます AIVT を使用しない場合 IVT で使用するアドレスと同じアドレスを AIVT へ書き込む必要があります リセットシーケンス 割り込みコントローラはリセット処理には関与しないため デバイスリセットは厳密には例外処理ではありません dspic33f/pic24h は リセット時にレジスタをクリアしてプログラムカウンタ (PC) を強制的にゼロに設定した後に 0x からプログラムの実行を開始します ユーザアプリケーションは このリセットアドレスに GOTO 命令を書き込む事によって プログラムの実行を適当な起動ルーチンへリダイレクトできます Note: IVT および AIVT 内の未実装または未使用ベクタ位置には RESET 命令を含む既定値の割り込みハンドラルーチンのアドレスを書き込む必要があります DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

3 セクション 53. 割り込み ( パート VI) 図 53-1: 割り込みベクタテーブル Decreasing Natural Order Priority IVT AIVT Reset GOTO Instruction 0x Reset GOTO Address 0x Reserved 0x Oscillator Fail Trap Vector : Address Error Trap Vector : Stack Error Trap Vector : Math Error Trap Vector : Reserved : Reserved : Reserved : Interrupt Vector 0 0x Interrupt Vector 1 : ~ : ~ : ~ : Interrupt Vector 52 0x00007C Interrupt Vector 53 0x00007E Interrupt Vector 54 0x ~ ~ ~ Interrupt Vector 116 0x0000FC Interrupt Vector 117 0x0000FE Reserved 0x Reserved 0x Reserved : Oscillator Fail Trap Vector : Address Error Trap Vector : Stack Error Trap Vector : Math Error Trap Vector : Reserved : Reserved : Reserved : Interrupt Vector 0 0x Interrupt Vector 1 : ~ : ~ : ~ : Interrupt Vector 52 0x00017C Interrupt Vector 53 0x00017E Interrupt Vector 54 0x ~ : ~ : ~ : Interrupt Vector 116 : Interrupt Vector 117 0x0001FE Start of Code 0x See Table 29-1 for Interrupt Vector details 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p. 53-3

4 dspic33f/pic24h ファミリリファレンスマニュアル 表 53-1: 割り込みベクタ ベクタ番号 IVT アドレス AIVT アドレス 割り込み要因 0 0x x 予約済み 1 0x x オシレータ障害 2 0x x アドレスエラー 3 0x00000A 0x00010A スタックエラー 4 0x00000C 0x00010C 算術エラー 5 0x00000E 0x00010E 予約済み 6 0x x 予約済み 7 0x x 予約済み 8 0x x INT0 外部割り込み 0 9 0x x IC1 入力コンペア x x OC1 出力コンペア x00001A 0x00011A T1 Timer1 12 0x00001C 0x00011C 予約済み 13 0x00001E 0x00011E IC2 入力キャプチャ x x OC2 出力コンペア x x T2 Timer2 16 0x x T3 Timer3 17 0x x SPI1E SPI1 エラー 18 0x x SPI1 SPI1 転送完了 19 0x00002A 0x00012A U1RX UART1 受信 20 0x00002C 0x00012C U1TX UART1 送信 21 0x00002E 0x00012E AD1 ADC1 変換完了 22 0x x 予約済み 23 0x x 予約済み 24 0x x SI2C1 I2C1 スレーブイベント 25 0x x MI2C1 I2C1 マスタイベント 26 0x x CMP コンパレータ割り込み 27 0x00003A 0x00013A CN 状態変化通知割り込み 28 0x00003C 0x00013C INT1 外部割り込み x00003E 0x00013E 予約済み 30 0x x 予約済み 31 0x x 予約済み 32 0x x 予約済み 33 0x x 予約済み 34 0x x 予約済み 35 0x00004A 0x00014A 予約済み 36 0x00004C 0x00014C 予約済み 37 0x00004E 0x00014E INT2 外部割り込み x x 予約済み 39 0x x 予約済み 40 0x x 予約済み 41 0x x 予約済み 42 0x x 予約済み 43 0x00005A 0x00015A 予約済み 44 0x00005C 0x00015C 予約済み 45 0x00005E 0x00015E IC3 - 入力キャプチャ x x 予約済み 47 0x x 予約済み DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

5 セクション 53. 割り込み ( パート VI) 表 53-1: 割り込みベクタ ( 続き ) ベクタ番号 IVT アドレス AIVT アドレス割り込み要因 48 0x x 予約済み 49 0x x 予約済み 50 0x x 予約済み 51 0x00006A 0x00016A 予約済み 52 0x00006C 0x00016C 予約済み 53 0x00006E 0x00016E 予約済み 54 0x x 予約済み 55 0x x 予約済み 56 0x x 予約済み 57 0x x 予約済み 58 0x x 予約済み 59 0x00007A 0x00017A 予約済み 60 0x00007C 0x00017C 予約済み 61 0x00007E 0x00017E 予約済み 62 0x x 予約済み 63 0x x 予約済み 64 0x x 予約済み 65 0x x PWM1 PWM1 周期一致 66 0x x 予約済み 67 0x00008A 0x00018A 予約済み 68 0x00008C 0x00018C 予約済み 69 0x00008E 0x00018E 予約済み 70 0x x RTCC リアルタイムクロック / カレンダ 71 0x x FLTA1 PWM1 フォルト A 72 0x x 予約済み 73 0x x U1E UART1 エラー 74 0x x 予約済み 75 0x00009A 0x00019A 予約済み 76 0x00009C 0x00019C 予約済み 77 0x00009E 0x00019E 予約済み 78 0x0000A0 0x0001A0 予約済み 79 0x0000A2 0x0001A2 予約済み 80 0x0000A4 0x0001A4 予約済み 81 0x0000A6 0x0001A6 予約済み 82 0x0000A8 0x0001A8 予約済み 83 0x0000AA 0x0001AA 予約済み 84 0x0000AC 0x0001AC 予約済み 85 0x0000AE 0x0001AE CTMU 充電時間計測ユニット x0000B0-0x0000FE 0x0001B0-0x0001FE 予約済み 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p. 53-5

6 dspic33f/pic24h ファミリリファレンスマニュアル CPU 優先度ステータス CPU は 16 段階の優先度 (0 ~ 15) で動作できます 例外処理を起動するには 割り込みまたはトラップ要因の優先度がその時点の CPU 優先度より高い必要があります 周辺モジュール割り込み要因と外部割り込み要因は 優先度 0 ~ 7 に設定できます CPU 優先度 8 ~ 15 は トラップ要因向けに予約されています トラップとは ハードウェアとソフトウェアの障害検出を目的とするノンマスカブル割り込み要因です (53.2 ノンマスカブルトラップ 参照 ) 各トラップ要因の優先度は固定されており 1 つの優先度には 1 つのトラップだけが割り当てられます 優先度 0 に設定された割り込み要因は CPU 優先度よりも高くなる事がないため 実質的に無効化されます CPU の現在の優先度は 下記のステータスビットにより示されます CPU ステータスレジスタ (SR<7:5>) の CPU 割り込み優先度 (IPL<2:0>) ステータスビット コア制御 (CORCON<3>) レジスタの CPU 割り込み優先度 3 (IPL3) ステータスビット IPL<2:0> ステータスビットは読み書き可能です 従ってユーザアプリケーションは これらのビットで CPU 優先度を変更する事によって 一定の優先度未満の割り込み要因を無効にできます 例えば IPL<2:0> = 011 に設定した場合 優先度 0 ~ 3 に設定されたいずれの要因も CPU に対して割り込む事はできません トラップイベントは 全てのユーザ割り込み要因よりも高い優先度を持ちます IPL3 ビットがセットされている場合 トラップイベントが発生中です ユーザアプリケーションは IPL3 ビットをクリアできますが セットする事はできません アプリケーションによっては トラップ発生時に IPL3 ビットをクリアして トラップの原因となった命令の直後の命令とは異なる命令に分岐させる必要があります IPL<2:0> = 111 に設定する事により 全てのユーザ割り込み要因を無効にできます Note: 割り込みのネスティングを無効にした場合 IPL<2:0> ビットは読み出し専用となります 詳細は 割り込みのネスティング を参照してください 割り込み優先度 周辺モジュールの割り込み要因には 7 段階の優先度のいずれか 1 つを割り当てる事ができます ユーザアプリケーションから割り当てる事ができる各割り込みの優先度制御ビットは IPCx レジスタの各ニブルの下位 3 ビットに格納されます 各ニブルの bit 3 は未実装であり 0 として読み出されます これらのビットは各割り込みの優先度を定義します 割り当て可能な優先度は 1 ( 最低優先度 ) ~ 7 ( 最高優先度 ) です ある割り込み要因に対応する IPC ビットを全てクリアすると その割り込み要因は実質的に無効になります Note: 実行中に割り込み優先度の設定を変更する場合 アプリケーションプログラムは変更動作中の割り込みを無効にする必要があります 割り込みを無効にしないと予期せぬ結果が生じる可能性があります 複数の割り込み要求に対して同一の優先度を割り当てる事ができます 同じユーザ割り当て優先度を持つ複数の割り込み間の競合を解消するために 各割り込み要因には IVT 内の並び順に基づく自然順序優先度が割り当てられています 表 53-1 に IVT 内の各割り込み要因の配置を示します 番号が若い割り込みベクタほど高い自然順序優先度を持ちます 保留中の割り込み要因の総合優先度は まずユーザアプリケーションが IPCx レジスタで割り当てた優先度に従い これが同一である場合には IVT 内の自然順序優先度に従って決まります 自然順序優先度は 同一のユーザアプリケーション割り当て優先度を持つ複数の割り込みが同時に保留状態にある場合にのみ それらの競合を回避するために使用されます 優先度の競合が解消して例外処理が開始した後では これより高いユーザアプリケーション割り当て優先度を持つ割り込み要因だけが CPU に対して割り込む事ができます すなわち 例外処理実行中に 同一ユーザアプリケーション割り当て優先度を持ち自然順序優先度がより高い割り込みが新たに要求されても それらは実行中の例外処理が完了するまで全て保留されます DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

7 セクション 53. 割り込み ( パート VI) 各例外要因に対して 7 つの割り当て優先度のいずれかを設定する事により ユーザアプリケーションは自然順序優先度の低い割り込みに非常に高い総合優先度を持たせる事ができます 例えば Timer2 に優先度 7 を設定し 外部割り込み 0 (INT0) に優先度 1 を設定すれば INT0 の優先度を実質的に非常に低くする事ができます Note: dspic33f/pic24h の IVT 内で使用可能な周辺モジュールと割り込み要因はデバイスごとに異なります 本書では dspic33f/pic24h ファミリの全デバイスを包括した全ての割り込み要因を記載しています 詳細は各デバイスのデータシートを参照してください 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p. 53-7

8 dspic33f/pic24h ファミリリファレンスマニュアル 53.2 ノンマスカブルトラップ トラップはノンマスカブルでネスト可能な割り込みです トラップの優先度は固定されています トラップを使用すると アプリケーションのデバッグ中と稼働中の異常動作を修正できます ユーザアプリケーションにおいてトラップエラー条件を修正する必要がない場合 トラップベクタにデバイスリセット用ソフトウェアルーチンのアドレスを書き込んでおく必要があります トラップエラーを修正する場合 ユーザアプリケーションで トラップ条件修正用サービスルーチンのアドレスをトラップベクタに書き込みます dspic33f/pic24h には 以下の 4 つのノンマスカブルトラップ要因が実装されています オシレータ障害トラップ スタックエラートラップ アドレスエラートラップ 算術エラートラップ多くのトラップ条件では トラップを引き起こした命令の実行が完了してから例外処理が開始します 従って ユーザアプリケーションはトラップを引き起こした命令動作の修正が必要です 各トラップ要因は IVT 内の位置によって決まる固定の優先度を持ちます オシレータ障害トラップが最高の優先度を持ち 算術エラートラップが最低の優先度を持ちます ( 図 53-1 参照 ) さらに トラップ要因は ハード トラップと ソフト トラップの 2 つに分類されます ソフトトラップ 算術エラートラップ ( 優先度 11) とスタックエラートラップ ( 優先度 12) はソフトトラップ要因に分類されます ソフトトラップは IVT 内の順位によって優先度が決まるノンマスカブル割り込み要因と同様に扱う事ができます ソフトトラップは割り込みと同様に処理され 例外処理の前に検出と認識のために 2 サイクルを要します 従って ソフトトラップが認識される前に別の命令が実行される可能性があります スタックエラートラップ ( ソフトトラップ 優先度 12) スタックはリセット時に 0x0800 に初期化されます スタックポインタのアドレスが 0x0800 より低いと スタックエラートラップが発生します スタックポインタに関連付けられたスタックリミット (SPLIM) レジスタは リセット時に初期化されません SPLIM レジスタにワード書き込みをするまで スタックオーバーフローチェックは有効になりません W15 を用いてソースまたはデスティネーションポインタとして生成された全ての実効アドレス (EA) は SPLIM レジスタの値と比較されます EA が SPLIM レジスタの内容より大きい場合にスタックエラートラップが発生します また EA の計算結果がデータ領域の終端 (0xFFFF) を超えた場合にも スタックエラートラップが発生します スタックエラーは スタックエラートラップ (STKERR) ステータスビット (INTCON1<2>) をポーリングする事により ソフトウェア内で検出できます トラップサービスルーチンの再実行を避けるために プログラムがトラップから戻る前に RETFIE ( 割り込みからの戻り ) 命令を使って ソフトウェア内で STKERR ステータスフラグをクリアする必要があります 算術エラートラップ ( ソフトトラップ 優先度 11) 下記のいずれかのイベントによって算術エラートラップが発生します アキュムレータ A のオーバーフロー アキュムレータ B のオーバーフロー アキュムレータの致命的オーバーフロー ゼロ除算 ± 16 ビットを超えるアキュムレータシフト (SFTAC) 動作 INTCON1 レジスタの下記 3 ビットの設定により 3 種類のアキュムレータオーバーフロートラップを有効にできます アキュムレータ A オーバーフロートラップフラグ (OVATE) 制御ビット (INTCON1<10>) は アキュムレータ A のオーバーフローイベントに対するトラップを有効にします アキュムレータ B オーバーフロートラップフラグ (OVBTE) 制御ビット (INTCON1<9>) は アキュムレータ B のオーバーフローイベントに対するトラップを有効にします DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

9 セクション 53. 割り込み ( パート VI) 致命的オーバーフロートラップイネーブル (COVTE) 制御ビット (INTCON1<8>) は いずれかのアキュムレータで致命的オーバーフローが発生した場合のトラップを有効にします このトラップが検出されると INTCON1 レジスタの対応する以下の ERROR ビットがセットされます - アキュムレータ A オーバーフロートラップフラグ (OVAERR) - アキュムレータ B オーバーフロートラップフラグ (OVBERR) - アキュムレータ A 致命的オーバーフロートラップイネーブル (COVAERR) - アキュムレータ B 致命的オーバーフロートラップイネーブル (COVBERR) アキュムレータ A ( または B) オーバーフローイベントとは アキュムレータ A ( または B) で bit 31 からの桁上げが発生した事を意味します 31 ビット飽和モードが有効のアキュムレータでは オーバーフローは発生しません 致命的アキュムレータオーバーフローとは いずれかのアキュムレータで bit 39 からの桁上げが発生した事を意味します アキュムレータ飽和モード (31 ビットまたは 39 ビット ) が有効の場合 致命的オーバーフローは発生しません ゼロ除算トラップは無効にできません ゼロ除算は 除算命令を実行する REPEAT ループの初回実行時にチェックされます ゼロ除算トラップが検出されると 算術エラーステータス (DIV0ERR) ビット (INTCON1<6>) がセットされます アキュムレータシフトトラップは無効にできません SFTAC 命令を使用すると リテラル値またはいずれかのワーキングレジスタの値だけアキュムレータをシフトできます このシフト値が ± 16 ビットを超えると算術エラートラップが発生し アキュムレータシフトエラーステータス (SFTAERR) ビット (INTCON1<7>) がセットされます この場合 SFTAC 命令は実行されますが シフト結果は対象のアキュムレータに書き込まれません 算術エラートラップは 算術エラーステータス (MATHERR) ビット (INTCON1<4>) をポーリングする事により ソフトウェア内で検出できます トラップサービスルーチンの再実行を避けるために プログラムがトラップから戻る前に RETFIE 命令を使って ソフトウェア内で MATHERR ステータスフラグをクリアする必要があります MATHERR ステータスビットをクリアする前に トラップの発生原因となった全ての条件をクリアする必要があります アキュムレータオーバーフローによるトラップが発生した場合 アキュムレータオーバーフロー (OA と OB) ステータスビット (SR<15:14>) をクリアする必要があります OA および OB ステータスビットは読み出し専用です 従ってユーザアプリケーションは これらをクリアするために オーバーフローが発生したアキュムレータ上でダミー演算 ( 0 加算等 ) を実行する必要があります これにより ハードウェアが OA または OB ステータスビットをクリアします ハードトラップ ハードトラップは優先度 13 ~ 15 の例外を含みます アドレスエラー ( 優先度 13) とオシレータエラー ( 優先度 14) はハードトラップに分類されます ソフトトラップと同様に ハードトラップもノンマスカブル割り込み要因です ただしソフトトラップとは異なり ハードトラップはトラップを発生した命令の実行後に CPU のコード実行を強制的に停止します 通常のプログラム実行フローは トラップが認識され処理されるまで再開されません 53 割り込み ( パート VI) ハードトラップの優先度と競合 トラップ処理中に優先度の高いトラップが発生すると 処理中のトラップは中断され 高優先度のトラップが認識 / 処理されます 中断されたトラップは 高優先度のトラップが終了するまで保留されます 発生した各ハードトラップが認識 / 処理されるまで コードのタイプに関わらず実行が再開される事はありません あるハードトラップが保留中 / 認識済み / 実行中のいずれかである時に これよりも低い優先度のハードトラップが発生した場合 高優先度トラップの処理が完了するまで低優先度トラップを認識する事ができないため ハードトラップの競合が発生します ハードトラップ競合条件では デバイスが自動的にリセットされます リセットが発生すると リセット制御レジスタ ( リセットモジュール内の RCON<15>) のトラップリセットフラグ (TRAPR) ステータスビットがセットされるため ソフトウェア内で検出可能です オシレータ障害トラップ ( ハードトラップ 優先度 14) オシレータ障害トラップイベントは下記条件により発生します フェイルセーフクロックモニタ (FSCM) 有効時に システムクロック源の喪失を検出した場合 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p. 53-9

10 dspic33f/pic24h ファミリリファレンスマニュアル PLL を使って動作中に PLL ロックの喪失を検出した場合 FSCM 有効時に PLL がパワーオンリセット (POR) でロックに失敗した場合オシレータ障害トラップイベントは オシレータ障害トラップ (OSCFAIL) ステータスビット (INTCON1<1>) またはクロック障害 (CF) ステータスビット ( オシレータモジュール内の OSCCON<3>) をポーリングする事により ソフトウェア内で検出可能です トラップサービスルーチン (TSR) の再実行を避けるために プログラムがトラップから戻る前に RETFIE 命令を使って OSCFAIL ステータスフラグをクリアする必要があります アドレスエラートラップ ( ハードトラップ 優先度 13) アドレスエラートラップは 以下のような動作条件において発生する可能性があります 不正な位置でデータワードフェッチを試みた場合 この条件は 実効アドレスの最下位ビット (LSb) を 1 としたワードアクセス命令を実行した場合に発生します dspic33f/pic24h の CPU によるワードアクセスは 必ず偶数アドレスの境界位置を指定する必要があります ビット操作命令において 実効アドレスの最下位ビット (LSb) が 1 である間接アドレッシングモードを使った場合 未実装のデータアドレス空間からのデータフェッチを試みた場合 BRA #literal 命令または GOTO #literal 命令を実行し literal が未実装プログラムメモリアドレスであった場合 プログラムカウンタ値が未実装のプログラムメモリアドレスに変更された後に命令を実行した場合 プログラムカウンタは 値をスタックへ書き込んだ後に RETURN 命令を実行する事により変更できます アドレスエラートラップが発生すると データの破損を防ぐためにデータ空間への書き込みが禁止されます アドレスエラーは ADDRERR ステータスビット (INTCON1<3>) をポーリングする事によりソフトウェア内で検出できます トラップサービスルーチンの再実行を避けるために プログラムがトラップから戻る前に RETFIE 命令を使って ソフトウェア内で ADDRERR ステータスフラグをクリアする必要があります Note: MAC クラスの命令では データ空間が X 領域と Y 領域に分割されます これらの命令では Y 領域全体が未実装の X 領域として X 領域全体が未実装の Y 領域として扱われます 割り込み命令の無効化 DISI ( 割り込み無効化 ) 命令を使うと 最大 命令サイクル間の割り込みを無効にできます この命令は 処理時間が重視されるコードセグメントを実行する際に便利です DISI 命令は優先度 1 ~ 6 の割り込みだけを無効にします 優先度 7 の割り込みと全てのトラップイベントは DISI 命令がアクティブであっても CPU に割り込む事ができます DISI 命令は CPU 内の割り込み無効化カウント (DISICNT) レジスタと連動します DISICNT レジスタがゼロ以外の時 優先度 1 ~ 6 の割り込みは無効です DISICNT レジスタは 命令サイクルごとに 1 つデクリメントされます DISICNT レジスタがゼロまでデクリメントされると 優先度 1 ~ 6 の割り込みが再度有効になります DISI 命令で指定する値には PSV アクセスや命令ストール等によって発生する全てのサイクルが含まれます DISICNT レジスタは 読み書き可能です ユーザアプリケーションで DISICNT レジスタをクリアすると カウントダウン終了前に DISI 命令を無効にできます DISICNT レジスタに値を書き込むか加算すると 割り込み無効期間を延長できます ただし DISICNT レジスタが既にゼロである場合にゼロ以外の値を書き込んでも 割り込みを無効にする事はできません 割り込みを無効にするには DISI 命令を実行する必要があります DISI 命令実行後に DISICNT がゼロ以外の値を格納している間であれば アプリケーションによって DISICNT の内容を変更して割り込み無効期間を延長できます DISI 命令実行の結果割り込みが無効になると DISI 命令 (DISI) ステータスビット (INTCON2<14>) がセットされます Note: DISI 命令を使用すると (CPU 優先度 7 以外の ) 全ユーザ割り込み要因を無効にできます DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

11 セクション 53. 割り込み ( パート VI) 割り込み動作 全ての割り込みイベントフラグは命令サイクルごとにサンプリングされます 保留中の割り込み要求 (IRQ) は IFSx レジスタのフラグビット = 1 で示されます IRQ は 割り込みイネーブル (IECx) レジスタの対応するビットがセットされると割り込みを発生させます IRQ が検出された命令サイクルの残りの期間中に 保留中の全ての IRQ の優先度が評価されます CPU が IRQ に対応する際 実行中の命令は中断されません すなわち IRQ が検出された時点で実行中であった命令が完了してから ISR が実行されます IPL<2:0> ステータスビット (SR<7:5>) が示す現在のプロセッサ優先度よりも高いユーザ割り当て優先度を持つ保留 IRQ が存在すると プロセッサに対する割り込みが発生します この場合プロセッサは 下記の情報をソフトウェアスタックに保存します 現在のプログラムカウンタ (PC) 値 プロセッサステータスレジスタ (SRL) の下位バイト IPL3 ステータスビット (CORCON<3>) 上記の 3 つの値を使うと 戻り PC アドレス値 MCU ステータスビット 現在のプロセッサ優先度を自動的に保存できます これらの情報をスタックに保存した後 CPU はその保留割り込みの優先度を IPL<2:0> ビット位置に書き込みます この動作は RETFIE 命令によって ISR が終了するまでの間 その ISR の優先度以下の全ての割り込みを無効にします 図 53-2: 割り込みイベントのスタック動作 Stack Grows Toward Higher Address 15 PC<15:0> SR<7:0> <Free Word> PC<22:16> 0 W15 (before IRQ) W15 (after IRQ) This stack stores the IPL3 status bit (CORCON<3>) 53 割り込み ( パート VI) 割り込みからの戻り RETFIE 命令は プロセッサを割り込みシーケンス開始前の状態と優先度に戻すために PC 戻りアドレス IPL3 ステータスビット SRL レジスタをスタックから取り出します 割り込みのネスティング 既定値状態では割り込みのネスティングが可能です つまり 実行中の ISR よりも高いユーザアプリケーション割り当て優先度を持つ割り込み要因は その ISR に割り込む事ができます 割り込みのネスティングは 割り込みネスティングディセーブル (NSTDIS) 制御ビット (INTCON1<15>) をセットする事により無効にできます NSTDIS 制御ビットをセットすると 実行中の割り込みは常に IPL<2:0> = 111 に設定します ( すなわち CPU 優先度を強制的に 7 へ設定 ) この動作により RETFIE 命令が実行されるまで 他の割り込み要因は実質的に全てマスクされます 割り込みネスティングを無効にした場合 ユーザアプリケーション割り当て割り込み優先度は 保留中の割り込み間で競合を解消する以外の効果を持ちません 割り込みのネスティングを無効にした場合 IPL<2:0> ビット (SR<7:5>) は読み出し専用となります これにより ユーザソフトウェアが IPL<2:0> を 7 より低い値に設定し 実質的に割り込みのネスティングを再度有効にしてしまう事を防ぎます 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

12 dspic33f/pic24h ファミリリファレンスマニュアル スリープとアイドルからの復帰 IECx レジスタの対応する制御ビットにより個々に有効にされた割り込み要因は いずれもプロセッサをスリープまたはアイドルモードから復帰させられます ある要因の割り込みステータスフラグがセットされ かつ IEC 制御レジスタの対応するビットによってその割り込み要因が有効にされている場合 復帰信号が dspic33f/pic24h CPU へ送られます デバイスがスリープまたはアイドルモードから復帰すると 以下のいずれかの動作が発生します 割り込み要因の優先度が現在の CPU 優先度よりも高い場合 プロセッサは割り込みを処理し その割り込み要因の ISR へ分岐します その要因に対してユーザアプリケーションが割り当てた割り込み優先度が現在の CPU 優先度以下である場合 プロセッサは CPU をスリープまたはアイドルモードへ移行させた PWRSAV 命令の直後の命令から動作を再開します Note: CPU 優先度 0 を割り当てられたユーザ割り込み要因は スリープまたはアイドルモードから CPU を復帰できません その割り込み要因は実質的に無効であるためです 割り込みを復帰要因として使用するには その割り込みの CPU 優先度をユーザアプリケーションで 1 以上に設定する必要があります A/D コンバータの外部変換要求 INT0 外部割り込み要求ピンは A/D コンバータ用の外部変換要求信号ピンとしても使用します INT0 割り込み要因ではエッジ極性をプログラム可能です この機能は A/D コンバータ外部変換要求でも使用できます 外部割り込みサポート dspic33f/pic24h は 3 つの外部割り込みピン要因 (INT0 ~ INT2) をサポートします 各外部割り込みピンは 割り込みイベント検出用のエッジ検出回路を備えます INTCON2 レジスタには 各エッジ検出回路の極性を選択するための 3 つの制御ビット (INT0EP ~ INT2EP) があります これらのビットにより 各外部割り込みピンの極性 ( 立ち上がり / 立ち下がりのどちらのエッジで CPU に割り込むか ) を個別に設定できます 詳細はレジスタ 53-4 を参照してください DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

13 セクション 53. 割り込み ( パート VI) 53.3 割り込み処理タイミング サイクル命令に対する割り込みレイテンシ 図 53-3に 1サイクル命令の実行中に周辺モジュール割り込みが発生した場合のイベントシーケンスを示します 割り込み処理には 4 命令サイクルを要します 図 53-3 では これらの各サイクルに番号を振ってあります 周辺モジュール割り込みが発生すると 命令サイクル1 中に割り込みフラグステータスビットがセットされます 現在の命令の実行はこのサイクル中に完了します 割り込み発生後の次の命令サイクル2では プログラムカウンタ (PC) と下位バイトステータス (SRL) レジスタの内容をテンポラリバッファレジスタに保存します 割り込み処理の命令サイクル2は 2 サイクル命令への割り込みシーケンスとの整合性を維持するために NOP 命令として実行されます ( サイクル命令に対する割り込みレイテンシ 参照 ) 命令サイクル3では 割り込み要因のベクタテーブルアドレスを PC に書き込み ISR の開始アドレスをフェッチします 命令サイクル4では ISR アドレスを PC に書き込みます NOP 命令として実行し この間に ISR 内の先頭命令をフェッチします 図 53-3: 1 サイクル命令実行中に割り込みが発生した場合のタイミング TCY PC INST Executed PC PC+2 Vector# 2000 (ISR) Fetch INST(PC-2) INST(PC) FNOP Vector FNOP ISR ISR + 2 ISR Interrupt Flag Status bit CPU Priority 割り込み ( パート VI) Peripheral interrupt event occurs at or before midpoint of this cycle Save PC in temporary buffer PUSH SRL and High 8 bits of PC (from temporary buffer) PUSH Low 16 bits of PC (from temporary buffer) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

14 dspic33f/pic24h ファミリリファレンスマニュアル サイクル命令に対する割り込みレイテンシ 2 サイクル命令実行中の割り込みレイテンシは 1 サイクル命令の場合と同じです 割り込み処理のサイクル1と2を使うと 2 サイクル命令の動作を完了する事ができます 図 53-4 は 2 サイクル命令実行前のサイクル中に周辺モジュール割り込みイベントが発生した場合のタイミングチャートです 図 53-5 は 2 サイクル命令の第 1 サイクル実行中に周辺モジュール割り込みイベントが発生した場合のタイミングチャートです この場合の割り込み処理は1サイクル命令の場合 ( サイクル命令に対する割り込みレイテンシ 参照 ) と同じです 図 53-4: 2 サイクル命令実行前のサイクル中に割り込みが発生した場合のタイミング TCY PC PC PC+2 Vector# 2000 (ISR) INST Executed INST(PC-2) INST(PC) INST(PC) Fetch FNOP ISR 1st cycle 2nd cycle Vector ISR + 2 ISR + 4 Interrupt Flag Status bit CPU Priority Peripheral interrupt event occurs at or before midpoint of this cycle Save PC in temporary buffer PUSH SRL and High 8 bits of PC (from temporary buffer) PUSH Low 16 bits of PC (from temporary buffer) 図 53-5: 2 サイクル命令の第 1 サイクル実行中に割り込みが発生した場合のタイミング TCY PC PC PC + 2 Vector# 2000 (ISR) INST Executed INST(PC) 1st cycle INST(PC) 2nd cycle FNOP Fetch Vector FNOP ISR ISR + 2 ISR + 4 Interrupt Flag Status bit CPU Priority Peripheral interrupt event occurs at or before midpoint of this cycle Save PC in temporary buffer PUSH SRL and High 8 bits of PC (from temporary buffer) PUSH Low 16 bits of PC (from temporary buffer) DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

15 セクション 53. 割り込み ( パート VI) 割り込みからの戻り 割り込みから戻るには プログラムで RETFIE 命令を呼び出す必要があります RETFIE 命令のサイクル 1 と 2 では PC と SRL レジスタの内容をスタックからポップします サイクル 3 では 更新されたプログラムカウンタが指すアドレスの命令をフェッチします このサイクルは NOP 命令として実行します サイクル 4 では 割り込み発生位置からプログラム実行を再開します 図 53-6: 割り込みから戻る場合のタイミング TCY INST Executed ISR last instruction RETFIE RETFIE FNOP PC 2nd cycle PC + 2 PC + 4 PC ISR ISR + 2 PC PC + 2 PC + 4 PC + 6 CPU Priority 割り込みレイテンシに関する特殊条件 dspic33f/pic24h を使うと 周辺モジュール割り込み要因が保留になる際に 実行中の命令を完了させる事ができます 1 サイクル命令と 2 サイクル命令のいずれも割り込みレイテンシは同じです しかし 割り込みの発生タイミングによっては 割り込みレイテンシが 1 サイクル増える場合があります アプリケーションでレイテンシの維持が重要である場合 下記の動作を避ける必要があります PSV を使ってプログラムメモリ空間内の値にアクセスする MOV.D 命令の実行 2 サイクル命令に対する命令ストールサイクルの追加 PSV アクセスを実行する 1 サイクル命令に対する命令ストールサイクルの追加 PSVを使ってプログラムメモリ空間内の値にアクセスするビットテストおよびスキップ命令 (BTSC BTSS) 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

16 dspic33f/pic24h ファミリリファレンスマニュアル 53.4 割り込み制御 / ステータスレジスタ 割り込みコントローラは下記のレジスタを使います INTCON1 INTCON2 レジスタ下記のレジスタはグローバル割り込み機能を制御します - INTCON1 は 割り込みネスティングディセーブル (NSTDIS) ビットと プロセッサトラップ要因の制御フラグとステータスフラグを格納します - INTCON2 は 外部割り込み要求信号の挙動と代替ベクタテーブルの使用を制御します IFSx: 割り込みフラグステータスレジスタ全ての割り込み要求フラグは IFSx レジスタに格納されます ( x はレジスタ番号 ) 各割り込み要因はそれぞれ 1 つのステータスビットを持ちます このビットは 周辺モジュールまたは外部信号によってセットされ ソフトウェアによってクリアされます IECx: 割り込みイネーブル制御レジスタ全ての割り込みイネーブル制御ビットは IECx レジスタに格納されます ( x はレジスタ番号 ) これらの制御ビットを使って 周辺モジュールまたは外部信号からの割り込みを個別に有効化できます IPCx: 割り込み優先度制御レジスタ各ユーザ割り込み要因には 7 段階の優先度のいずれかを割り当てる事ができます IPC レジスタは 各割り込み要因の優先度を設定します SR: CPU ステータスレジスタ SR そのものは割り込みコントローラハードウェアではありませんが 現在の CPU 優先度を示す IPL<2:0> ステータスビット (SR<7:5>) を格納しています ユーザアプリケーションは この IPL ビットに書き込む事によって 現在の CPU 優先度を変更できます CORCON: コア制御レジスタ CORCON レジスタそのものは割り込みコントローラハードウェアではありませんが 現在の CPU 優先度を示す IPL3 ステータスビットを格納しています IPL3 は読み出し専用ビットであるため ユーザアプリケーションからトラップイベントをマスクする事はできません INTTREG: 割り込み制御 / ステータスレジスタ INTTREG レジスタは 対応する割り込みベクタ番号と新規の CPU 割り込み優先度を格納します これらは INTTREG レジスタのベクタ番号 (VECNUM<6:0>) と割り込みレベル (ILR<3:0>) のビットフィールドにラッチされます 新しい割り込み優先度とは保留割り込みの優先度です 各レジスタの詳細は この後のセクションを参照してください Note: 割り込み要因の総数とタイプはデバイスごとに異なります 詳細は各デバイスのデータシートを参照してください 制御レジスタに対する割り込みの割り当て 割り込み要因は 表 53-1 の順番に従って IFSx IECx 0 IPCx レジスタに割り当てられます 例えば INT0 ( 外部割り込み 0) 要因のベクタ番号と自然順序優先度は共に 0 です 従って外部割り込み 0 のフラグステータス (INT0IF) ビットは IFS0<0> 内に格納されます INT0 割り込みは IEC0 レジスタの bit 0 をイネーブルビットとして使用します IPC0<2:0> ビットは INT0 割り込みの優先度を割り当てます DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

17 セクション 53. 割り込み ( パート VI) レジスタ 53-1: SR: CPU ステータスレジスタ R-0 R-0 R/C-0 R/C-0 R-0 R/C-0 R-0 R/W-0 OA OB SA SB OAB SAB DA DC R/W-0 R/W-0 R/W-0 R-0 R/W-0 R/W-0 R/W-0 R/W-0 IPL<2:0> RA N OV Z C C = クリアのみ可能ビット R = 読み出し可能ビット U = 未実装ビット 0 として読み出し S = セットのみ可能ビット W = 書き込み可能ビット -n = POR 時の値 1 = ビットをセット 0 = ビットをクリア x = ビットは未知 bit 15-8 割り込みコントローラには使用せず (SR ビットに関する説明は セクション 2. CPU (DS70204) の SR レジスタを参照してください ) bit 7-5 IPL<2:0>: CPU 割り込み優先度ステータスビット (1,2) bit = CPU 割り込み優先度は 7 (15) ユーザ割り込みは無効 110 = CPU 割り込み優先度は 6 (14) 101 = CPU 割り込み優先度は 5 (13) 100 = CPU 割り込み優先度は 4 (12) 011 = CPU 割り込み優先度は 3 (11) 010 = CPU 割り込み優先度は 2 (10) 001 = CPU 割り込み優先度は 1 (9) 000 = CPU 割り込み優先度は 0 (8) 割り込みコントローラには使用せず (SR ビットに関する説明は セクション 2. CPU (DS70204) の SR レジスタを参照してください ) Note 1: IPL<2:0> ビットは IPL<3> ビット (CORCON<3>) と連結して CPU 割り込み優先度を構成します カッコ内の値は IPL<3> = 1 の場合の IPL の値です IPL<3> = 1 の場合ユーザ割り込みは無効です 2: NSTDIS (INTCON1<15>) = 1 の場合 IPL<2:0> ステータスビットは読み出し専用です 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

18 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-2: CORCON: コア制御レジスタ U-0 U-0 U-0 R/W-0 R/W-0 R-0 R-0 R-0 US EDT DL<1:0> R/W-0 R/W-0 R/W-1 R/W-0 R/C-0 R/W-0 R/W-0 R/W-0 SATA SATB SATDW ACCSAT IPL3 PSV RND IF bit 15-4 割り込みコントローラには使用せず (CORCON ビットに関する説明は セクション 2. CPU (DS70204) の CORCON レジスタを参照してください ) bit 3 IPL3: CPU 割り込み優先度ステータスビット 3 (1) bit = CPU 優先度は 8 以上 0 = CPU 優先度は 7 以下 割り込みコントローラには使用せず (CORCON ビットに関する説明は セクション 2. CPU (DS70204) の CORCON レジスタを参照してください ) Note 1: IPL3 ビットは IPL<2:0> ビット (SR<7:5>) と連結して CPU 割り込み優先度を構成します DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

19 セクション 53. 割り込み ( パート VI) レジスタ 53-3: INTCON1: 割り込み制御レジスタ 1 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 NSTDIS OVAERR OVBERR COVAERR COVBERR OVATE OVBTE COVTE R/W-0 R/W-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 U-0 SFTACERR DIV0ERR MATHERR ADDRERR STKERR OSCFAIL bit 15 bit 14 bit 13 bit 12 bit 11 bit 10 bit 9 bit 8 bit 7 bit 6 bit 5 bit 4 bit 3 NSTDIS: 割り込みネスティングディセーブルビット 1 = 割り込みネスティングを無効にする 0 = 割り込みネスティングを有効にする OVAERR: アキュムレータ A オーバーフロートラップフラグビット 1 = アキュムレータ A のオーバーフローによるトラップが発生した 0 = アキュムレータ A のオーバーフローによるトラップは発生していない OVBERR: アキュムレータ B オーバーフロートラップフラグビット 1 = アキュムレータ B のオーバーフローによるトラップが発生した 0 = アキュムレータ B のオーバーフローによるトラップは発生していない COVAERR: アキュムレータ A 致命的オーバーフロートラップフラグビット 1 = アキュムレータ A の致命的オーバーフローによるトラップが発生した 0 = アキュムレータ A の致命的オーバーフローによるトラップは発生していない COVBERR: アキュムレータ B 致命的オーバーフロートラップフラグビット 1 = アキュムレータ B の致命的オーバーフローによるトラップが発生した 0 = アキュムレータ B の致命的オーバーフローによるトラップは発生していない OVATE: アキュムレータ A オーバーフロートラップイネーブルビット 1 = アキュムレータ A のオーバーフロートラップを有効にする 0 = トラップを無効にする OVBTE: アキュムレータ B オーバーフロートラップイネーブルビット 1 = アキュムレータ B のオーバーフロートラップを有効にする 0 = トラップを無効にする COVTE: 致命的オーバーフロートラップイネーブルビット 1 = アキュムレータ A または B の致命的オーバーフロートラップを有効にする 0 = トラップを無効にする SFTACERR: シフトアキュムレータエラーステータスビット 1 = 無効なアキュムレータシフトによる算術エラートラップが発生した 0 = 無効なアキュムレータシフトによる算術エラートラップは発生していない DIV0ERR: ゼロ除算エラーステータスビット 1 = ゼロ除算によるエラートラップが発生した 0 = ゼロ除算によるエラートラップは発生していない MATHERR: 算術エラーステータスビット 1 = 算術エラートラップが発生した 0 = 算術エラートラップは発生していない ADDRERR: アドレスエラートラップステータスビット 1 = アドレスエラートラップが発生した 0 = アドレスエラートラップは発生していない 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

20 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-3: INTCON1: 割り込み制御レジスタ 1 ( 続き ) bit 2 bit 1 bit 0 STKERR: スタックエラートラップステータスビット 1 = スタックエラートラップが発生した 0 = スタックエラートラップは発生していない OSCFAIL: オシレータ障害トラップステータスビット 1 = オシレータ障害トラップが発生した 0 = オシレータ障害トラップは発生していない DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

21 セクション 53. 割り込み ( パート VI) レジスタ 53-4: INTCON2: 割り込み制御レジスタ 2 R/W-0 R-0 U-0 U-0 U-0 U-0 U-0 U-0 ALTIVT DISI U-0 U-0 U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 INT2EP INT1EP INT0EP bit 15 bit 14 bit 13-3 bit 2 bit 1 bit 0 ALTIVT: 代替割り込みベクタテーブルイネーブルビット 1 = 代替ベクタテーブルを使用する 0 = 代替ベクタテーブルを使用しない ( 既定値のベクタテーブルを使用する ) DISI: DISI ( 割り込み無効化 ) 命令ステータスビット 1 = DISI 命令はアクティブである 0 = DISI 命令は非アクティブである INT2EP: 外部割り込み 2 エッジ検出極性選択ビット 1 = 立ち下がりエッジで割り込み 0 = 立ち上がりエッジで割り込み INT1EP: 外部割り込み 1 エッジ検出極性選択ビット 1 = 立ち下がりエッジで割り込み 0 = 立ち上がりエッジで割り込み INT0EP: 外部割り込み 0 エッジ検出極性選択ビット 1 = 立ち下がりエッジで割り込み 0 = 立ち上がりエッジで割り込み 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

22 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-5: IFS0: 割り込みフラグステータスレジスタ 0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 AD1IF U1TXIF U1RXIF SPI1IF SPI1EIF T3IF R/W-0 R/W-0 R/W-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 T2IF OC2IF IC2IF T1IF OC1IF IC1IF INT0IF bit bit 13 bit 12 bit 11 bit 10 bit 9 bit 8 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 AD1IF: ADC1 変換完了割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない U1TXIF: UART1 送信割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない U1RXIF: UART1 受信割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない SPI1IF: SPI1 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない SPI1EIF: SPI1 フォルト割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない T3IF: Timer3 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない T2IF: Timer2 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない OC2IF: 出力コンペアチャンネル 2 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない IC2IF: 入力キャプチャチャンネル 2 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない T1IF: Timer1 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない OC1IF: 出力コンペアチャンネル 1 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

23 セクション 53. 割り込み ( パート VI) レジスタ 53-5: IFS0: 割り込みフラグステータスレジスタ 0 ( 続き ) bit 1 bit 0 IC1IF: 入力キャプチャチャンネル 1 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない INT0IF: 外部割り込み 0 フラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

24 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-6: IFS1: 割り込みフラグステータスレジスタ 1 U-0 U-0 R/W-0 U-0 U-0 U-0 U-0 U-0 INT2IF U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 INT1IF CNIF CMPIF MI2C1IF SI2C1IF bit bit 13 bit 12-5 bit 4 bit 3 bit 2 bit 1 bit 0 INT2IF: 外部割り込み 2 フラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない INT1IF: 外部割り込み 1 フラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない CNIF: 入力状態変化通知割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない CMPIF: コンパレータ割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない MI2C1IF: I2C1 マスタイベント割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない SI2C1IF: I2C1 スレーブイベント割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

25 セクション 53. 割り込み ( パート VI) レジスタ 53-7: IFS2: 割り込みフラグステータスレジスタ 2 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-0 U-0 U-0 U-0 U-0 U-0 IC3IF bit 15-6 bit 5 bit 4-0 IC3IF: 入力キャプチャチャンネル 3 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない 53 レジスタ 53-8: IFS3: 割り込みフラグステータスレジスタ 3 R/W-0 R/W-0 U-0 U-0 U-0 U-0 R/W-0 U-0 FLTA1IF RTCCIF PWM1IF 割り込み ( パート VI) U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 bit 15 bit 14 bit bit 9 bit 8-0 FLTA1IF: PWM1 フォルト A 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない RTCCIF: RTCC 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない PWM1IF: PWM1 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

26 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-9: IFS4: 割り込みフラグステータスレジスタ 4 U-0 U-0 R/W-0 U-0 U-0 U-0 U-0 U-0 CTMUIF U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U1EIF bit bit 13 bit 12-2 bit 1 bit 0 CTMUIF: CTMU 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない U1EIF: UART1 エラー割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

27 セクション 53. 割り込み ( パート VI) レジスタ 53-10: IEC0: 割り込みイネーブル制御レジスタ 0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 AD1IE U1TXIE U1RXIE SPI1IE SPI1EIE T3IE R/W-0 R/W-0 R/W-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 T2IE OC2IE IC2IE T1IE OC1IE IC1IE INT0IE bit bit 13 bit 12 bit 11 bit 10 bit 9 bit 8 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 AD1IE: ADC1 変換完了割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする U1TXIE: UART1 送信割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする U1RXIE: UART1 受信割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする SPI1IE: SPI1 イベント割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする SPI1EIE: SPI1 イベント割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする T3IE: Timer3 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする T2IE: Timer2 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする OC2IE: 出力コンペアチャンネル 2 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする IC2IE: 入力キャプチャチャンネル 2 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする T1IE: Timer1 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする OC1IE: 出力コンペアチャンネル 1 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

28 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-10: IEC0: 割り込みイネーブル制御レジスタ 0 ( 続き ) bit 1 bit 0 IC1IE: 入力キャプチャチャンネル 1 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする INT0IE: 外部割り込み 0 イネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

29 セクション 53. 割り込み ( パート VI) レジスタ 53-11: IEC1: 割り込みイネーブル制御レジスタ 1 U-0 U-0 R/W-0 U-0 U-0 U-0 U-0 U-0 INT2IE U-0 U-0 U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 INT1IE CNIE CMPIE MI2C1IE SI2C1IE bit bit 13 bit 12-5 bit 4 bit 3 bit 2 bit 1 bit 0 INT2IE: 外部割り込み 2 イネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする INT1IE: 外部割り込み 1 イネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする CNIE: 入力状態変化通知割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする CMPIE: コンパレータ割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする MI2C1IE: I2C1 マスタイベント割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする SI2C1IE: I2C1 スレーブイベント割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

30 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-12: IEC2: 割り込みイネーブル制御レジスタ 2 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-0 U-0 U-0 U-0 U-0 U-0 IC3IE bit 15-6 bit 5 bit 4-0 IC3IE: 入力キャプチャチャンネル 3 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする レジスタ 53-13: IEC3: 割り込みイネーブル制御レジスタ 3 R/W-0 R/W-0 U-0 U-0 U-0 U-0 R/W-0 U-0 FLTA1IE RTCCIE PWM1IE U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 bit 15 bit 14 bit bit 9 bit 8-0 FLTA1IE: PWM1 フォルト A 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする RTCCIE: RTCC 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする PWM1IE: PWM1 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

31 セクション 53. 割り込み ( パート VI) レジスタ 53-14: IEC4: 割り込みイネーブル制御レジスタ 4 U-0 U-0 R/W-0 U-0 U-0 U-0 U-0 U-0 CTMUIE U-0 U-0 U-0 U-0 U-0 U-0 R/W-0 U-0 U1EIE bit bit 13 bit 12-2 bit 1 bit 0 CTMUIE: CTMU 割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする U1EIE: UART1 エラー割り込みイネーブルビット 1 = 割り込み要求を有効にする 0 = 割り込み要求を無効にする 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

32 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-15: IPC0: 割り込み優先度制御レジスタ 0 U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 T1IP<2:0> OC1IP<2:0> U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 IC1IP<2:0> INT0IP<2:0> bit 15 bit bit 11 bit 10-8 bit 7 bit 6-4 bit 3 bit 2-0 T1IP<2:0>: Timer1 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 OC1IP<2:0>: 出力コンペアチャンネル 1 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 IC1IP<2:0>: 入力キャプチャチャンネル 1 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 未実装 : 0 として読み出し INT0IP<2:0>: 外部割り込み 0 優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

33 セクション 53. 割り込み ( パート VI) レジスタ 53-16: IPC1: 割り込み優先度制御レジスタ 1 U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 T2IP<2:0> OC2IP<2:0> U-0 R/W-1 R/W-0 R/W-0 U-0 U-0 U-0 U-0 IC2IP<2:0> bit 15 bit bit 11 bit 10-8 bit 7 bit 6-4 bit 3-0 T2IP<2:0>: Timer2 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 OC2IP<2:0>: 出力コンペアチャンネル 2 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 IC2IP<2:0>: 入力キャプチャチャンネル 2 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

34 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-17: IPC2: 割り込み優先度制御レジスタ 2 U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 U1RXIP<2:0> SPI1IP<2:0> U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 SPI1EIP<2:0> T3IP<2:0> bit 15 bit bit 11 bit 10-8 bit 7 bit 6-4 bit 3 bit 2-0 U1RXIP<2:0>: UART1 受信割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 SPI1IP<2:0>: SPI1 イベント割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 SPI1EIP<2:0>: SPI1 エラー割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 未実装 : 0 として読み出し T3IP<2:0>: Timer3 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

35 セクション 53. 割り込み ( パート VI) レジスタ 53-18: IPC3: 割り込み優先度制御レジスタ 3 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 AD1IP<2:0> U1TXIP<2:0> bit 15-7 bit 6-4 bit 3 bit 2-0 AD1IP<2:0>: ADC1 変換完了割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 未実装 : 0 として読み出し U1TXIP<2:0>: UART1 送信割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

36 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-19: IPC4: 割り込み優先度制御レジスタ 4 U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 CNIP<2:0> CMPIP<2:0> U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 MI2C1IP<2:0> SI2C1IP<2:0> bit 15 bit bit 11 bit 10-8 bit 7 bit 6-4 bit 3 bit 2-0 CNIP<2:0>: 状態変化通知割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 CMPIP<2:0>: コンパレータ割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 MI2C1IP<2:0>: I2C1 マスタイベント割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 未実装 : 0 として読み出し SI2C1IP<2:0>: I2C1 スレーブイベント割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

37 セクション 53. 割り込み ( パート VI) レジスタ 53-20: IPC5: 割り込み優先度制御レジスタ 5 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-1 R/W-0 R/W-0 INT1IP<2:0> bit 15-3 bit 2-0 INT1IP<2:0>: 外部割り込み 1 優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 53 レジスタ 53-21: IPC7: 割り込み優先度制御レジスタ 7 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 割り込み ( パート VI) U-0 R/W-1 R/W-0 R/W-0 U-0 U-0 U-0 U-0 INT2IP<2:0> bit 15-7 bit 6-4 bit 3-0 INT2IP<2:0>: 外部割り込み 2 優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

38 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-22: IPC9: 割り込み優先度制御レジスタ 9 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-1 R/W-0 R/W-0 U-0 U-0 U-0 U-0 IC3IP<2:0> bit 15-7 bit 6-4 bit 3-0 IC3IP<2:0>: 外部割り込み 3 優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 レジスタ 53-23: IPC14: 割り込み優先度制御レジスタ 14 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-1 R/W-0 R/W-0 U-0 U-0 U-0 U-0 PWM1IP<2:0> bit 15-7 bit 6-4 bit 3-0 PWM1IP<2:0>: PWM1 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

39 セクション 53. 割り込み ( パート VI) レジスタ 53-24: IPC15: 割り込み優先度制御レジスタ 15 U-0 R/W-1 R/W-0 R/W-0 U-0 R/W-1 R/W-0 R/W-0 FLTA1IP<2:0> RTCCIP<2:0> U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 bit 15 bit bit 11 bit 10-8 bit 7-0 FLTA1IP<2:0>: PWM1 フォルト A 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 RTCCIP<2:0>: RTCC 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

40 dspic33f/pic24h ファミリリファレンスマニュアル レジスタ 53-25: IPC16: 割り込み優先度制御レジスタ 16 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-1 R/W-0 R/W-0 U-0 U-0 U-0 U-0 U1EIP<2:0> bit 15-7 bit 6-4 bit 3-0 U1EIP<2:0>: UART1 エラー割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 レジスタ 53-26: IPC19: 割り込み優先度制御レジスタ 19 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-1 R/W-0 R/W-0 U-0 U-0 U-0 U-0 CTMUIP<2:0> bit 15-7 bit 6-4 bit 3-0 CTMUIP<2:0>: CTMU 割り込み優先度ビット 111 = 割り込み優先度 7 ( 最優先割り込み ) 001 = 割り込み優先度 = 割り込み要因は無効 DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

41 セクション 53. 割り込み ( パート VI) レジスタ 53-27: INTTREG: 割り込み制御 / ステータスレジスタ U-0 U-0 U-0 U-0 R-0 R-0 R-0 R-0 ILR<3:0> U-0 R-0 R-0 R-0 R-0 R-0 R-0 R-0 VECNUM<6:0> bit bit 11-8 bit 7 bit 6-0 ILR<3:0>: 新規 CPU 割り込み優先度ビット 1111 = CPU 割り込み優先度は = CPU 割り込み優先度は = CPU 割り込み優先度は 0 未実装 : 0 として読み出し VECNUM<6:0>: 保留中割り込みベクタ番号ビット = 保留中の割り込みベクタ番号は = 保留中の割り込みベクタ番号は = 保留中の割り込みベクタ番号は 8 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

42 dspic33f/pic24h ファミリリファレンスマニュアル 53.5 割り込みの設定手順 初期化 割り込み要因の設定手順は以下の通りです 1. 割り込みのネスティングを使用しない場合 NSTDIS 制御ビット (INTCON1<15>) をセットする 2. 割り込み要因のユーザ割り当て優先度を選択する ( 適切な IPCx 制御レジスタの制御ビットに書き込む ) 優先度はアプリケーションと割り込み要因のタイプによって決まる 複数レベルの優先度を使用しない場合 有効にした全ての割り込み要因の IPCx レジスタ制御ビットにゼロ以外の同じ値を設定する Note: デバイスリセットが発生すると IPC レジスタが初期化され 全てのユーザ割り込み要因は優先度 4 に設定されます 3. 対応する IFSx ステータスレジスタで 周辺モジュールに関連付けられた割り込みフラグのステータスビットをクリアする 4. その割り込み要因に対応する IECx 制御レジスタの割り込みイネーブル制御ビットをセットして 割り込み要因を有効にする 割り込みサービスルーチン 割り込みサービスルーチン (ISR) を宣言して割り込みベクタテーブルを適正なベクタアドレスで初期化する方法は プログラミング言語 (C またはアセンブラ ) と アプリケーションの開発に使用する言語開発ツールによって異なります 通常 ISR で処理する割り込み要因に対応する IFSx レジスタの割り込みフラグは ユーザアプリケーションによってクリアする必要があります クリアしないと アプリケーションは ISR 終了後に同じ ISR を再度実行します ISR をアセンブリ言語でコーディングしている場合 RETFIE 命令で ISR を終了し 保存してある PC 値 SRL 値 以前の CPU 優先度をアンスタックする必要があります トラップサービスルーチン トラップサービスルーチン (TSR) は ISR と同様にコーディングできます TSR への再入を回避するために INTCON1 レジスタの対応するトラップステータスフラグをコードによってクリアする必要がある点が異なります 割り込みの無効化 割り込みを無効化する手順は以下の通りです 1. PUSH 命令を使って現在の SR 値をソフトウェアスタックにプッシュする 2. SRL と値 0xE0 の論理 OR 演算を実行し CPU の優先度を強制的に 7 に設定する 割り込みを有効にするには POP 命令により以前の SR 値を復元します Note: 無効にできるのは優先度 7 以下の割り込みだけです トラップ要因 ( 優先度 8 ~ 15) を無効にする事はできません DISI 命令は優先度 1 ~ 6 の割り込みを一定の期間無効にします 優先度 7 の割り込み要因は DISI 命令によって無効にできません DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

43 セクション 53. 割り込み ( パート VI) サンプルコード 例 53-1 のサンプルコードは 割り込みネスティングを有効にして Timer1/Timer2/Timer3/ 入力状態変化通知割り込みを優先度 2/5/6/4 に設定する方法と ステータスレジスタを使って割り込みを有効 / 無効にする方法を示しています サンプル ISR では割り込みのクリア方法を示します 例 53-1: ネスティングされた割り込みのサンプルコード void enableinterrupts(void) { /* Set CPU IPL to 0, enable level 1-7 interrupts */ /* No restoring of previous CPU IPL state performed here */ SRbits.IPL = 0; } return; void disableinterrupts(void) { /* Set CPU IPL to 7, disable level 1-7 interrupts */ /* No saving of current CPU IPL setting performed here */ SRbits.IPL = 7; } return; void initinterrupts(void) { /* Interrupt nesting enabled here */ INTCON1bits.NSTDIS = 0; /* Set Timer3 interrupt priority to 6 (level 7 is highest) */ IPC2bits.T3IP = 6; /* Set Timer2 interrupt priority to 5 */ IPC1bits.T2IP = 5; 53 割り込み ( パート VI) /* Set Change Notice interrupt priority to 4 */ IPC4bits.CNIP = 4; /* Set Timer1 interrupt priority to 2 */ IPC0bits.T1IP = 2; /* Reset Timer1 interrupt flag */ IFS0bits.T1IF = 0; /* Reset Timer2 interrupt flag */ IFS0bits.T2IF = 0; /* Reset Timer3 interrupt flag */ IFS0bits.T3IF = 0; /* Enable CN interrupts */ IEC1bits.CNIE = 1; 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

44 dspic33f/pic24h ファミリリファレンスマニュアル 例 53-1: ネスティングされた割り込みのサンプルコード ( 続き ) /* Enable Timer1 interrupt */ IEC0bits.T1IE = 1; /* Enable Timer2 interrupt (PWM time base) */ IEC0bits.T2IE = 1; /* Enable Timer3 interrupt */ IEC0bits.T3IE = 1; /* Reset change notice interrupt flag */ IFS1bits.CNIF = 0; } return; void attribute (( interrupt,no_auto_psv)) _T1Interrupt(void) { /* Insert ISR Code Here*/ } /* Clear Timer1 interrupt */ IFS0bits.T1IF = 0; void attribute (( interrupt,no_auto_psv)) _T2Interrupt(void) { /* Insert ISR Code Here*/ } /* Clear Timer2 interrupt */ IFS0bits.T2IF = 0; void attribute (( interrupt,no_auto_psv)) _T3Interrupt(void) { /* Insert ISR Code Here*/ } /* Clear Timer3 interrupt */ IFS0bits.T3IF = 0; void attribute (( interrupt,no_auto_psv)) _CNInterrupt(void) { /* Insert ISR Code Here*/ } /* Clear CN interrupt */ IFS1bits.CNIF = 0; DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

45 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p レジスタマップ 表 53-2: SFR 名 表 53-2 に dspic33f/pic24h の割り込み ( パート VI) モジュール関連特殊機能レジスタのまとめを示します 割り込みコントローラのレジスタマップ SFR アドレス Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 INTCON NSTDIS OVAERR OVBERR COVAERR COVBERR OVATE OVBTE COVTE SFTACERR DIV0ERR MATHERR ADDRERR STKERR OSCFAIL 0000 INTCON ALTIVT DISI INT2EP INT1EP INT0EP 0000 IFS AD1IF U1TXIF U1RXIF SPI1IF SPI1EIF T3IF T2IF OC2IF IC2IF T1IF OC1IF IC1IF INT0IF 0000 IFS INT2IF INT1IF CNIF CMPIF MI2C1IF SI2C1IF 0000 IFS IC3IF 0000 IFS3 008A FLTA1IF RTCCIF PWM1IF 0000 IFS4 008C CTMUIF U1EIF 0000 IEC AD1IE U1TXIE U1RXIE SPI1IE SPI1EIE T3IE T2IE OC2IE IC2IE T1IE OC1IE IC1IE INT0IE 0000 IEC INT2IE INT1IE CNIE CMPIE MI2C1IE SI2C1IE 0000 IEC IC3IE 0000 IEC3 009A FLTA1IE RTCCIE PWM1IE 0000 IEC4 009C CTMUIE U1EIE 0000 IPC0 00A4 T1IP<2:0> OC1IP<2:0> IC1IP<2:0> INT0IP<2:0> 4444 IPC1 00A6 T2IP<2:0> OC2IP<2:0> IC2IP<2:0> 4440 IPC2 00A8 U1RXIP<2:0> SPI1IP<2:0> SPI1EIP<2:0> T3IP<2:0> 4444 IPC3 00AA AD1IP<2:0> U1TXIP<2:0> 0044 IPC4 00AC CNIP<2:0> CMPIP<2:0> MI2C1IP<2:0> SI2C1IP<2:0> 4444 IPC5 00AE INT1IP<2:0> 0004 IPC7 00B2 INT2IP<2:0> 0040 IPC9 00B6 IC3IP<2:0> 0040 IPC14 00C0 PWM1IP<2:0> 0040 IPC15 00C2 FLTA1IP<2:0> RTCCIP<2:0> 4400 IPC16 00C4 U1EIP<2:0> 0040 IPC19 00CA CTMUIP<2:0> 0040 INTTREG 00E0 ILR<3:0>> VECNUM<6:0> 0000 x = リセット時の値は不定です = 未実装ビットであり 0 として読み出されます リセット時の値は 16 進数で示しています 全リセット セクション 53. 割り込み ( パート VI) 割り込み ( パート VI) 53

46 dspic33f/pic24h ファミリリファレンスマニュアル 53.7 設計のヒント 質問 1: 回答 : 質問 2: 回答 : 同じユーザアプリケーション割り当て優先度を持つ 2 つの割り込み要因が同時に保留された場合 どのように処理されますか 自然順序優先度が高い方の割り込み要因が優先されます 割り込み要因の自然順序優先度は その要因の割り込みベクタテーブル (IVT) 内のアドレス順によって決まります IVT アドレスが低い割り込み要因ほど 自然順序優先度は高くなります DISI 命令を使って割り込みとトラップの全ての要因を無効化できますか DISI 命令は トラップまたは優先度 7 の割り込み要因を無効化しません しかし ユーザアプリケーション内に有効な優先度 7 の割り込み要因が存在しない場合 DISI 命令を使って簡単に全ての割り込みを無効化できます DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

47 セクション 53. 割り込み ( パート VI) 53.8 関連アプリケーションノート 本セクションに関連するアプリケーションノートの一覧を示します 一部のアプリケーションノートは dspic33f/pic24h 製品ファミリ向けではありません ただし概念は共通しており 変更が必要であったり制限事項が存在したりするものの利用が可能です 割り込みモジュールに関連する最新のアプリケーションノートは以下の通りです タイトル現在 関連するアプリケーションノートはありません アプリケーションノート番号 Note: dspic33f/pic24h ファミリ向けのその他のアプリケーションノートとサンプルコードは マイクロチップ社のウェブサイト ( をご覧ください 53 割り込み ( パート VI) 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

48 dspic33f/pic24h ファミリリファレンスマニュアル 53.9 改訂履歴 リビジョン A (2010 年 4 月 ) 本書の初版 DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

49 マイクロチップ社製デバイスのコード保護機能に関して以下の点にご注意ください マイクロチップ社製品は 該当するマイクロチップ社データシートに記載の仕様を満たしています マイクロチップ社では 通常の条件ならびに仕様に従って使用した場合 マイクロチップ社製品のセキュリティレベルは 現在市場に流通している同種製品の中でも最も高度であると考えています しかし コード保護機能を解除するための不正かつ違法な方法が存在する事もまた事実です 弊社の理解では こうした手法はマイクロチップ社データシートにある動作仕様書以外の方法でマイクロチップ社製品を使用する事になります このような行為は知的所有権の侵害に該当する可能性が非常に高いと言えます マイクロチップ社は コードの保全性に懸念を抱いているお客様と連携し 対応策に取り組んでいきます マイクロチップ社を含む全ての半導体メーカーで 自社のコードのセキュリティを完全に保証できる企業はありません コード保護機能とは マイクロチップ社が製品を 解読不能 として保証するものではありません コード保護機能は常に進歩しています マイクロチップ社では 常に製品のコード保護機能の改善に取り組んでいます マイクロチップ社のコード保護機能の侵害は デジタルミレニアム著作権法に違反します そのような行為によってソフトウェアまたはその他の著作物に不正なアクセスを受けた場合 デジタルミレニアム著作権法の定めるところにより損害賠償訴訟を起こす権利があります 本書に記載されているデバイスアプリケーション等に関する情報は ユーザの便宜のためにのみ提供されているものであり 更新によって無効とされる事があります お客様のアプリケーションが仕様を満たす事を保証する責任は お客様にあります マイクロチップ社は 明示的 暗黙的 書面 口頭 法定のいずれであるかを問わず 本書に記載されている情報に関して 状態 品質 性能 商品性 特定目的への適合性をはじめとする いかなる類の表明も保証も行いません マイクロチップ社は 本書の情報およびその使用に起因する一切の責任を否認します マイクロチップ社の明示的な書面による承認なしに 生命維持装置あるいは生命安全用途にマイクロチップ社の製品を使用する事は全て購入者のリスクとし また購入者はこれによって発生したあらゆる損害 クレーム 訴訟 費用に関して マイクロチップ社は擁護され 免責され 損害を受けない事に同意するものとします 暗黙的あるいは明示的を問わず マイクロチップ社が知的財産権を保有しているライセンスは一切譲渡されません 商標マイクロチップ社の名称とロゴ Microchip ロゴ dspic KEELOQ KEELOQ ロゴ MPLAB PIC PICmicro PICSTART PIC 32 ロゴ rfpic UNI/O は 米国およびその他の国におけるマイクロチップ テクノロジー社の登録商標です FilterLab Hampshire HI-TECH C Linear Active Thermistor MXDEV MXLAB SEEVAL Embedded Control Solutions Company は 米国におけるマイクロチップ テクノロジー社の登録商標です Analog-for-the-Digital Age Application Maestro chipkit chipkit ロゴ CodeGuard dspicdem dspicdem.net dspicworks dsspeak ECAN ECONOMONITOR FanSense HI-TIDE In-Circuit Serial Programming ICSP Mindi MiWi MPASM MPLAB Certified ロゴ MPLIB MPLINK mtouch Omniscient Code Generation PICC PICC-18 PICDEM PICDEM.net PICkit PICtail REAL ICE rflab Select Mode Total Endurance TSHARC UniWinDriver WiperLock ZENA は 米国およびその他の国におけるマイクロチップ テクノロジー社の商標です SQTP は 米国におけるマイクロチップ テクノロジー社のサービスマークです その他 本書に記載されている商標は各社に帰属します 2011, Microchip Technology Incorporated, All Rights Reserved. ISBN: マイクロチップ社では Chandler および Tempe ( アリゾナ州 ) Gresham ( オレゴン州 ) の本部 設計部およびウェハー製造工場そしてカリフォルニア州とインドのデザインセンターが ISO/TS-16949: 2009 認証を取得しています マイクロチップ社の品質システムプロセスおよび手順は PIC MCU および dspic DSC KEELOQ コードホッピングデバイス シリアル EEPROM マイクロペリフェラル 不揮発性メモリ アナログ製品に採用されています さらに 開発システムの設計と製造に関するマイクロチップ社の品質システムは ISO 9001:2000 認証を取得しています 2011 Microchip Technology Inc. Preliminary DS70633A_JP - p

50 各国の営業所とサービス 北米本社 2355 West Chandler Blvd. Chandler, AZ Tel: Fax: 技術サポート : support URL: アトランタ Duluth, GA Tel: Fax: ボストン Westborough, MA Tel: Fax: シカゴ Itasca, IL Tel: Fax: クリーブランド Independence, OH Tel: Fax: ダラス Addison, TX Tel: Fax: デトロイト Farmington Hills, MI Tel: Fax: インディアナポリス Noblesville, IN Tel: Fax: ロサンゼルス Mission Viejo, CA Tel: Fax: サンタクララ Santa Clara, CA Tel: Fax: トロント Mississauga, Ontario, Canada Tel: Fax: アジア / 太平洋アジア太平洋支社 Suites , 37th Floor Tower 6, The Gateway Harbour City, Kowloon Hong Kong Tel: Fax: オーストラリア - シドニー Tel: Fax: 中国 - 北京 Tel: Fax: 中国 - 成都 Tel: Fax: 中国 - 重慶 Tel: Fax: 中国 - 杭州 Tel: Fax: 中国 - 香港 SAR Tel: Fax: 中国 - 南京 Tel: Fax: 中国 - 青島 Tel: Fax: 中国 - 上海 Tel: Fax: 中国 - 瀋陽 Tel: Fax: 中国 - 深圳 Tel: Fax: 中国 - 武漢 Tel: Fax: 中国 - 西安 Tel: Fax: 中国 - 厦門 Tel: Fax: 中国 - 珠海 Tel: Fax: アジア / 太平洋インド - バンガロール Tel: Fax: インド - ニューデリー Tel: Fax: インド - プネ Tel: Fax: 日本 - 横浜 Tel: Fax: 韓国 - 大邱 Tel: Fax: 韓国 - ソウル Tel: Fax: または マレーシア - クアラルンプール Tel: Fax: マレーシア - ペナン Tel: Fax: フィリピン - マニラ Tel: Fax: シンガポール Tel: Fax: 台湾 - 新竹 Tel: Fax: 台湾 - 高雄 Tel: Fax: 台湾 - 台北 Tel: Fax: タイ - バンコク Tel: Fax: ヨーロッパオーストリア - ヴェルス Tel: Fax: デンマーク - コペンハーゲン Tel: Fax: フランス - パリ Tel: Fax: ドイツ - ミュンヘン Tel: Fax: イタリア - ミラノ Tel: Fax: オランダ - ドリューネン Tel: Fax: スペイン - マドリッド Tel: Fax: イギリス - ウォーキンガム Tel: Fax: /02/11 DS70633A_JP - p Preliminary 2011 Microchip Technology Inc.

33F FRM Section 6. Interrupts.fm

33F FRM Section 6. Interrupts.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション. 割り込み ハイライト 本セクションには下記の主要項目を記載しています.1 はじめに... -2.2 ノンマスカブルトラップ... -7.3 割り込み処理タイミング... -13.4 割り込み制御およびステータスレジスタ... -1.5 割り込みのセットアップ手順... -59.

More information

dsPIC33F FRM - Section 47. Interrupts (Part V)

dsPIC33F FRM - Section 47. Interrupts (Part V) 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 47. 割り込み ( パート V) ハイライト 本セクションには以下の主要項目を記載しています 47 47.1 はじめに... 47-2 47.2 ノンマスカブルトラップ... 47-7 47.3 割り込み処理タイミング... 47-12 47.4 割り込み制御 / ステータスレジスタ...

More information

Section 41. Interrupts (Part IV)

Section 41. Interrupts (Part IV) ハイライト 第 41 章割り込み ( パート IV) 本章では次のトピックについて説明します ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします 41 割り込み ( パート IV) 41.1 はじめに...41-2 41.2 ノンマスカブルトラップ...41-7 41.3 割り込み処理タイミング...41-12

More information

PIC24F Family Reference Manual Section 8 Interrupts

PIC24F Family Reference Manual Section 8 Interrupts 第 8 章 ハイライト 本章では次のトピックについて説明します 8.1 はじめに... 8-2 8.2 マスクできないトラップ... 8-5 8.3 処理のタイミング... 8-9 8.4 制御とステータスレジスタ... 8-12 8.5 設定手順... 8-20 8.6 レジスタマップ... 8-21 8.7 設計の秘訣... 8-23 8.8 関連するアプリケーションノート... 8-24 8.9

More information

dspic33e/pic24e ファミリリファレンスマニュアル.1 はじめに Note: dspic33e/pic24e の割り込みコントローラは CPU に対する多数の周辺モジュールからの割り込み要求の中から 最も優先度の高い 1 つの割り込み要求を選択します dspic33e/pic24e 本モ

dspic33e/pic24e ファミリリファレンスマニュアル.1 はじめに Note: dspic33e/pic24e の割り込みコントローラは CPU に対する多数の周辺モジュールからの割り込み要求の中から 最も優先度の高い 1 つの割り込み要求を選択します dspic33e/pic24e 本モ 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション. 割り込み 割り込み ハイライト 本セクションには下記の主要項目を記載しています.1 はじめに... -2.2 ノンマスカブルトラップ... -5.3 割り込み処理タイミング... -11.4 割り込み制御 / ステータスレジスタ... -15.5 割り込みのセットアップ手順...

More information

33E_24E FRM Interrupts.fm

33E_24E FRM Interrupts.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 割り込み ハイライト 本セクションには以下の主要項目を記載しています 1.0 はじめに... 2 2.0 ノンマスカブルトラップ... 7 3.0 割り込み処理タイミング... 16 4.0 割り込み制御 / ステータスレジスタ... 20 5.0 割り込みの設定手順... 32 6.0 レジスタマップ...

More information

PIC24F Family Reference Manual, Section 9 Watchdog Timer (WDT)

PIC24F Family Reference Manual, Section 9 Watchdog Timer (WDT) 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 9. ウォッチドッグタイマ (WDT) ハイライト 本セクションには以下の主要項目を記載しています 9.1 はじめに... 9-2 9.2 WDT の動作... 9-3 9.3 レジスタマップ... 9-7 9.4 設計のヒント... 9-8 9.5 関連アプリケーションノート...

More information

PIC10(L)F320/322 Product Brief

PIC10(L)F320/322 Product Brief 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います PIC10(L)F320/322 PIC10(L)F320/322 製品概要 高性能 RISC CPU: 命令は 35 しかなく習得が容易 : - 分岐命令を除き 全てシングルサイクル命令 動作速度 : - DC 16 MHz クロック入力 - DC 250 ns 命令サイクル 最大 1 K

More information

AN1019 そのような配慮として 下記の基本的ガイドラインに沿って 可能な限り 環境条件または動作条件を制限する必要があります アプリケーションの温度を可能な限り下げる アプリケーションの電圧 ( または EEPROM の VCC 電圧 ) を可能な限り下げる 書き込みバイト数を可能な限り少なくす

AN1019 そのような配慮として 下記の基本的ガイドラインに沿って 可能な限り 環境条件または動作条件を制限する必要があります アプリケーションの温度を可能な限り下げる アプリケーションの電圧 ( または EEPROM の VCC 電圧 ) を可能な限り下げる 書き込みバイト数を可能な限り少なくす 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います EEPROM 書き込み耐性の基礎 AN1019 Author: 基礎 David Wilkie Microchip Technology Inc. EEPROM の 書き込み耐性 を一言で明確に定義して理解する事はできません 以下で説明するように メーカーごとに定義が異なります 全てのメーカー

More information

Timers_JP.fm

Timers_JP.fm 14 14.1 14-2 14.2 14-3 14.3 14-6 14.4 14-9 14.5 14-14 14.6 14-14 14.7 16 14-15 14.8 2 32 khz 14-15 14.9 32 14-16 14.10 32 14-18 14.11 32 14-21 14.12 14-21 14.13 14-22 14.14 14-23 14.15 14-24 14.16 14-25

More information

ヒント 2: CWG を使ったハーフブリッジまたはフルブリッジ回路の駆動 ハーフブリッジまたはフルブリッジモータ回路を駆動するために多ピンマイクロコントローラは必ずしも必要ではありません PWM モジュールと CWG モジュールを組み合わせると 少ピンデバイスでも駆動できます 図 2: CWG によ

ヒント 2: CWG を使ったハーフブリッジまたはフルブリッジ回路の駆動 ハーフブリッジまたはフルブリッジモータ回路を駆動するために多ピンマイクロコントローラは必ずしも必要ではありません PWM モジュールと CWG モジュールを組み合わせると 少ピンデバイスでも駆動できます 図 2: CWG によ 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 新周辺モジュール活用のヒントとコツ 相補波形ジェネレータ (CWG) 構成可能なロジックセル (CLC) 数値制御オシレータ (NCO) 周辺モジュール活用のヒントとコツ はじめに マイクロチップ社は 小型化と高性能化ならびに使いやすさと信頼性の向上を目指して常に先進的な製品を提供しています

More information

Manchester Decoder Using the CLC and NCO

Manchester Decoder Using the CLC and NCO 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います AN1470 CLC と NCO を使ったマンチェスタデコーダ 著者 : 概要 PIC16F150x が内蔵する CLC( 構成可能なロジックセル ) と NCO ( 数値制御オシレータ ) を使うと マンチェスタデコーダを構築できます PIC16F150x は 低消費電力 XLP 技術に対応したエンハンストコアを実装したデバイスです

More information

PIC24F Family Reference Manual Section 9 WDT

PIC24F Family Reference Manual Section 9 WDT 第 9 章 (WDT) ハイライト 本章では次のトピックについて説明します 9.1 はじめに... 9-2 9.2 WDT の動作... 9-2 9.3 レジスタマップ... 9-5 9.4 設計の秘訣... 9-6 9.5 関連するアプリケーションノート... 9-7 9.6 改版履歴... 9-8 9 2007 Microchip Technology Inc. Advance Information

More information

Section 15. Input Capture

Section 15. Input Capture 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 15. 入力キャプチャ ハイライト 本セクションには下記の主要項目を記載しています 15.1 はじめに... 15-2 15.2 入力キャプチャレジスタ... 15-4 15.3 タイマの選択... 15-8 15.4 入力キャプチャの有効化... 15-8 15.5 入力キャプチャイベントモード...

More information

51814a0910.indd

51814a0910.indd Software Tools マイクロチップテクノロジーが提供する HI-TECH C コンパイラ www.microchip.com/hi-tech マイクロチップの OCG(Omniscient Code Generation) HI-TECH Software は組込みシステム用の開発ツールを提供する世界有数のプロバイダーです プログラム全体の最適化 コンパイリングテクノロジー OCG (Omniscient

More information

PICF/LF1847 表 1: デバイス PICF/LF1847 ファミリの各製品 プログラムメモリフラッシュ ( ワード ) データ EEPROM ( バイト ) SRAM ( バイト ) I/O 10 ビット A/D (ch) タイマ 8/ ビット EUSART MSSP CCP/ ECCP

PICF/LF1847 表 1: デバイス PICF/LF1847 ファミリの各製品 プログラムメモリフラッシュ ( ワード ) データ EEPROM ( バイト ) SRAM ( バイト ) I/O 10 ビット A/D (ch) タイマ 8/ ビット EUSART MSSP CCP/ ECCP ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします PICF/LF1847 18/20/28 ピン 8 ビットフラッシュマイクロコントローラ製品概要 高性能 RISC CPU: 命令数は 49 で習得が容易 動作速度 : - DC 32 MHz クロック入力 - DC 12 ns 命令サイクル 割り込み機能

More information

Microsoft PowerPoint - kougi7.ppt

Microsoft PowerPoint - kougi7.ppt 到達目標 スーパバイザモード, 特権命令, 割り込み CPU の割り込みメカニズム 割り込みの種類ごとに, 所定の例外処理が呼び出される スーパーバイザモードに, 自動的に切り替わる 割り込み終了後に 元のモード に戻る ハードウエア割り込みについて 割り込み禁止 割り込み発生時の CPU の挙動 現在の処理を中断 例外処理用のプログラム ( ハンドラともいう ) が起動される プログラム実行の流れ

More information

SMSC LAN8700 Datasheet

SMSC LAN8700 Datasheet 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います Microchip 社 LAN9252 SDK と Beckhoff 社 EtherCAT SSC の統合 Author: Kansal Mariam Banu Shaick Ibrahim Microchip Technology Inc. 概要 Microchip 社の LAN9252 は

More information

39733a.fm

39733a.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 45. 拡張データ空間 (EDS) を備えたデータメモリ ハイライト 本セクションには下記の主要項目を記載しています 45.1 はじめに... 45-2 45.2 データメモリの構成... 45-3 45.3 拡張データ空間... 45-7 45.4 データ配置... 45-14

More information

SMSC LAN8700 Datasheet

SMSC LAN8700 Datasheet 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います Microchip 社 Ethernet コントローラ スイッチ EtherCAT コントローラのトランスレスアプリケーション Author: Kansal Mariam Banu Shaick Ibrahim Microchip Technology Inc. はじめに Microchip

More information

RI_JTAG.book

RI_JTAG.book 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います JTAG アダプタ (PIC MCU 向け ) はじめに JTAG アダプタ (AC007) は MPLAB REAL ICE インサーキットエミュレータと PIC ターゲットデバイスの間を接続するために使います このキットは JTAG アダプタボード リボンケーブル 説明書 (DS00009)

More information

ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします PIC12F1822/16F182X 8/14/20 ピン 8 ビットフラッシュマイクロコントローラ製品概要 高性能 RISC CPU: 命令数は 49

ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします PIC12F1822/16F182X 8/14/20 ピン 8 ビットフラッシュマイクロコントローラ製品概要 高性能 RISC CPU: 命令数は 49 ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします 8/14/20 ピン 8 ビットフラッシュマイクロコントローラ製品概要 高性能 RISC CPU: 命令数は 49 で習得が容易 動作速度 : - DC 32 MHz クロック入力 - DC 125 ns 命令サイクル 割り込み機能 自動コンテキスト保存機能付き

More information

Section 8. Interrupts

Section 8. Interrupts 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 8. 割り込み 本セクションには以下の主な項目を記載しています 8.1 はじめに... 8-2 8.2 制御レジスタ... 8-3 8.3 動作... 8-12 8.4 シングルベクタモード... 8-13 8.5 マルチベクタモード... 8-14 8.6 割り込みベクタアドレスの計算...

More information

スライド 1

スライド 1 RL78/G13 周辺機能紹介 SAU シリアル アレイ ユニット ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ SAU の概要 UART 通信機能のプログラム サンプル紹介 2 SAU の概要 3 SAU の機能 クロック同期式調歩同期式マスタ動作のみ チャネル 0: 送信チャネル 1: 受信 4 UART

More information

2.RL78 での割り込み処理 ( 割り込み受け付け ) マスクが解除された (xxmk ビットが 0 の ) 割り込み要求信号は 2 つの用途で使用されます 一つ目は,CPU のスタンバイ状態の解除です この動作は, 割り込み優先順位とは全く無関係で, マスクされていない (xxmk=0 の )

2.RL78 での割り込み処理 ( 割り込み受け付け ) マスクが解除された (xxmk ビットが 0 の ) 割り込み要求信号は 2 つの用途で使用されます 一つ目は,CPU のスタンバイ状態の解除です この動作は, 割り込み優先順位とは全く無関係で, マスクされていない (xxmk=0 の ) 割り込み / ポーリング /DMA/DTC(RL78 での周辺機能制御 ) 周辺機能を介してデータ転送を制御する方法には, 大きく分けて 3 つの方法があります その中で DMA や DTC は CPU を介することなく, 高速にデータを転送することができますが, 使用できるチャネル数が限られます そのため, たとえば,CSI のスレーブでの高速通信のように限られた時間内に転送が必要な場合に使用できます

More information

開発ツール WINDOWS 2000 でのインストールに関する問題 MPLAB ICD 2 USB ドライバの読み込み時に問題が発生する場合 Microsoft Windows Update サイトのパッチが役立つかもしれません このパッチは Windows 2000 SP4 に更新したユーザに適用

開発ツール WINDOWS 2000 でのインストールに関する問題 MPLAB ICD 2 USB ドライバの読み込み時に問題が発生する場合 Microsoft Windows Update サイトのパッチが役立つかもしれません このパッチは Windows 2000 SP4 に更新したユーザに適用 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 開発ツール 不適正な USB デバイスドライバのアンインストール 推奨アンインストール方法 次に挙げるマイクロチップ社製開発ツールの使用時 不適正なデバイスドライバがインストールされていると問題が発生する可能性があります Windows OS がマイクロチップ社製開発ツールに対して既定値の USB

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション コンピュータアーキテクチャ 第 13 週 割込みアーキテクチャ 2013 年 12 月 18 日 金岡晃 授業計画 第 1 週 (9/25) 第 2 週 (10/2) 第 3 週 (10/9) 第 4 週 (10/16) 第 5 週 (10/23) 第 6 週 (10/30) 第 7 週 (11/6) 授業概要 2 進数表現 論理回路の復習 2 進演算 ( 数の表現 ) 演算アーキテクチャ ( 演算アルゴリズムと回路

More information

a.fm

a.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います TB3129 PIC マイクロコントローラの信号計測タイマ (SMT) モジュール Author: Ashutosh Tiwari Microchip Technology Inc. 要約本書には 柔軟で便利な信号計測タイマ (SMT) モジュールの技術概要を記載しています 幅広い PIC マイクロコントローラが内蔵する

More information

命令セットの構成例 a) 算術 演算命令 例 )ADD dest, source : dest dest + source SUB dest, source : dest dest - source AND dest, source : dest dest AND source SHR reg, c

命令セットの構成例 a) 算術 演算命令 例 )ADD dest, source : dest dest + source SUB dest, source : dest dest - source AND dest, source : dest dest AND source SHR reg, c 第 11 回機械語とアーキテクチャ コンピュータは, 記号で組み立てられ, 記号で動く機械 : ソフトウェアソフトウェア としても理解されなければならない ソフトウェアの最も下位レベルのしくみが ( 命令セット ) アーキテクチャ である 講義では命令符号 ( 機械語 ) の構成と種類についてまとめる また, 機械語を効率良く実行するために採用されている技術について紹介する 機械語とアセンブリ言語

More information

スライド 1

スライド 1 RL78/G13 周辺機能紹介安全機能 ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ 安全機能の概要 フラッシュ メモリ CRC 演算機能 RAM パリティ エラー検出機能 データの保護機能 RAM ガード機能 SFR ガード機能 不正メモリ アクセス機能 周辺機能を使用した安全機能 周波数検出機能 A/D

More information

Microchip Capacitive Proximity Design Guide

Microchip Capacitive Proximity Design Guide 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います マイクロチップ社の静電容量式近接検出設計ガイド 著者 : はじめに Xiang Gao Microchip Technology Inc. 近接検出を使うと 物理的接触なしに電子装置を操作できます この技術は製品の見た目と使いやすさを向上させ 消費電力を低減します 近接検出機能の実装には 磁気

More information

00763b.book

00763b.book ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします AN763 ラッチアップから MOSFET ドライバを保護する 著者 : マイクロチップテクノロジ ( 株 ) 始めに あらかたの CMOS IC は適当な条件にさえなれば あたかも SCR のように容易に " ラッチ " してしまい 正の電源電圧からグラウンドにかけて短絡回路を形成します

More information

AN2754 USB-to-I2C Bridging with USB7002, USB7050, USB7051, and USB7052 Hubs

AN2754 USB-to-I2C Bridging with USB7002, USB7050, USB7051, and USB7052 Hubs 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います Microchip 社製 USB7002/USB7050/USB7051/USB7052 ハブの USB-to-I 2 C ブリッジ機能 Author: Mick Davis Microchip Technology, Inc. はじめに USB-to-I 2 C ブリッジ機能は Microchip

More information

DS70172A_JP

DS70172A_JP ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします dspic30f から dspic33f へ dspic30f から dspic33f への移行ガイドライン 著者 : 概説 Richard L. Fischer Microchip Technology Inc. 本書は dspic30f から dspic33f

More information

表 1: ファミリの各製品 デバイス (1) プログラムメモリ バイトワード SRAM ( バイト ) データメモリ データ EEPROM ( バイト ) ピン数 I/O 10 ビット A/D チャンネル コンパレータ CCP/ ECCP BOR/LVD CTMU MSSP EUSART タイマ 8

表 1: ファミリの各製品 デバイス (1) プログラムメモリ バイトワード SRAM ( バイト ) データメモリ データ EEPROM ( バイト ) ピン数 I/O 10 ビット A/D チャンネル コンパレータ CCP/ ECCP BOR/LVD CTMU MSSP EUSART タイマ 8 ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします PIC18F/LF2XK22/4XK22 nanowatt XLP テクノロジ採用 28/40/44 ピン高性能マイクロコントローラ 高性能 RISC CPU: C コンパイラ向けに最適化されたアーキテクチャ / 命令セット 1024 バイトのデータ EEPROM

More information

Section 36. Programmable Cyclic Redundancy Check (CRC)

Section 36. Programmable Cyclic Redundancy Check (CRC) 36 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 36. プログラマブル巡回冗長検査 () プログラマブル ハイライト 本セクションには以下の主要項目を記載しています 36.1 はじめに... 36-2 36.2 モジュールの概要... 36-3 36.3 レジスタ... 36-3 36.4 エンジン... 36-6 36.5

More information

39734a_JP.fm

39734a_JP.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 46 セクション 46 スケーラブルコンパレータモジュール スケーラブルコンパレータモジュール ハイライト 本セクションでは 以下の項目について説明します 46.1 はじめに...46-2 46.2 制御レジスタ...46-4 46.3 コンパレータの動作...46-7 46.4 コンパレータ応答時間...46-7

More information

S1C17 Family Application Note S1C17 シリーズ PORT 多重割り込みアプリケーションノート Rev.1.0

S1C17 Family Application Note S1C17 シリーズ PORT 多重割り込みアプリケーションノート Rev.1.0 S1C17 Family Application Note S1C17 シリーズ PORT 多重割り込みアプリケーションノート Rev.1.0 評価ボード キット 開発ツールご使用上の注意事項 1. 本評価ボード キット 開発ツールは お客様での技術的評価 動作の確認および開発のみに用いられることを想定し設計されています それらの技術評価 開発等の目的以外には使用しないで下さい 本品は 完成品に対する設計品質に適合していません

More information

TB3179 メモリ保護ユニット (MPU) の設定方法 はじめに メモリ保護ユニット (MPU) は Cortex -M7 コアがメモリ保護のために備えているオプションのコンポーネントです MPU はメモリマップを分割し それぞれにアクセス権とルールを設定します 本書では Cortex-M7 ベー

TB3179 メモリ保護ユニット (MPU) の設定方法 はじめに メモリ保護ユニット (MPU) は Cortex -M7 コアがメモリ保護のために備えているオプションのコンポーネントです MPU はメモリマップを分割し それぞれにアクセス権とルールを設定します 本書では Cortex-M7 ベー メモリ保護ユニット (MPU) の設定方法 はじめに メモリ保護ユニット (MPU) は Cortex -M7 コアがメモリ保護のために備えているオプションのコンポーネントです MPU はメモリマップを分割し それぞれにアクセス権とルールを設定します 本書では Cortex-M7 ベースの Microchip 社製 MCU で MPU メモリ領域を設定する方法を説明します MPU の特長は以下の通りです

More information

PIC24F Family Reference Manual Section 2

PIC24F Family Reference Manual Section 2 第 章 ハイライト 本章では次のトピックについて説明します.1 はじめに... -. プログラマ用モデル... -4.3 ソフトウェアスタックポインタ... -7.4 レジスタ説明... -10.5 算術演算論理ユニット (ALU)... -13.6 乗算と除算のサポート... -14.7 コンパイラとの親和性を持つアーキテクチャ... -17.8 複数ビットシフトのサポート... -17.9 命令フローの種類...

More information

DALI App. Note

DALI App. Note 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います AN465 DALI (Digitally Addressable Lighting Interface) 通信 著者 : Shaima Husain Microchip Technology Inc. DALI (Digitally Addressable Lighting Interface)

More information

スライド 1

スライド 1 RL78/G13 周辺機能紹介 ADC A/D コンバータ ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ ADC の概要 ソフトウエア トリガ セレクト モード 連続変換モードのプログラム サンプル紹介 2 ADC の概要 3 ADC のブロック図 パワー オフが可能 入力 選択 記憶 比較 基準電圧 変換結果

More information

USB.mif

USB.mif 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います AN1142 組み込み USB ホストにおけるマスストレージクラス Author: はじめに Microchip 社の USB OTG モジュール内蔵マイクロコントローラを使うと マイクロコントローラアプリケーションで USB 組み込みホスト機能を容易にサポートできます この機能の代表的な用途の

More information

JPN_SENT 16 FRM.fm

JPN_SENT 16 FRM.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います SENT (Single-Edge Nibble Transmission) モジュール ハイライト 本セクションには下記の主要項目を記載しています 1.0 はじめに...2 2.0 レジスタ...3 3.0 プロトコルの概要...8 4.0 送信モード...9 5.0 受信モード...15

More information

スライド 1

スライド 1 東北大学工学部機械知能 航空工学科 2015 年度 5 セメスター クラス D 計算機工学 6. MIPS の命令と動作 演算 ロード ストア ( 教科書 6.3 節,6.4 節 ) 大学院情報科学研究科鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ レジスタ間の演算命令 (C 言語 ) c = a + b; ( 疑似的な MIPS アセンブリ言語 )

More information

B MPLAB XC HPA Renewal Instructions.book

B MPLAB XC HPA Renewal Instructions.book 優先アクセス (HPA) の概要 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います MPLAB XC HPA の更新方法 MPLAB XC C コンパイラ優先アクセス MPLAB XC PRO C コンパイラをご購入頂くと 1 年間の優先アクセス (HPA) サポートを無償で受けられます その後は年間契約で HPA を購入できます HPA はいつでも購入できます

More information

RH850の割り込み/例外実現方法 CC-RHアプリケーションガイド

RH850の割り込み/例外実現方法 CC-RHアプリケーションガイド RH850の割り込み / 例外実現方法 CC-RH アプリケーションガイド R20UT3546JJ0101 2018.10.12 ソフトウェア開発統括部 ソフトウェア技術部ルネサスエレクトロニクス株式会社 アジェンダ 概要ページ 03 割り込み / 例外発生時に実行する関数の定義ページ 10 直接ベクタ方式のベクタの定義ページ 17 テーブル参照方式のベクタの定義ページ 25 その他 割り込み制御ページ

More information

スライド 1

スライド 1 RX62N 周辺機能紹介データフラッシュ データ格納用フラッシュメモリ ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ データフラッシュの概要 プログラムサンプル 消去方法 書き込み方法 読み出し方法 FCUのリセット プログラムサンプルのカスタマイズ 2 データフラッシュの概要 3 データフラッシュとは フラッシュメモリ

More information

割り込み 今までのプログラムは 順番にそって命令を実行していくのみ それはそれで良いが 不便な場合もある 例えば 時間のかかる周辺機器を使う場合 その周辺機器が動作を終了するまで CPU は待たなければいけない 方法 1( ポーリング ) 一定時間毎に 周辺機器の動作が終了したか調べる 終了していれ

割り込み 今までのプログラムは 順番にそって命令を実行していくのみ それはそれで良いが 不便な場合もある 例えば 時間のかかる周辺機器を使う場合 その周辺機器が動作を終了するまで CPU は待たなければいけない 方法 1( ポーリング ) 一定時間毎に 周辺機器の動作が終了したか調べる 終了していれ 第 2 回 本日の内容割り込みとは タイマー 割り込み 今までのプログラムは 順番にそって命令を実行していくのみ それはそれで良いが 不便な場合もある 例えば 時間のかかる周辺機器を使う場合 その周辺機器が動作を終了するまで CPU は待たなければいけない 方法 1( ポーリング ) 一定時間毎に 周辺機器の動作が終了したか調べる 終了していれば 次の動作に移るし そうでなければ また少し待ってから同じことを繰り返す

More information

Multi-Tool Design Advisory

Multi-Tool Design Advisory 注 意 : この 日 本 語 版 文 書 は 参 考 資 料 としてご 利 用 ください 最 新 情 報 は 必 ずオリジナルの 英 語 版 をご 参 照 願 います 開 発 ツールの 設 計 注 意 書 各 種 ツールの 設 計 注 意 書 (DS51764) この 注 意 書 は 以 下 の 開 発 ツールに 適 用 します MPLAB REAL ICE インサーキット エミュレータ MPLAB

More information

a.fm

a.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います TB3099 ゼロクロススイッチングによるリレーの長寿命化 Author: Stephen Allen Microchip Technology Inc. はじめに本書では PIC16F1708 マイクロコントローラでゼロクロス検出機能を実装する方法を紹介します 本書では この機能を使って 220

More information

スライド 1

スライド 1 RX62N 周辺機能紹介 MTU2 マルチファンクションタイマパルスユニット 2 ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ MTU2 の概要 プログラムサンプル (1) インプットキャプチャ機能 プログラムサンプル (2) PWM モード プログラムサンプル (3) 相補 PWM モード プログラムサンプルのカスタマイズ

More information

実習内容 PIC18C242 のポート B に接続した LED を点滅させます ( 他の実習と同じ内容です ) 8 個の LED に表示される値が +3 ずつインクリメントします MPLAB を使って MPASM アセンブラのソース ファイルをアセンブルします MPLAB とソース ファイルは配布し

実習内容 PIC18C242 のポート B に接続した LED を点滅させます ( 他の実習と同じ内容です ) 8 個の LED に表示される値が +3 ずつインクリメントします MPLAB を使って MPASM アセンブラのソース ファイルをアセンブルします MPLAB とソース ファイルは配布し エンベデッド コントロール セミナー 2000 2000 Microchip Technology Incorporated. All Rights Reserved. S9002A Embedded Control Seminar 2000 1 実習内容 PIC18C242 のポート B に接続した LED を点滅させます ( 他の実習と同じ内容です ) 8 個の LED に表示される値が +3

More information

計算機アーキテクチャ

計算機アーキテクチャ 計算機アーキテクチャ 第 11 回命令実行の流れ 2014 年 6 月 20 日 電気情報工学科 田島孝治 1 授業スケジュール ( 前期 ) 2 回日付タイトル 1 4/7 コンピュータ技術の歴史と コンピュータアーキテクチャ 2 4/14 ノイマン型コンピュータ 3 4/21 コンピュータのハードウェア 4 4/28 数と文字の表現 5 5/12 固定小数点数と浮動小数点表現 6 5/19 計算アーキテクチャ

More information

21942b_Japanese.book

21942b_Japanese.book : SC70-5 : -40 C +125 C : ±4 C (max.), 0 C +70 C (ADC) : - : 1 mv/ C (typ.) - : 19.5 mv/ C (typ.) : - : V DD = 2.3V 5.5V - : V DD = 3.1V 5.5V : 6 µa (typ.) 10 kω V DD V DD MCLR V SS PICmicro MCU ANI /01

More information

Cortex -M キャッシュコントローラを使って決定論的コード性能を達成する方法 TB3186 はじめに マイクロコントローラベース (MCU) の組み込みアプリケーションでは ソフトウェアは不揮発性メモリに保存して実行します この不揮発性メモリとは 通常はフラッシュメモリです フラッシュメモリは

Cortex -M キャッシュコントローラを使って決定論的コード性能を達成する方法 TB3186 はじめに マイクロコントローラベース (MCU) の組み込みアプリケーションでは ソフトウェアは不揮発性メモリに保存して実行します この不揮発性メモリとは 通常はフラッシュメモリです フラッシュメモリは Cortex -M キャッシュコントローラを使って決定論的コード性能を達成する方法 はじめに マイクロコントローラベース (MCU) の組み込みアプリケーションでは ソフトウェアは不揮発性メモリに保存して実行します この不揮発性メモリとは 通常はフラッシュメモリです フラッシュメモリはコードを保存して実行する効率的なメディアですが フラッシュから実行する時に決定論的コード性能を制限する多数の因子があります

More information

割り込み 今までのプログラムは 順番にそって命令を実行していくのみ それはそれで良いが 不便な場合もある 例えば 時間のかかる周辺機器を使う場合 その周辺機器が動作を終了するまで CPU は待たなければいけない 方法 1( ポーリング ) 一定時間毎に 周辺機器の動作が終了したか調べる 終了していれ

割り込み 今までのプログラムは 順番にそって命令を実行していくのみ それはそれで良いが 不便な場合もある 例えば 時間のかかる周辺機器を使う場合 その周辺機器が動作を終了するまで CPU は待たなければいけない 方法 1( ポーリング ) 一定時間毎に 周辺機器の動作が終了したか調べる 終了していれ 第 2 回 本日の内容割り込みとは タイマー 割り込み 今までのプログラムは 順番にそって命令を実行していくのみ それはそれで良いが 不便な場合もある 例えば 時間のかかる周辺機器を使う場合 その周辺機器が動作を終了するまで CPU は待たなければいけない 方法 1( ポーリング ) 一定時間毎に 周辺機器の動作が終了したか調べる 終了していれば 次の動作に移るし そうでなければ また少し待ってから同じことを繰り返す

More information

00681a.fm

00681a.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 高速フーリエ変換 (FFT) の活用法 Author: はじめに Bonnie C. Baker Microchip Technology Inc. シグナルインテグリティ問題を解決するには 複数のツールを使ってシステムの挙動を解析するのが最善の方法です 信号経路にアナログ / デジタル (A/D)

More information

81 /******************************************************************************/ 82 /* スレーブアドレスの設定 */ 83 /*****************************************

81 /******************************************************************************/ 82 /* スレーブアドレスの設定 */ 83 /***************************************** 1 /******************************************************************************/ 2 /* IIC(Inter IC Bus) の制御 */ 3 /******************************************************************************/ 4 /*

More information

DS01202B_JP

DS01202B_JP ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします PIC10F を使用したキャパシティブセンサー 著者 : はじめに Marcel Flipse Microchip Technology Inc. 本アプリケーションノートでは PIC10F204/6 マイクロコントローラファミリを使用したキャパシティブセンサーの実装方法を説明します

More information

Using L1 Cache on PIC32MZ Devices.recover.fm

Using L1 Cache on PIC32MZ Devices.recover.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います PIC32MZ の L1 キャッシュの使い方 AN1600 本書は PIC32MZ デバイスファミリにおけるレベル 1 (L1) CPU キャッシュの実装に関する情報を提供します また キャッシュシステムに関連するリスクと それらへの対処法についても解説します さらに 熟練ユーザ向けに MPLAB

More information

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは?

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは? アルテラ FPGA 向け PLL リコンフィグの応用回路 1. PLL リコンフィグとは アルテラ FPGA は PLL 機能を内蔵しています PLL を利用して基本周波数を逓倍 分周したクロックを利用することができます 通常 FPGA 開発ツール Quartus2( 以下 Q2) の MegaWizard プラグインマネージャを利用して PLL を設定し 希望のクロック周波数を得ることができます

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション マイコンプログラミング演習 I 第 04-05 回 LEDを用いたI/O 制御担当 : 植村 実験の目的 本実験ではマイコンシステムを用いた信号の入出力の制御方法を理解することを目的とし, マイコンのアーキテクチャを理解 実装するとともに, アセンブラによるプログラミング技術の習得を行う. 回路の構成として,PIC16F84A を用いてスイッチを入力とする LED の点灯 / 消灯の出力操作を行う回路ならびにアセンブラプログラムを実装する.

More information

スライド 1

スライド 1 RX62N 周辺機能紹介 RTC リアルタイムクロック ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ RTC の概要 プログラムサンプル プログラムサンプルのカスタマイズ 2 RTC の概要 3 RTC の仕様 32.768KHz メイン発振 サブ発振 CPG RTC システムクロック (ICLK) 周辺モジュールクロック

More information

Sensorless Field Oriented Control (FOC) of an AC Induction (ACIM) Using Field Weakening

Sensorless Field Oriented Control (FOC) of an AC Induction (ACIM) Using Field Weakening 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います AN1206 磁界弱め制御を採用した AC 誘導モータ (ACIM) のセンサレス磁界方向制御 (FOC) Author: Mihai Cheles Microchip Technology Inc. Co-author:Dr.-Ing.Hafedh Sammoud APPCON Technologies

More information

DS00937A_JP

DS00937A_JP PIC18 MCU の使用による PID コントローラの実装 Author: はじめに Chris Valenti Microchip Technology Inc. 1700 年代の後期から 連続プロセスはフィードバックループによって制御されてきました 1788 年にジェームスワットはスチームエンジンの速度制御にフライボールガバナーを使用しました Taylor Instrument 社は 1940

More information

RL78開発環境移行ガイド R8C/M16C, H8S/H8SXからRL78への移行(統合開発環境編)(High-performance Embedded Workshop→CS+)

RL78開発環境移行ガイド R8C/M16C, H8S/H8SXからRL78への移行(統合開発環境編)(High-performance Embedded Workshop→CS+) RL78 開発環境移行ガイド R8C/M16C, H8S/H8SXからRL78への移行 ( 統合開発環境編 ) (High-performance Embedded Workshop CS+) 2017/4/7 R20UT2087JJ0103 ソフトウェア事業部ソフトウエア技術部ルネサスシステムデザイン株式会社 はじめに 本資料は 統合開発環境 High-performance Embedded Workshop

More information

Reduction of the High-Frequency Switching Noise in the MCP16301 High-Voltage Buck Converter

Reduction of the High-Frequency Switching Noise in the MCP16301 High-Voltage Buck Converter 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います AN466 MCP630 高電圧降圧型コンバータにおける高周波スイッチングノイズの低減 著者 : はじめに Valentin Constantin Microchip Technology Inc. 高入力電圧 DC/DC 降圧型コンバータの開発では 効率とサイズのトレードオフを検討する必要があります

More information

TB3172 Cortex -M7 マイクロコントローラの XDMAC を使ってオーディオアプリケーションにピンポンバッファリングを実装する方法 はじめに オーディオシステムアプリケーションでは リアルタイムシステムに関する代表的なプロデューサ / コンシューマ問題が発生する可能性があります タイミ

TB3172 Cortex -M7 マイクロコントローラの XDMAC を使ってオーディオアプリケーションにピンポンバッファリングを実装する方法 はじめに オーディオシステムアプリケーションでは リアルタイムシステムに関する代表的なプロデューサ / コンシューマ問題が発生する可能性があります タイミ Cortex -M7 マイクロコントローラの XDMAC を使ってオーディオアプリケーションにピンポンバッファリングを実装する方法 はじめに オーディオシステムアプリケーションでは リアルタイムシステムに関する代表的なプロデューサ / コンシューマ問題が発生する可能性があります タイミングの制約にはレイテンシ サンプリングレート サンプリング期間 リアルタイム応答等があります 通常 オーディオのタイミング問題に対するソリューションを実装するには

More information

【注意事項】RX Driver Package、 RXファミリ RTC モジュール Firmware Integration Technology

【注意事項】RX Driver Package、 RXファミリ RTC モジュール Firmware Integration Technology 注意事項 RX Driver Package RX ファミリ RTC モジュール Firmware Integration Technology 概要 RX Driver Package および RX ファミリ RTC モジュール Firmware Integration Technology( 以下 RTC FIT モジュール ) の使用上の注意事項を連絡します 1. R_RTC_Read 関数における時刻読み出し処理の注意事項

More information

AN1817 Using a Hardware or Software CRC with Enhanced Core PIC16F1XXX in Class B Applications

AN1817 Using a Hardware or Software CRC with Enhanced Core PIC16F1XXX in Class B Applications 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います AN1817 クラス B アプリケーションで拡張コア PIC16F1XXX のハードウェアまたはソフトウェア CRC を使う方法 著者 : 1.0 はじめに Corey Simoncic Microchip Technology Inc. 安全が重視されるアプリケーションでフォルトを検出するためにマイクロコントローラでクラス

More information

AN424 Modbus/TCP クイックスタートガイド CIE-H14

AN424 Modbus/TCP クイックスタートガイド CIE-H14 Modbus/TCP クイックスタートガイド (CIE-H14) 第 1 版 2014 年 3 月 25 日 動作確認 本アプリケーションノートは 弊社取り扱いの以下の機器 ソフトウェアにて動作確認を行っています 動作確認を行った機器 ソフトウェア OS Windows7 ハードウェア CIE-H14 2 台 ソフトウェア ezmanager v3.3a 本製品の内容及び仕様は予告なしに変更されることがありますのでご了承ください

More information

A.book

A.book 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います USB Type-C の概要 AN1953 Author: Andrew Rogers Microchip Technology Inc. はじめに USB-IF が策定した全く新しい USB Type-C コネクタの登場により USB は今後さらに多くの機器への採用が広がる事が確実となりました

More information

三菱電機マイコン機器ソフトウエア株式会社

三菱電機マイコン機器ソフトウエア株式会社 MU500-RX サンプル回路仕様書 三菱電機マイコン機器ソフトウエア株式会社 2012-5-9 1 概要 1.1 目的本仕様書は MU500-RX と MU500-RK で実現する 1 秒カウンタの仕様について記述するものである マイコンで 1 秒を生成し 表示は 7 セグメント LED を用いる また 開始 / 停止は Push-SW を使う 1.2 関連文書 MU500-RX

More information

スライド 1

スライド 1 RX62N 周辺機能紹介 CMT コンペアマッチタイマ ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ CMT の概要 プログラムサンプル プログラムサンプルのカスタマイズ 2 CMT の概要 3 CMT の仕様 CMT ユニット 0 チャネル 16ビットタイマ CMT0 CMT1 ユニット 1 CMT2 CMT3

More information

Notes and Points for TMPR454 Flash memory

Notes and Points for TMPR454 Flash memory 表紙 TMPR454 内蔵 Flash メモリ対応版手順書 株式会社 DTS インサイト ご注意 (1) 本書の内容の一部または 全部を無断転載することは禁止されています (2) 本書の内容については 改良のため予告なしに変更することがあります (3) 本書の内容について ご不明な点やお気付きの点がありましたら ご連絡ください (4) 本製品を運用した結果の影響については (3) 項にかかわらず責任を負いかねますのでご了承ください

More information

Microsoft PowerPoint - RL78G14_動画マニュアル_タイマRD.ppt [互換モード]

Microsoft PowerPoint - RL78G14_動画マニュアル_タイマRD.ppt [互換モード] RL78/G14 周辺機能紹介タイマ RD ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ タイマ RD の概要 PWM 機能のプログラム サンプル紹介 相補 PWM モードのプログラム サンプル紹介 2 タイマ RD の概要 3 タイマ RD の機能 モード 使用チャネル チャネル0, チャネル1 独立で使用

More information

1. A/D 入力について分解能 12bit の A/D コンバータ入力です A/D 入力電圧とディジタル値との対応は理論上 入力電圧 0V : 0 入力電圧 +3V : 4095 です 実際はオフセットと傾きがあり ぴったりこの数値にはなりません 2. A/D 入力に使用する信号 STM32L_A

1. A/D 入力について分解能 12bit の A/D コンバータ入力です A/D 入力電圧とディジタル値との対応は理論上 入力電圧 0V : 0 入力電圧 +3V : 4095 です 実際はオフセットと傾きがあり ぴったりこの数値にはなりません 2. A/D 入力に使用する信号 STM32L_A STM32L_ADC の説明 V003 2014/03/30 STM32L-Discovery の A/D 入力を行うプログラムです A/D CH0 ~ A/D CH3 の 4 本の入力が可能です 提供する PC のアプリケーション Access_SerialPort を使用して UART( 非同期シリアル通信 ) により A/D 入力の表示を行うことができます 無料の開発ツール Atollic TrueSTUDIO

More information

-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR

-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR 第 回マイクロプロセッサのしくみ マイクロプロセッサの基本的なしくみについて解説する. -1 マイクロプロセッサと周辺回路の接続 制御バス プロセッサ データ バス アドレス バス メモリ 周辺インタフェース バスの基本構成 Fig.-1 バスによる相互接続は, 現在のコンピュータシステムのハードウェアを特徴づけている. バス (Bus): 複数のユニットで共有される信号線システム内の データの通り道

More information

スライド 1

スライド 1 RX62N 周辺機能紹介 TMR 8 ビットタイマ ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ TMR の概要 プログラムサンプル (1) パルス出力機能 (8 ビットモード ) プログラムサンプル (2) インターバルタイマ機能 (16 ビット コンペアマッチカウントモード ) プログラムサンプルのカスタマイズ

More information

世界最高水準の 8/16 ビット PIC マイクロコントローラの伝統を継承し PIC32 ファミリ誕生は 32 ビットの性能と大容量のメモリで複雑化を続ける組み込みシステム設計の課題を解決します 高性能と大容量メモリ RTOS タッチパネル 複雑なアプリケーション向け MHz 1.56 DMIPS

世界最高水準の 8/16 ビット PIC マイクロコントローラの伝統を継承し PIC32 ファミリ誕生は 32 ビットの性能と大容量のメモリで複雑化を続ける組み込みシステム設計の課題を解決します 高性能と大容量メモリ RTOS タッチパネル 複雑なアプリケーション向け MHz 1.56 DMIPS 32-bit Microcontrollers PIC32 マイクロコントローラファミリ USB CAN Ethernet 機能内蔵 www.microchip.com/pic32 世界最高水準の 8/16 ビット PIC マイクロコントローラの伝統を継承し PIC32 ファミリ誕生は 32 ビットの性能と大容量のメモリで複雑化を続ける組み込みシステム設計の課題を解決します 高性能と大容量メモリ RTOS

More information

スライド 1

スライド 1 東北大学工学部機械知能 航空工学科 2019 年度クラス C D 情報科学基礎 I 6. MIPS の命令と動作 演算 ロード ストア ( 教科書 6.3 節,6.4 節命令一覧は p.113) 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ レジスタ間の演算命令 (C 言語 ) c = a + b; ( 疑似的な MIPS アセンブリ言語

More information

また RLF 命令は 図 2 示す様に RRF 命令とは逆に 各ビットを一つずつ 左方向に回転 ( ローテイト ) する命令である 8 ビット変数のアドレスを A とし C フラグに 0 を代入してから RLF A,1 を実行すると 変数の内容が 左に 1 ビットシフトし 最下位ビット (LSB)

また RLF 命令は 図 2 示す様に RRF 命令とは逆に 各ビットを一つずつ 左方向に回転 ( ローテイト ) する命令である 8 ビット変数のアドレスを A とし C フラグに 0 を代入してから RLF A,1 を実行すると 変数の内容が 左に 1 ビットシフトし 最下位ビット (LSB) コンピュータ工学講義プリント (12 月 11 日 ) 今回は ローテイト命令を用いて 前回よりも高度な LED の制御を行う 光が流れるプログラム 片道バージョン( 教科書 P.119 参照 ) 0.5 秒ごとに 教科書 P.119 の図 5.23 の様に LED の点灯パターンが変化するプログラムを作成する事を考える この様にすれば 光っている点が 徐々に右に動いているように見え 右端まで移動したら

More information

Using RN4020 for Bluetooth Smart Communication.fm

Using RN4020 for Bluetooth Smart Communication.fm 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います AN1861 Microchip 社の RN4020 モジュールと 16 ビット PIC マイクロコントローラを使った Bluetooth Smart 通信 Author: Venkatesh Bengeri and Pradeep Shamanna はじめに大部分の組み込みアプリケーションには

More information

Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M

Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル 413180100 19.4 システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M21/M22/M23/M24/M25 テクニカルマニュアル 413556900 21.4 システムリセットコントローラ

More information

A.book

A.book 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います MCP6421 電磁干渉除去比 (EMIRR) 評価用ボードユーザガイド 2017 Microchip Technology Inc. DS50002175A_JP Microchip 社製デバイスのコード保護機能に関して次の点にご注意ください Microchip 社製品は 該当する Microchip

More information

Sample Rate Conversion Library for PIC32 User’s Guide

Sample Rate Conversion Library for PIC32 User’s Guide 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 2013 Microchip Technology Inc DS61190A_JP Microchip 社製デバイスのコード保護機能に関して次の点にご注意ください Microchip 社製品は 該当する Microchip 社データシートに記載の仕様を満たしています Microchip 社では

More information

CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続

CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続 CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを

More information

まず,13 行目の HardwareTimer Timer(1); は,HardwareTimer というクラスを利用するという宣言である. この宣言によって Timer というインスタンスが生成される.Timer(1) の 1 は,OpenCM に 4 個用意されているタイマのうち,1 番のタイマ

まず,13 行目の HardwareTimer Timer(1); は,HardwareTimer というクラスを利用するという宣言である. この宣言によって Timer というインスタンスが生成される.Timer(1) の 1 は,OpenCM に 4 個用意されているタイマのうち,1 番のタイマ 8 タイマ割り込みを使ってみよう割り込み (Interrupt) とは, 言葉の意味の通り, ある作業中に割り込むことである. マイコンにおいてはとても重要な機能の一つである. 例えば, インスタントカップ麺にお湯を入れて 3 分間待ってから食べることを想像してみよう. お湯を入れてカップ麺ができるまでの 3 分間, 時計の針だけを見つめ続けて, 他には何にもせずに待ち続ける人はほとんどいないだろう.

More information

Polycom RealConnect for Microsoft Office 365

Polycom RealConnect for Microsoft Office 365 ユーザガイド Polycom RealConnect for Microsoft Office 365 1.0 4 月 2017 年 3725-06676-005 A Copyright 2017, Polycom, Inc. All rights reserved. 本書のいかなる部分も Polycom, Inc. の明示的な許可なしに いかなる目的でも 電子的または機械的などいかなる手段でも 複製

More information

PowerPoint Presentation

PowerPoint Presentation Armv8-M セキュアマイコンプログラミングテクニック 技術チーム / 殿下 信二 このセッションの目的 Armv8-M セキュアマイコンの使い方の基礎を学ぶ Cortex-M マイコンと Armv8-M セキュアマイコンの違い 簡単です Armv8-M セキュアマイコンプログラミング なぜセキュアマイコンが必要ですか? 製品が偽造 模造 過剰生産されるリスクの低減 IoT 製品のメリット ( コネクティビティ

More information

DS01149C_JP

DS01149C_JP ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします マイクロチップのスタンドアロンリチウムイオンバッテリ充電管理コントローラを使用したリチウムイオンバッテリ充電回路および負荷分担システムの設計 著者 : はじめに Brian Chu Microchip Technology Inc. バッテリは 多くの携帯型電子機器で主なエネルギー源として使用されています

More information

デジタル シグナル コントローラ ソリューション マイクロチップ社の世界最高水準の8ビットPIC マイクロコントローラの伝統を継承した 16ビットdsPIC デジタル シグナル コントローラ(DSC)の幅広い製品ラインナップは システム コストの低減と効率向上によって 要求の厳しいアプリケーションの

デジタル シグナル コントローラ ソリューション マイクロチップ社の世界最高水準の8ビットPIC マイクロコントローラの伝統を継承した 16ビットdsPIC デジタル シグナル コントローラ(DSC)の幅広い製品ラインナップは システム コストの低減と効率向上によって 要求の厳しいアプリケーションの dspic dspic デジタル シグナル コントローラ ソリューション マイクロチップ社の世界最高水準の8ビットPIC マイクロコントローラの伝統を継承した 16ビットdsPIC デジタル シグナル コントローラ(DSC)の幅広い製品ラインナップは システム コストの低減と効率向上によって 要求の厳しいアプリケーションの競争力向上を実現します デジタル シグナル コントローラ(DSC)は デジタル

More information

内容 1. 仕様 動作確認条件 ハードウェア説明 使用端子一覧 ソフトウェア説明 動作概要 ファイル構成 オプション設定メモリ 定数一覧 変数一

内容 1. 仕様 動作確認条件 ハードウェア説明 使用端子一覧 ソフトウェア説明 動作概要 ファイル構成 オプション設定メモリ 定数一覧 変数一 RX210 グループ IRQ 割り込みを使用したパルス出力 要旨 本サンプルコードでは IRQ 割り込みが発生すると 一定期間タイマでパルスを出力する 方法について説明します 対象デバイス RX210 1 / 25 内容 1. 仕様... 3 2. 動作確認条件... 3 3. ハードウェア説明... 3 3.1 使用端子一覧... 3 4. ソフトウェア説明... 4 4.1 動作概要... 4

More information

ヤマハDante機器と他社AES67機器の接続ガイド

ヤマハDante機器と他社AES67機器の接続ガイド はじめに AES67 は 高性能なデジタル IP ネットワークの相互接続を実現するための標準規格です AES67 は や Ravenna Q-LAN Livewire WheatNet などの異なるネットワーク規格で構築されたシステム間で オーディオ信号を送受信する手段を提供します ヤマハも 機器のアップデートにより順次 AES67 への対応を開始し 第一弾としてデジタルミキシングコンソール CL/QL

More information

MPLAB Code Configurator User’s Guide

MPLAB Code Configurator User’s Guide MPLAB Code Configurator ユーザガイド 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 2015 Microchip Technology Inc. DS40001725B_JP Microchip 社製デバイスのコード保護機能に関して以下の点にご注意ください Microchip 社製品は 該当する Microchip

More information

ex05_2012.pptx

ex05_2012.pptx 2012 年度計算機システム演習第 5 回 2012.05.25 高水準言語 (C 言語 ) アセンブリ言語 (MIPS) 機械語 (MIPS) コンパイラ アセンブラ 今日の内容 サブルーチンの実装 Outline } ジャンプ 分岐命令 } j, jr, jal } レジスタ衝突 回避 } caller-save } callee-save 分岐命令 ( 復習 ) } j label } Jump

More information

ソフトウェア基礎技術研修

ソフトウェア基礎技術研修 算術論理演算ユニットの設計 ( 教科書 4.5 節 ) yi = fi (x, x2, x3,..., xm) (for i n) 基本的な組合せ論理回路 : インバータ,AND ゲート,OR ゲート, y n 組合せ論理回路 ( 復習 ) 組合せ論理回路 : 出力値が入力値のみの関数となっている論理回路. 論理関数 f: {, } m {, } n を実現.( フィードバック ループや記憶回路を含まない

More information

アジェンダ Renesas Synergy TM プラットフォーム構成 ThreadX とは ThreadX の状態遷移 ThreadX とμITRONの機能比較 まとめ ページ 2

アジェンダ Renesas Synergy TM プラットフォーム構成 ThreadX とは ThreadX の状態遷移 ThreadX とμITRONの機能比較 まとめ ページ 2 Renesas Synergy TM プラットフォーム ThreadX リアルタイム OS 紹介 アジェンダ Renesas Synergy TM プラットフォーム構成 ThreadX とは ThreadX の状態遷移 ThreadX とμITRONの機能比較 まとめ ページ 2 Synergy プラットフォーム構成中核を担う ThreadX リアルタイム OS ご紹介部分 ページ 3 ThreadX

More information

内容 1. APX-3302 の特長 APX-3312 から APX-3302 へ変更するためには 差分詳細 ハードウェア ハードウェア性能および仕様 ソフトウェア仕様および制限 Ini ファイルの設

内容 1. APX-3302 の特長 APX-3312 から APX-3302 へ変更するためには 差分詳細 ハードウェア ハードウェア性能および仕様 ソフトウェア仕様および制限 Ini ファイルの設 APX-3312 と APX-3302 の差分一覧 No. OM12021D APX-3312 と APX-3302 は どちらも同じ CameraLink 規格 Base Configuration カメラ 2ch 入力可能なボードになります 本書では APX-3312 をご利用になられているお客様が APX-3302 をご利用になられる場合の資料として 両ボードについての差異 を記述しております

More information