Microsoft PowerPoint - クロックジッタ_Handsout.ppt
|
|
|
- このか いまいだ
- 5 years ago
- Views:
Transcription
1 クロックジッタの ADC 性能への影響 ヴェリジー株式会社プリンシパル アプリケーション コンサルタント 前田明徳
2 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
3 研究の背景 アナログ ディジタル変換器 (ADC) の性能が向上してきた サンプル周波数 : >100MHz 分解能 : > 14ビット 入力帯域 : > 1GHz このような ADC をテストするためにはクリーンなサイン波が必要 低歪 低ジッタ 低歪については前回紹介 同様に低ジッタのクロックも必要
4 高速 ADC のアプリケーション 16 ビット数 デジタルカメラ VDSL 無線 LAN デジタル テレビセット トップ ボックス 光ディスク, 磁気ディスクリード チャネル サンプル周波数 [MHz]
5 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
6 ADC の種類 VIN VREF 積分器 R + Vi 比較器 + 制御 電圧 Vin Vin + Comp VIN VREF カウンタ DAC Vi Ti ( 固定 ) Tr 時間 VIN=VREF *Tr/Ti 積分型 ADC 時間 MSB LSB コード 制御 SAR 型 ADC VREF R 2R 2R R 5/8 3/8 1/8 VIN 比較器 to 2 Encoder (2-bit ADC) MSB LSB フラッシュ型 ADC Vin 積分器 1-bit DAC 比較器 1 クロック遅延 デジタルストリーム ΔΣ 型 ADC # SAR=Successive Approximation Register
7 パイプライン型 ADC VIN S/H 1st Stage 2nd Stage 3rd Stage 4th Stage 多段サブレンジ型 各ステージではフラッシュ型で変換し LSB 以下のアナログ差分を次のステージに渡す 補正回路 ディジタル出力 ADC DAC 差分回路
8 サンプリング : 連続時間信号から離散時間信号へ サンプリング 連続時間信号 振幅 時間 離散時間信号
9 サンプリングの帯域制限 2*F max < Fs 帯域制限された信号 Fs: サンプリング周波数 振幅 0 F max Fs 2 周波数 Fs
10 ADC によるリアルタイム サンプリング Fs ( サンプリング周波数 ) 信号源 アンチ エリアジング フィルタ (LPF) ADC 波形メモリ データプロセシング アンチ エリアジング フィルタ (LPF) Ft < Fs/2 信号帯域 0 Fs/2 Fs
11 サイン波による ADC のテスト項目 S/(N+D) Signal to Noise and Distortion Ratio (SINAD) ENOB Effective Number of Bits ( 有効ビット数 ) S/N Signal to Noise Ratio (SNR) THD Total Harmonic Distortion ( 全高調波歪 ) SFDR Spurious Free Dynamic Range
12 サイン波による ADC のテスト クロック源 信号源 ADC N ビット データキャプチャ データプロセシング (FFT) サイン波 周波数スペクトラム
13 周波数ドメイン解析 S 基本波 振幅 スプリアス 高調波 H2 H3 H4 H5 Ft (M) 周波数 N/2 ノイズ
14 周波数ドメイン解析のパラメタ定義 サンプリング周波数 Fadc [Hz] データの数 N [points] 信号測定時間 N/Fadc [sec] データ中のサイン波のサイクル数 M [cycles] 解析帯域 Fadc/2 [Hz] 周波数分解能 1/UTP = Fadc/N [Hz] 信号ビン M 高調波ビン 2M, 3M, 4M,...
15 パワーの計算 信号パワー 全ノイズパワー 全高調波パワー 2 fsp[m] N 1 M ( fsp[ k]) + ( k = 1 k = M + 1 r ( fsp[ km]) k = 2 2 fsp[ k]) 2 fsp : 周波数ドメインでのビンの信号の振幅
16 パラメタの計算 S/(N+D) = 10 * log Signal Power Total Noise Power S/N = 10 * log Signal Power Total Noise Power - Total Harmonics Power THD = 10 * log Total Harmonics Power Signal Power SFDR = Signal Level[dB] - Max.Spurious Level[dB] ENOB= S/(N+D)[dB]
17 実際の ADC の測定結果の例 10 ビット 20Msps ADC 入力信号 : 1MHz サイン波 SINAD=53.7dB SNR=55.4dB THD= -58.7dB (9th) ENOB=8.6 bits
18 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
19 ジッタの定義 INCITS/TR-35:2004[R2009] Information technology - Fibre Channel - Methodology of Jitter and Signal Quality Specification (FC-MJSQ) [T11.2 ] jitter: the collection of instantaneous deviations of a signal edge times at a defined signal level of the signal from the reference times for those events. ジッタ : ある定められたレベルの信号のエッジ時間と 基準時間の その瞬間の偏差の集まり
20 ジッタの分類 INCITS/TR-35:2004[R2009] Information technology - Fibre Channel - Methodology of Jitter and Signal Quality Specification (FC-MJSQ) [T11.2 ]
21 Bounded & Unbounded Jitter Unbounded jitter has the property that some finite population exists at all values of jitter (assuming an infinite sample size). Bounded jitter has the property that no population exists beyond specific limits regardless of the number of events obtained. All bounded jitter is deterministic (by definition) and all unbounded jitter is Gaussian.
22 Bounded & Unbounded Jitter Unbounded ジッタは 無限のサンプル数を仮定すると 総てのジッタ値に対して有限のサンプルが存在する どんなに大きな偏差も存在する ガウス分布する Bounded ジッタはサンプル数に関係なく ある範囲を超えるとそこにはサンプルが存在しない 偏差はある範囲内にしか存在しない Bounded ジッタは Deterministic ジッタである
23 Correlated & Uncorrelated Jitter Correlated : 伝送されているデータと関連がある Uncorrelated: 伝送されているデータと関連がない
24 クロックのジッタ INCITS/TR-35:2004[R2009] Information technology - Fibre Channel - Methodology of Jitter and Signal Quality Specification (FC-MJSQ) [T11.2 ]
25 実際のクロックのジッタ クロックのジッタは unbounded jitter のみでガウス分布している ピーク値ではなくシグマ値でジッタ量をあらわす
26 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
27 クロック ジッタと SNR
28 クロック ジッタによる SNR の計算
29 クロック ジッタによる SNR クロック ジッタによる SNR は入力信号の周波数とジッタのみで決まる クロックの周波数には関係しない
30 入力信号周波数 クロック ジッタと SNR
31 入力信号のジッタと SNR
32 入力信号のジッタによる SNR の計算
33 入力信号のジッタによる SNR クロック ジッタによる SNR と同じ
34 入力信号の周波数 ジッタと SNR
35 入力信号を変化させた時の ADC の SNR クロック 100MHz 信号源 1MHz ~ 1GHz 14 ビット ADC データキャプチャ データプロセシング (FFT) SNR, Jitter and Input Frequency SNR (db) E E E E+09 Input Frequency (Hz) 0.1ps 0.5ps 1ps 5ps
36 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
37 クロックの位相雑音 クロックのジッタ性能を Phase Noise ( 位相雑音 ) で議論することが多くなった 発振器 PLL などの仕様はジッタではなく位相雑音が用いられている アプリケーションが RF に及ぶようになり RF でよく用いられる位相雑音が使われるようになった (?)
38 位相雑音のあるクロック : 位相雑音 Frequency Offset Phase Noise (dbm/hz) 1KHz KHz KHz MHz MHz MHz GHz -175 Phase Noise Noise Power (dbm/hz) E E E E E E E+09 Frequency Offset (Hz)
39 位相雑音のあるクロック : 150MHz, 0dBm Phase Noise Voltage 3.0E E E-04 Voltage(V) 0.0E E E E Time (usec)
40 位相雑音のあるクロック : 雑音電圧 Phase Noise Voltage 3.0E E-04 Voltage(V) 1.0E E E-04 ピーク ピーク値 : 509uV シグマ値 : 78.3uV -2.0E E Time (usec) Noise Voltage Histogram Noise Voltage Histogram 120 ヒストグラム 120 シグマ 78.3uV の正規分布 Event [count] 60 Event [count] E E E E E E E E E-04 Voltage [V] 0 3.0E E E E E E E E E-04 Voltage [V]
41 雑音電圧からのジッタ計算 ジッタ [sec rms] = 雑音電圧 [V rms] 2 * π * 周波数 [Hz] * 振幅 [V] = 78.3uV rms 2 * π * 150MHz * V = 0.263ps rms
42 位相雑音からの雑音電圧 ノイズ フロアの電圧 (0Hz 2.048GHz) 74.7uV rms 0.25psec rms
43 位相雑音のあるクロックでの ADC の SNR クロック 150MHz 信号源 1MHz ~ 1GHz 14 ビット ADC データキャプチャ データプロセシング (FFT) ADC SNR SNR (db) ジッタ : 0.27ps rms E E E E+09 Input Frequency (Hz)
44 位相雑音のあるクロック 位相雑音はランダム ノイズとなる Unbounded Jitter 雑音電圧がジッタとして現れる クロック入力の持つ周波数帯域の総てのノイズがジッタとなる クロックの電圧ノイズが大きいとジッタが増加する 高域のノイズまで影響がある
45 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
46 クロックのノイズが ADC のスペクトラムに与える影響 クロック源のノイズが ADC のノイズ フロアにどのように影響するか? ノイズの周波数の偏り 150MHz, 0dBm ノイズ電圧 : 100uV rms (-67dBm) 0.335psec rms jitter
47 ケース A: ホワイト ノイズ 150MHz
48 ケース B: ピンク ノイズ 150MHz 37.5MHz
49 ADC の SNR クロック 150MHz 信号源 1MHz ~ 1GHz 14 ビット ADC データキャプチャ データプロセシング (FFT) ADC SNR ジッタ : 0.34ps rms SNR (db) ケース : A ケース :B とも同じ結果 E E E E+09 Input Frequency (Hz)
50 ケース A : ホワイト ノイズのスペクトラム 16MHz 160MHz 630MHz 1GHz
51 ケース B: ピンク ノイズのスペクトラム 16MHz
52 ケース B: ピンク ノイズのスペクトラム 160MHz
53 ケース B: ピンク ノイズのスペクトラム 630MHz
54 ケース B: ピンク ノイズのスペクトラム 1GHz
55 クロックのノイズによるノイズ フロアへの影響 Signal ADC Output f DC Clock f fclock/2 DC f fclock f f
56 160MHz を入力した時の例 Signal ADC f 160MHz Clock
57 ケース B: ピンク ノイズのスペクトラム 160MHz 37.5MHz 37.5MHz
58 クロックのノイズが ADC のスペクトラムに与える影響 クロック源のノイズが ADC のノイズ フロアにどのように影響するか? スプリアスがあるとき 150MHz, 0dBm 7MHz, 137MHz, 304MHz スプリアス振幅 : 100uV rms (-67dBm) 0.335psec rms jitter
59 クロックのスペクトラム 7MHz 137MHz 304MHz
60 ADC の SNR クロック 150MHz 信号源 1MHz ~ 1GHz 14 ビット ADC データキャプチャ データプロセシング (FFT) ジッタ : 0.34ps rms 7MHz, 137MHz, 304MHz とも同じ結果
61 7MHz スプリアスの時のスペクトラム 160MHz 630MHz
62 137MHz スプリアスの時のスペクトラム 160MHz 630MHz
63 304MHz スプリアスの時のスペクトラム 160MHz 630MHz
64 スプリアスのあるクロック 位相変調された結果と同じ 変調周波数 f mod f mod = f s m*f c あるいは f mod = m*f c -f s 0 < f mod < f c /2 f s : スプリアス周波数 f c : クロック周波数 m: 任意の整数
65 137MHz スプリアスの場合 変調周波数 = 150MHz 137MHz = 13MHz 13MHz 13MHz
66 クロックのノイズが ADC のスペクトラムに与える影響 ADC の SNR は クロックのノイズの種類によらず 全帯域のパワーで決まる ADC 出力を FFT した時 そのノイズ フロアに クロックのノイズの周波数の偏りの形が現れることがある スプリアスがあると 位相変調されたようなスペクトラムとなる
67 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
68 クロックの生成 位相雑音のあるサイン波形を D- フリップ フロップで半分の周波数のクロックを作ることを考える
69 サイン波形の位相雑音 125MHz 0dBm 総ノイズ電圧 : 486uV rms 総ノイズ パワー : -53.3dBm ジッタ : 1.75psec rms
70 サイン波からクロック波へ 理想コンパレータ 理想 D フリップ フロップ
71 サイン波形のジッタはそのままクロック波形へ 周波数 : 125MHz 振幅 : 1Vpp スルーレート : 1V/nsec ジッタ : 1.75ps rms
72 クロック波形のスペクトラム
73 周波数を半分に 理想コンパレータ 理想 D フリップ フロップ
74 ジッタは変わらない 周波数 : 62.5MHz 振幅 : 1Vpp スルーレート : 1V/nsec ジッタ : 1.75ps rms
75 クロック波形のスペクトラム 位相雑音が減っている
76 なぜ 位相雑音が減るのか? サイン波 クロック波 周波数が半分のクロック波 ジッタは変わらない = 総ノイズ量は変わらない 1 本のスペクトラム ノイズは 1 本に集中 複数本のスペクトラム ノイズが分散される 複数本のスペクトラム ( 本数は倍 ) ノイズがさらに分散される
77 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
78 クロック入力ノイズを減らす ADC 低位相雑音発振器 バンドパスフィルタ
79 クロック入力ノイズを減らす ADC 低位相雑音発振器 バンドパスフィルタ
80 位相雑音を減らす ADC 分周期 D C Q Q 低位相雑音発振器 バンドパスフィルタ
81 位相雑音を減らす 分周期 D C Q Q 低位相雑音発振器 バンドパスフィルタ ADC 分周期 D C Q Q バンドパスフィルタ
82 内容 アナログ デジタル変換器のテストジッタについてジッタと SNR 位相雑音クロック ノイズのスペクトラムへの影響クロックの生成ジッタを低減するにはまとめ
83 まとめ クロックのジッタは Unbounded であり ガウス分布する 位相雑音は Unbounded ジッタと同じである クロック入力の全帯域のノイズがジッタとしてあらわれ ADC の SNR を劣化させる ノイズの種類によらない スペクトラム解析時にはクロックのノイズの種類や帯域を知っておく必要がある ジッタによる ADC の SNR の劣化はクロック周波数によらず ADC への入力周波数とクロックのジッタで決まる 広帯域の ADC 評価にはクロックのノイズ 帯域に注意が必要
84 ご清聴ありがとうございました ヴェリジー株式会社プリンシパル アプリケーション コンサルタント 前田明徳
ADC121S Bit, ksps, Diff Input, Micro Pwr Sampling ADC (jp)
ADC121S625 ADC121S625 12-Bit, 50 ksps to 200 ksps, Differential Input, Micro Power Sampling A/D Converter Literature Number: JAJSAB8 ADC121S625 12 50kSPS 200kSPS A/D ADC121S625 50kSPS 200kSPS 12 A/D 500mV
ADC78H90 8-Channel, 500 kSPS, 12-Bit A/D Converter (jp)
8-Channel, 500 ksps, 12-Bit A/D Converter Literature Number: JAJSA63 8 500kSPS 12 A/D 8 12 CMOS A/D 500kSPS / AIN1 AIN8 8 SPI QSPI MICROWIRE DSP (AV DD ) 2.7V 5.25V (DV DD ) 2.7V AV DD 3V 1.5mW 5V 8.3mW
アジェンダ ミックスド シグナルのクロッキングの問題点 クロック ジッタの考え方と時間ドメインと周波数ドメイン ミックスド シグナルでのシステム クロッキングに対する適切な設計アプローチ 2
The World Leader in High Performance Signal Processing Solutions FPGA 時代の高速データ コンバータのクロッキング アナログ デバイセズ株式会社 アナログ デバイセズ株式会社石井聡 アジェンダ ミックスド シグナルのクロッキングの問題点 クロック ジッタの考え方と時間ドメインと周波数ドメイン ミックスド シグナルでのシステム クロッキングに対する適切な設計アプローチ
インターリーブＡＤＣでのタイミングスキュー影響のデジタル補正技術
1 インターリーブADCでのタイミングスキュー影響のデジタル補正技術 浅見幸司 黒沢烈士 立岩武徳 宮島広行 小林春夫 ( 株 ) アドバンテスト 群馬大学 2 目次 1. 研究背景 目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ
PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2
The World Leader in High Performance Signal Processing Solutions PLL アン ドゥ トロア ( その 1) PLL( 位相ロック ループ ) 回路の基本と各部動作 アナログ デバイセズ株式会社石井聡 PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK)
ADC082S021 2 Channel, 50 ksps to 200 ksps, 8-Bit A/D Converter (jp)
2 Channel, 50 ksps to 200 ksps, 8-Bit A/D Converter Literature Number: JAJSAA2 2 200KSPS 8 A/D 2 8 CMOS A/D 50kSPS 200kSPS / IN1 IN2 1 2 SPI QSPI MICROWIRE DSP 2.7V 5.25V 3V 1.6mW 5V 5.8mW 3V 0.12 W 5V
オーバーサンプリングによる ADC12 の高分解能
www.tij.co.jp アプリケーション レポート JAJA088-2007 年 8 月 ADC12 オーバーサンプリングによる高分解能の実現 Harman Grewal ( 日本テキサス インスツルメンツ ( 株 ) 菅原仁 訳 ) MSP430 まえがきこのアプリケーション レポートでは オーバーサンプリング手法により ADコンバータ (ADC) が提供するビット数よりも高い分解能を実現する方法を説明します
LTC ビット、200ksps シリアル・サンプリングADC
µ CBUSY ANALOG INPUT 10V TO 10V 2. 2. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 V DIG V ANA PWRD BUSY CS R/C TAG SB/BTC DATA EXT/INT DATACLK DGND SY 28 27 26 25 24 23 22 21 20 19 18 17 16 15 10µF 0.1µF SERIAL INTERFACE
株式会社xx御中
SAW 共振子による低位相雑音発振器 と次世代携帯電話への応用 電子情報通信学会春季総合大会於名城大学 アール エフ アーキテクチャ株式会社 森榮真一 2017 年 3 月 26 日 サマリー : 次世代携帯電話向けローカル発振器の提案と検証 次世代携帯電話通信においては 更なる高速 大容量化が期待されている 今後 携帯電回線高速化の実現のために 利用電波帯域は数十 GHz 帯への移行が予測される
(Microsoft Word - PLL\203f\203\202\216\221\227\277-2-\203T\203\223\203v\203\213.doc)
ディジタル PLL 理論と実践 有限会社 SP システム 目次 - 目次 1. はじめに...3 2. アナログ PLL...4 2.1 PLL の系...4 2.1.1 位相比較器...4 2.1.2 ループフィルタ...4 2.1.3 電圧制御発振器 (VCO)...4 2.1.4 分周器...5 2.2 ループフィルタ抜きの PLL 伝達関数...5 2.3 ループフィルタ...6 2.3.1
AD_Vol42_No1_J1
A/D Rob Reeder Wayne Green Robert Shillito VOLTAGE dv Δv = Δt dt Δv VOLTAGE Δv 35fs A/D ADC AD9446-1 16 1MHz ADC 1MHz 35fs3dB S/NSNR 15MHz3 1dB 1fs ADC 1ADC ANALOG CONDITIONER INPUT ADC 1. DIGITAL OUTPUT?
untitled
CMOS 376-851511 0277 (30) 1788 0277 (30)1707 e-mail: k_haruo@el.gunma-u.ac.jp AD AD AD [] AD AD AD [] ISSCC 2007 TSMC ISSCC2007 ISSCC2007 /DAC (regulation) (AGC) ADC/DAC AD AD AD [] AD CMOS SAR ADC Gr),,
untitled
1 CMOS 0.35um CMOS, 3V CMOS 2 RF CMOS RF CMOS RF CMOS RFCMOS (ADC Fabless 3 RF CMOS 1990 Abidi (UCLA): Fabless RF CMOS CMOS 90% 4 5 f T [GHz] 450 400 350 300 250 200 150 Technology loadmap L[nm] f T [GHz]
Microsoft PowerPoint - 計測2.ppt [互換モード]
![Microsoft PowerPoint - 計測2.ppt [互換モード]](/thumbs/92/108700833.jpg "Microsoft PowerPoint - 計測2.ppt [互換モード]")
Ⅱ データ変換と信号処理 1. アナログとデジタル 5. 周波数解析 2. オペアンプ 5.2 離散フーリエ変換 2.1 加算 減算回路 5.3 窓関数 2.2 微分 積分回路 6. ラプラス変換とz 変換 3. 変換器 ( アナログ入出力 ) 6.1 ラプラス変換 6.2 z 変換 3.3 サンプル ホールド回路 7. 信号処理 3.4 アナログ マルチプレクサ 7.1 不規則信号 4. データ変換
(Microsoft Word - \216\374\224g\220\224\212g\222\243\203A\203_\203v\203^QEX.doc)
QEX 11 月掲載記事低価格スペアナの周波数拡張アダプタ ワンチップの GHz 帯シンセサイザ IC を応用して ローカル信号源とミキサーを一体化させた周波数拡張アダプタを試作しました RIGOL DSA815TG などの低価格スペアナで 6.5GHz までのフィルタやアンプの通過特性 スペクトルの測定を可能にします 周波数拡張アダプタの設計 製作 評価のレポートをいたします 1. ブロック図と主な仕様
ANJ_1092A
Application Note SBAA066 ± ± ± ± µ ± ± ± ± 24 Bits 20/24MSB 2 s f S 768 khz 25 MHz (1) V IH 2.0 5.0 V (1) V IL 0 0.8 V (2) V IH 3.0 0 V (2) V IL 5.0 4.2 V (1) I IH V IH = V DD ±10 µa (1) I IL V IL = 0V
スライド 1
Let s learn Signal Chain セッション 7 : A/D コンバータ性能の理解 R 14 R 15 Ratio-metric Biasing Circuit Ver.-2 A6 R 13 REF Buffer C 5 R 7 R 8 C 2 A1 R 3 R 4 A4 R 11 REF IN+ VS+ R G R 1 R 2 A3 R 9 Scaling R 10 R 12 C
Microsoft PowerPoint pptx
第 5 章周波数特性 回路が扱える信号の周波数範囲の解析 1 5.1 周波数特性の解析方法 2 周波数特性解析の必要性 利得の周波数特性 増幅回路 ( アナログ回路 ) は 信号の周波数が高くなるほど増幅率が下がり 最後には 増幅しなくなる ディジタル回路は 高い周波数 ( クロック周波数 ) では論理振幅が小さくなり 最後には 不定値しか出力できなくなる 回路がどの周波数まで動作するかによって 回路のスループット
高速度スイッチングダイオード
は簡単な構成で FM ステレオ送信を実現できる IC です ステレオコンポジット信号を作るステレオ変調器及び FM 信号を空中へ輻射するための FM トランスミッタで構成されています ステレオ変調器は 3kHz 発振器より MAIN SUB 及びパイロット信号からなるコンポジット信号を発生します FM トランスミッタは FM 帯のキャリアを発振させコンポジット信号によって FM 変調をかけ FM 波を空中に輻射します
V s d d 2 d n d n 2 n R 2 n V s q n 2 n Output q 2 q Decoder 2 R 2 2R 2R 2R 2R A R R R 2R A A n A n 2R R f R (a) 0 (b) 7.4 D-A (a) (b) FET n H ON p H
3 ( ) 208 2 3 7.5 A-D/D-A D-A/A-D A-D/D-A CCD D () ( ) A-D (ADC) D-A (DAC) LSI 7.5. - 7.4(a) n 2 n V S 2 n R ( ),, 2 n i i i V S /2 n MOS i V S /2 n 8 256 MOS 7.4(b) DA n R n 2 2R n MOS 2R R 2R 2R OP OP
Triple 2:1 High-Speed Video Multiplexer (Rev. C
www.tij.co.jp OPA3875 µ ± +5V µ RGB Channel OPA3875 OPA3875 (Patented) RGB Out SELECT ENABLE RED OUT GREEN OUT BLUE OUT 1 R G B RGB Channel 1 R1 G1 B1 X 1 Off Off Off 5V Channel Select EN OPA875 OPA4872
Microsoft PowerPoint - 受信機.ppt[読み取り専用]
![Microsoft PowerPoint - 受信機.ppt[読み取り専用]](/thumbs/96/129399243.jpg "Microsoft PowerPoint - 受信機.ppt[読み取り専用]")
受信機 1. 直線受信機 2. スーパヘテロダイン受信機 受信機 1.AM 受信機 DSB 受信機 SSB 受信機 2.FM 受信機 高周波増幅器 アンテナで受信した希望周波数 f s を増幅する 周波数変換回路 混合器と局部発振器からなり 高周波増幅された信号を中間周波数に変換する 局部発振器 スーパヘテロダイン受信機の局部発信周波数は受信周波数より中間周波数だけ高く ( 低く ) 設定する 混合器
OPA134/2134/4134('98.03)
OPA OPA OPA OPA OPA OPA OPA OPA OPA TM µ Ω ± ± ± ± + OPA OPA OPA Offset Trim Offset Trim Out A V+ Out A Out D In +In V+ Output In A +In A A B Out B In B In A +In A A D In D +In D V NC V +In B V+ V +In
Template R&S Datenblätter/Produktbroschüren/Specs
Version 02.01 October マイクロ波シグナル ジェネレータ R&S SMF100A 2010 次世代の信号発生機能 ローデ シュワルツ ジャパン株式会社 概要 主な特徴 優れた信号品質 typ.-120dbc typ.-148dbc ( typ.55dbc typ.-62dbc 生産分野での使用に最適
スライド 1
アクティブインダクタを用いた コモンモードノイズ低減フィルタ 北海道大学大学院情報科学研究科准教授池辺将之 研究背景 アナログ回路におけるインダクタ 高インダクタ部品は 外付けでサイズが大きい オンチップ用途では インダクタンスとQ 値が低い 開発目標 アクティブインダクタを用いた 小面積 チューナブルな有用回路の実現 ( 本提案 ) 増幅機能も有するコモンモードノイズ低減フィルタ アクティブインダクタ回路
MAX1420 DS rev1.J
19-1981; Rev 1; 5/4 EALUATION KIT AAILABLE Functional diagram appears at end of data sheet. µ PART TEMP RANGE PIN-PACKAGE CCM C to +7 C 48 TQFP ECM -4 C to +85 C 48 TQFP INP INN 1 2 3 4 5 6 7 8 9 1 11
高速データ変換
Application Report JAJA206 V+ R 5 V BIAS Q 6 Q R R 2 Q 2 Q 4 R 4 R 3 Q 3 V BIAS2 Q 5 R 6 V Ω Q V GS + R Q 4 V+ Q 2 Q 3 + V BE V R 2 Q 5 R Op Amp + Q 6 V BE R 3 Q 7 R 4 R 2 A A 2 Buffer 2 ± Ω Ω R G V+ Q.4.2
計測コラム emm182号用
計測コラム emm182 号用 計測に関するよくある質問から - 第 9 回パワースペクトル密度の計算方法 当計測コラムでは 当社お客様相談室によくお問い合わせいただくご質問をとりあげ 回答内容をご紹介しています 今回は FFT 解析により得られたパワースペクトルからパワースペクトル密度 (PSD) を計算する方法をご紹介します ランダム信号などの周期的ではない信号 ( 連続スペクトルをもつ信号 )
アナログ IC の分野で世界ナンバー 1のサプライヤであるテキサス インスツルメンツは 広範な用途向けにクロック バッファ / クロックジェネレータから ジッタ アッテネータ RF PLL/ シンセサイザにいたる包括的なクロック / タイミング IC 製品ポートフォリオを提供しています こうした使い
& 高い柔軟性と使いやすさを実現する包括的製品ポートフォリオ tij.co.jp/clocks 2013 アナログ IC の分野で世界ナンバー 1のサプライヤであるテキサス インスツルメンツは 広範な用途向けにクロック バッファ / クロックジェネレータから ジッタ アッテネータ RF PLL/ シンセサイザにいたる包括的なクロック / タイミング IC 製品ポートフォリオを提供しています こうした使いやすく
Microsoft PowerPoint - PCIe_Seminar_LeCroyJapan.ppt
PCI Express の物理層 信号品質評価ソリューション レクロイ ジャパン株式会社プロダクト マーケティング辻嘉樹 http://www.lecroy.com/japan/ 目次 PCI Expressの仕様 PCI Expressの物理層の特徴 PCI Express 測定の諸条件 PCI Expressのコンプライアンス試験 補足 1 目次 PCI Expressの仕様 PCI Expressの物理層の特徴
LOS Detection Comparison in Optical Receiver
Design Note: HFDN-34.0 Rev. 1; 04/08 MAX3991 を使用した 10Gbps 光レシーバでの正確なロスオブシグナル (LOS) 検出 AAILABLE MAX3991 を使用した 10Gbps 光レシーバでの正確なロスオブシグナル (LOS) 検出 1 はじめに ロスオブシグナル (LOS) のモニタは 10Gbps XFP 光モジュールでシステムのディジタル診断を行う場合に必要となります
OPA277/2277/4277 (2000.1)
R OPA OPA OPA OPA OPA OPA OPA OPA OPA µ µ ± ± µ OPA ±± ±± ± µ Offset Trim Offset Trim In OPA +In -Pin DIP, SO- Output NC OPA Out A In A +In A A D Out D In D +In D Out A In A +In A A B Out B In B +In B
アクティブフィルタ テスト容易化設計
発振を利用したアナログフィルタの テスト 調整 群馬大学工学部電気電子工学科高橋洋介林海軍小林春夫小室貴紀高井伸和 発表内容. 研究背景と目的. 提案回路 3. 題材に利用したアクティブフィルタ 4. 提案する発振によるテスト方法 AG( 自動利得制御 ) バンドパス出力の帰還による発振 3ローパス出力の帰還による発振 4ハイパス出力の帰還による発振. 結果 6. まとめ 発表内容. 研究背景と目的.
小林研究室２０００年度の研究成果
応用科学学会 電子回路と計測制御技術 群馬大学大学院工学研究科電気電子工学専攻小林春夫 連絡先 : 376-8515 群馬県桐生市天神町 1 丁目 5 番 1 号群馬大学工学部電気電子工学科電話 0277 (30) 1788 FAX: 0277 (30)1707 e-mail: k_haruo@el.gunma-u.ac.jp 1 発表内容 アナログ電子回路と計測制御技術 AD 変換器計測制御機器のキーコンポーネント高性能化のためには計測制御技術が必要
PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2
The World Leader in High Performance Signal Processing Solutions PLL アン ドゥ トロア ( その 3) PLL( 位相ロック ループ ) 回路でのトラブル解決技法と性能改善技法 アナログ デバイセズ株式会社石井聡 PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール
untitled
LeCroy Technical Seminar WaveExpert April 13, 2005 LJDN-ST-WE-0204-0001 WaveExpert WaveExpert WaveExpert NRO WaveExpert LeCroy Japan, May 13, 2005 Page 2 Page 1 WaveExpert LeCroy Japan, May 13, 2005 Page
スライド 1
電気情報通信学会 変調 ADC を用いたモータ駆動用 ディジタル信号処理方式の検討 群馬大学 : 小堀 古谷 山田 佐藤 田浦 森 光野 小林 ( 和 ) 小林 ( 春 ) ルネサステクノロジ : 鴻上 黒岩 黒澤 1 背景 1. 背景と目的 2. 回路構成と提案方式 3. 変調 ADCとディジタル制御方式 4. リア デシメーションフィルタ方式 5. シミュレーション結果 6. 結論 2 Areal
Microsoft PowerPoint - 第０６章振幅変調.pptx
通信システムのモデル コミュニケーション工学 A 第 6 章アナログ変調方式 : 振幅変調 変調の種類振幅変調 () 検波出力の信号対雑音電力比 (S/N) 送信機 送信メッセージ ( 例えば音声 ) をアナログまたはディジタル電気信号に変換. 変調 : 通信路で伝送するのに適した周波数帯の信号波形へ変換. 受信機フィルタで邪魔な雑音を除去し, 処理しやすい電圧まで増幅. 復調 : もとの周波数帯の電気信号波形に変換し,
Microsoft Word - 02__⁄T_ŒÚ”�.doc
目 次 はじめに 目次 1. 目的 1 2. 適用範囲 1 3. 参照文書 1 4. 定義 2 5. 略語 6 6. 構成 7 7. 共通事項 8 7.1 適用範囲 8 7.2 送信ネットワーク 8 7.2.1 送信ネットワークの分類 8 7.2.2 送信ネットワークの定義 10 7.3 取り扱う主な信号の形式 12 7.3.1 放送 TS 信号形式 12 7.3.2 OFDM 信号形式 14 7.4
Plastic Package (Note 12) Note 1: ( ) Top View Order Number T or TF See NS Package Number TA11B for Staggered Lead Non-Isolated Package or TF11B for S
Overture 68W ( ) 0.1 (THD N) 20Hz 20kHz 4 68W 8 38W SPiKe (Self Peak Instantaneous Temperature ( Ke)) SOA (Safe Operating Area) SPiKe 2.0 V ( ) 92dB (min) SN 0.03 THD N IMD (SMTPE) 0.004 V CC 28V 4 68W
LM3886
Overture 68W ( ) 0.1 (THD N) 20Hz 20kHz 4 68W 8 38W SPiKe TM (Self Peak Instantaneous Temperature ( Ke)) SOA (Safe Operating Area) SPiKe 2.0 V ( ) 92dB (min) SN 0.03 THD N IMD (SMTPE) 0.004 V CC 28V 4
150MHz 帯デジタルデータ通信設備のキャリアセンスの技術的条件 ( 案 ) 資料 - 作 4-4
150MHz 帯デジタルデータ通信設備のキャリアセンスの技術的条件 ( 案 ) 資料 - 作 4-4 150MHz 帯デジタルデータ通信設備のキャリアセンス 1 1 キャリアセンスの技術的条件の検討 米国の海上無線技術委員会 ( 以下 RTCM:The Radio Technical Commission For Maritime Services) より 2009 年 7 月に ITU-R 勧告
LM837 Low Noise Quad Operational Amplifier (jp)
Low Noise Quad Operational Amplifier Literature Number: JAJSBB7 600 Low Noise Quad Operational Amplifier 2000 8 Converted to nat2000 DTD ds009047tl/h/9047 33020 19860602 10 V/ s ( ); 8 V/ s ( ) 25 MHz
dsA4
データシート DDS ファンクションジェネレータ 1 μhz 80 MHz / 120 MHz / 160 MHz 2 チャンネル出力 任意波形機能付 は安定した高精度の正弦波 方形波 三角波 パルスならびに任意波形を生成する DDS (Direct Digital Synthesis) 方式の 2 チャンネル任意波形機能付ファンクションジェネレータです 視認性の高いカラー ディスプレイとキーパッドから直感的なユーザ
スライド 1
平成 22 年 3 月電子回路研究会 ECT-10-046 開ループアンプを用いた パイプライン ADC の Split ADC 構成による バックグラウンド自己校正法 八木拓哉上森聡丹陽平伊藤聡志 ( 群馬大学 ) 松浦達治臼井邦彦 ( ルネサステクノロジ ) 小林春夫 ( 群馬大学 ) アウトライン 2 研究背景と目的 パイプライン AD 変換器のバックグラウンド自己校正法の提案 3 次の非線形性の補正方法
スペクトラムアナライザとは? 電気信号を周波数別に 目に見える形で表示する測定器です 被測定信号に含まれる各周波数成分が 周波数軸上の対応した位置に 振幅の大きさとして表示されます スペアナと略して呼ばれています アンリツのスペアナラインナップ MS269x Series MS2830A MS272
スペクトラムアナライザの基礎 Lite Product Introduction スペクトラムアナライザとは? 電気信号を周波数別に 目に見える形で表示する測定器です 被測定信号に含まれる各周波数成分が 周波数軸上の対応した位置に 振幅の大きさとして表示されます スペアナと略して呼ばれています アンリツのスペアナラインナップ MS269x Series MS2830A MS272xT MS271xE
CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続
CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを
スペクトルに対応する英語はスペクトラム（spectrum）です
7. ハミング窓とフラットトップ窓の等価ノイズ帯域幅 (ENBW) (1) Hamming 窓 Hamming 窓は次式で表されます MaTX にも関数が用意されています win = 0.54-0.46*cos(2*PI*[k/(N-1)); ただし k=0,1,---,n-1 N=256; K=[0:N-1]; w=0.54-0.46*cos(2*pi*k/(n-1)); mgplot_reset(1);
Microsoft PowerPoint - 光ネットワーク産業_ pptx
光通信の進展に向けた集積回路技術 松澤昭 東京工業大学大学院理工学研究科 内容 1 通信 記録システム技術の発展方向 集積回路技術の最近の進展 超高速 超高周波 CMOS 集積回路の開発例 60GHz CMOS トランシーバ LSI の開発 超高速 ADC について 高速信号伝送と多値化および ADC 性能 2 伝送回路のデータレートは多値化数 N と帯域 BW の積に比例する帯域が固定されると,
Microsoft Word - AK8133_MS0930_J_05.doc
AK8133 Multi Clock Generator for Audio AK8133 は 高性能オーディオ用 PLL クロックジェネレータ IC です 27MHz 水晶振動子または外部からの 27MHz 入力から複数のオーディオ用クロックを同時に生成します 出力周波数は端子設定により選択できますので各種オーディオシステムに適用することができます AK8133 は出力周波数近傍のスプリアスを大幅に軽減していますので水晶発振器を用いた場合と同等の
Keysight U8903Aオーディオ・アナライザ
Keysight U8903A Data Sheet U8903A U8903A SINAD AC DC FFT AES3/SPDIF Digital Serial Interface IC U8903A AES3/ SPDIF DSI 1.2 V 3.3 V DSI DSI I 2 S Left Justified Right Justified DSP 1 S/NSINAD IMD DFD THD
LTC ビット、100ksps、サンプリングADC
BUSY ±V INPUT Ω.k V IN CAP REF V k BUFFER k AGND 8 7 V DIG V ANA k k REFERENCE AGND 6-BIT SAMPLING ADC DGND CONTROL LOGIC AND TIMING D TO D BUSY CS R/C BYTE 6 TA 6 TO TO 6 µf.µf DIGITAL CONTROL SIGNALS
電気的特性 (Ta=25 C) 項目 記号 条件 Min. Typ. Max. 単位 読み出し周波数 * 3 fop khz ラインレート * Hz 変換ゲイン Gc ゲイン =2-5 - e-/adu トリガ出力電圧 Highレベル Vdd V -
CCD イメージセンサ S11850-1106, S11511 シリーズ用 は 当社製 CCDイメージセンサ S11850-1106, S11511 シリーズ用に開発された駆動回路です USB 2.0インターフェースを用いて とPCを接続することにより PCからの制御でセンサのアナログビデオ信号をデジタル出力に変換し PCに取り込むことができます は センサを駆動するセンサ基板 センサ基板の駆動と
<4D F736F F F696E74202D2091E6824F82518FCD E838B C68CEB82E894AD90B B2E >
目次 参考文献安達著 : 通信システム工学, 朝倉書店,7 年. ディジタル変調. ディジタル伝送系モデル 3. 符号判定誤り確率 4. 元対称通信路 安達 : コミュニケーション符号理論 安達 : コミュニケーション符号理論 変調とは?. ディジタル変調 基底帯域 ( ベースバンド ) 伝送の信号波形は零周波数付近のスペクトルを持っている. しかし, 現実の大部分の通信路は零周波数付近を殆ど伝送することができない帯域通信路とみなされる.
LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifi(jp)
LMV851,LMV852,LMV854 LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifiers Literature Number: JAJSAM3 LMV851/LMV852/LMV854 8MHz CMOS EMI LMV851/LMV852/LMV854 CMOS IC 40 125 LMV851/
Taro-DSﾉｰﾄ
3.A/D,D/A 変換 振幅が連続しており, 時間軸方向にも切れ目がない信号をアナログ信号と呼ぶ. これに対して, 振幅が飛び飛びであり, 飛び飛びの時刻にのみ存在し, または からなる数値列で表した信号をディジタル信号と呼ぶ. アナログ信号をディジタル信号に変換する回路が A/D 変換器 (A-D 変換器,ADC) であり, その逆の操作を行う回路が D/A 変換器 (D-A 変換,DAC) である.
LM3876
Overture 56W ( ) 8 0.1 (THD N) 20Hz 20kHz 56W SPiKe (Self Peak Instantaneous Temperature ( Ke)) SOA(Safe Operating Area) SPiKe 2.0 V( ) 95dB(Min) SN 0.06 THD N IMD (SMTPE) 0.004 8 56W 100W SN 95dB(min)
電圧制御発振器 ( VCO) について小川謙次電気工学科に入学以来半世紀を経過し これまでアナログ デジタル ファームウェア等 種々の電子回路の開発に携わり そろそろ引退を考える年齢になりました これを機会に じんろく会の HP を見てくれるかもしれないアナログ技術者の方に VCO の設計方法を実践
電圧制御発振器 ( VCO) について小川謙次電気工学科に入学以来半世紀を経過し これまでアナログ デジタル ファームウェア等 種々の電子回路の開発に携わり そろそろ引退を考える年齢になりました これを機会に じんろく会の HP を見てくれるかもしれないアナログ技術者の方に VCO の設計方法を実践的に 分かりやすく記述したいと思い 本原稿を投稿しました 近年 VCO も集積回路化され PLL と同一パッケージに組み込まれるのもが多く見られ
LSI合同ゼミ資料 D級アンプの性能改善
月 6 日 LSI 合同ゼミ @Waseda D 級アンプの性能改善 群馬大学大学院工学研究科 電気電子工学専攻小林研究室 趙楠 目次 研究背景と基礎知識 D 級アンプとか何か? D 級アンプの基礎知識 アンプの帰還アナログアンプの帰還 D 級アンプの帰還における特有問題研究目的 提案回路 帰還キャリアを最小に抑える変調方式方法 方法 新規性まとめとこれからの課題 謝辞 目次 研究背景と基礎知識 D
MAX DS.J
9-83; Rev ; / µ µ PART TEMP. RANGE PIN- PACKAGE TOP M ARK MAX442EXK-T -4 C to +85 C 5 SC7-5 ABH MAX442EUK-T -4 C to +85 C 5 SOT23-5 ADOL MAX443EKA-T -4 C to +85 C 8 SOT23-8 AADR 2..9 SUPPLY CURRENT vs.
PSA PXA Technical Overview Agilent PXA より優れた性能 : より優れた機能 : より優れた柔軟性 : より優れた互換性 :
PSAPXA Technical Overview Agilent PXA より優れた性能 : より優れた機能 : より優れた柔軟性 : より優れた互換性 : PXA に移行する理由 より優れた性能 : 2 GHz172 dbm/hz DANL TOI21 dbm3 115 db 2 GHz 129 dbc/hz 10 khz 1 GHz より優れた機能 : 25 Agilent 89600B VSA
Microsoft PowerPoint - chapter4_2013.ppt [互換モード]
![Microsoft PowerPoint - chapter4_2013.ppt [互換モード]](/thumbs/91/106062418.jpg "Microsoft PowerPoint - chapter4_2013.ppt [互換モード]")
4 章ディジタル通信の基礎 コンピュータネットワーク概要 - ハードウェア - 通信を構成する 3 要素 伝送路 電子情報工学科 3 年前期ネットワークアーキテクチャ情報科学センター / ネットワークデザイン研究センター福田豊 ルータ ホスト 1 Layer 7 6 5 4 3 2 1 プロトコルの階層化 役割を分解 コンピュータネットワークの概要 - ソフトウェアの構造 - アプリケーション層 プレゼンテーション層
LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ
µ µ LT1398/LT1399 V IN A R G 00Ω CHANNEL A SELECT EN A R F 3Ω B C 97.6Ω CABLE V IN B R G 00Ω EN B R F 3Ω 97.6Ω V OUT OUTPUT (00mV/DIV) EN C V IN C 97.6Ω R G 00Ω R F 3Ω 1399 TA01 R F = R G = 30Ω f = 30MHz
Microsoft Word - NJM2718_DataJ_v1.doc
2 回路入り高耐圧単電源オペアンプ 概要 NJM2718 は 2 回路入り単電源高速オペアンプです 動作電圧は 3V~36V と広範囲でスルーレート 9V/µs の高速性と入力オフセット電圧 4mV の特徴をもっており ローサイド電流検出に適しております また 容量性負荷に対して安定しておりますので FET 駆動等のプリドライバ用途やバッファ用途等に適しております 外形 NJM2718E NJM2718V
スライド 1
RL78/G13 周辺機能紹介安全機能 ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ 安全機能の概要 フラッシュ メモリ CRC 演算機能 RAM パリティ エラー検出機能 データの保護機能 RAM ガード機能 SFR ガード機能 不正メモリ アクセス機能 周辺機能を使用した安全機能 周波数検出機能 A/D
(Microsoft PowerPoint - stp\203Z\203~\203i\201i090729\201j.ppt [\214\335\212\267\203\202\201[\203h])
![(Microsoft PowerPoint - stp\203Z\203~\203i\201i090729\201j.ppt [\214\335\212\267\203\202\201[\203h])](/thumbs/97/132071619.jpg "(Microsoft PowerPoint - stp\203Z\203~\203i\201i090729\201j.ppt [\214\335\212\267\203\202\201[\203h])")
ディジタル方式フラックスゲート磁力計の高分解能化 2009/07/29 STP セミナー 井口恭介 目次 SCOPE S310-40 号機 フラックスゲート磁力計 ディジタル方式 先行研究と課題ー高分解能化と線形性ー 課題への対策ー ΔΣ 変調方式 DAC ー 現状 まとめと今後の計画 SCOPE Scale COupling in the Plasma univere 5 機の衛星による同時マルチスケール観測目的
E4438C ESG シリーズベクトル信号発生器概要 80MHz の広帯域内部 IQ 変調帯域 ( 外部 IQ 使用時 160MHz) ~6GHz までの RF 出力 携帯電話フォーマットから無線 LAN まで多種のパーソナリティを用意 RF, IQ 差動出力, Digital IQ 出力 ±0.5
Agilent Technologies E4438C ESG シリーズベクトル信号発生器概要 80MHz の広帯域内部 IQ 変調帯域 ( 外部 IQ 使用時 160MHz) ~6GHz までの RF 出力 携帯電話フォーマットから無線 LAN まで多種のパーソナリティを用意 RF, IQ 差動出力, Digital IQ 出力 ±0.5dB レベル確度 フェージングシミュレーション Option404
LTE-Advanced キャリア・アグリゲーションの測定 アプリケーションノート
Application Note LTE-Advanced キャリア アグリゲーションの測定 シグナルアナライザとベクトル信号発生器を使ったデモ MX269020A-001 LTE-Advanced FDD ダウンリンク測定ソフトウェア MX370108A-001 LTE-Advanced FDD IQproducer MS2690A/MS2691A/MS2692A シグナルアナライザ MG3710A
PicoScope 4262 Data Sheet
PicoScope 4262 高分解能 USB オシロスコープ アナログ ワールドのためのデジタル オシロスコープ 小さなノイズ 2 チャンネルバッファ :16M ポイント分解能 :16 ビットサンプリング :10MS/s 周波数帯域 :5MHz 拡張デジタル トリガ歪みの少ないシグナル ジェネレータ任意波形ジェネレータ USB パワー 16 ビット サンプル プログラムを含む SDK を標準装備
3. 測定方法 測定系統図 測定風景写真
ワンセグ切り出し方式室内実験結果 北日本放送株式会社 目的 ワンセグ切り出し方式の 固定受信への影響軽減 を検証 1. 内容 SFN 干渉による固定受信への影響について以下を測定し比較する フルセグ( 希望波 ) にフルセグ ( 再送信波 ) が重なった時の (B 階層 ) のC/N フルセグ( 希望波 ) にワンセグ切り出し ( 再送信波 ) が重なった時の (B 階層 ) のC/N 2. 被測定装置
NJM78L00S 3 端子正定電圧電源 概要 NJM78L00S は Io=100mA の 3 端子正定電圧電源です 既存の NJM78L00 と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および 3.3V の出力電圧もラインアップしました 外形図 特長 出力電流 10
端子正定電圧電源 概要 は Io=mA の 端子正定電圧電源です 既存の NJM78L と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および.V の出力電圧もラインアップしました 外形図 特長 出力電流 ma max. 出力電圧精度 V O ±.% 高リップルリジェクション セラミックコンデンサ対応 過電流保護機能内蔵 サーマルシャットダウン回路内蔵 電圧ランク V,.V,
1
January 2014 クロックジッタの定義と測定方法 1 はじめに ジッタとは 信号の遷移するタイミングが理想とする値から時間的にどれだけずれたかを表します 一般的にクロック信号のジッタは システム内のノイズやその他の撹乱要素によって生じます その要因として 熱雑音や電源変動 負荷条件 デバイス雑音 隣接する回路からの干渉等が挙げられます 2 ジッタの種類 ジッタは様々な方法で測定する事ができ
スライド 1
2011 年 10 月 4 日,SCOPE 第 7 回成果発表会, 幕張メッセ デジタルコヒーレント光通信技術の 研究開発 Research on Digital Coherent Optical Communication Systems 菊池和朗 Kazuro Kikuchi 東京大学大学院工学系研究科電気系工学専攻 Department of Electrical Engineering and
Microsoft PowerPoint - 9.Analog.ppt
9 章 CMOS アナログ基本回路 1 デジタル情報とアナログ情報 アナログ情報 大きさ デジタル信号アナログ信号 デジタル情報 時間 情報処理システムにおけるアナログ技術 通信 ネットワークの高度化 無線通信, 高速ネットワーク, 光通信 ヒューマンインタフェース高度化 人間の視覚, 聴覚, 感性にせまる 脳型コンピュータの実現 テ シ タルコンヒ ュータと相補的な情報処理 省エネルギーなシステム
周波数特性解析
周波数特性解析 株式会社スマートエナジー研究所 Version 1.0.0, 2018-08-03 目次 1. アナログ / デジタルの周波数特性解析................................... 1 2. 一巡周波数特性 ( 電圧フィードバック )................................... 4 2.1. 部分周波数特性解析..........................................
(Microsoft Word - ZigBee\226\263\220\374\203\202\203W\203\205\201[\203\213\202\314\221g\215\236\202\335\202\306\203e\203X\203g_layout_shiba3-yw.docx)
MDO4000 シリーズアプリケーション ノート はじめに組込みの ZigBee( またはその他の IEEE 802.15.4 ベースのプロトコル ) 無線ソリューションの設計では それを利用する最終製品への統合においていくつかのトレードオフがあります 問題は 最終アプリケーションの性能要求に対する 統合のレベルと開発コストのバランスをとることです ローコストの無線技術がさまざまな電気製品のアプリケーションで普及するにつれ
スライド 1
第 47 回集積回路技術リテラシー研究会 2017/10/2 トリガ回路を用いた 積分型時間デジタイザ回路 佐々木優斗 小澤祐喜 小林春夫 群馬大学理工学部電子情報理工学科小林研究室学部 4 年佐々木優斗 t14304053@gunma-u.ac.jp @ 東京工業大学すずかけ台キャンパス Kobayashi Lab. Gunma University アウトライン 2/36 研究背景 従来の時間デジタイザ回路
Microsoft PowerPoint - 第３回２.ppt
講義内容 講義内容 次元ベクトル 関数の直交性フーリエ級数 次元代表的な対の諸性質コンボリューション たたみこみ積分 サンプリング定理 次元離散 次元空間周波数の概念 次元代表的な 次元対 次元離散 次元ベクトル 関数の直交性フーリエ級数 次元代表的な対の諸性質コンボリューション たたみこみ積分 サンプリング定理 次元離散 次元空間周波数の概念 次元代表的な 次元対 次元離散 ベクトルの直交性 3
LTM9001-GA16ビット、IF/ベースバンド・レシーバ・サブシステム
特長 概要 16 ビット IF/ ベースバンド レシーバ サブシステム 16 ADC 300MHz IF 8dB 14dB 20dB 26dB 50Ω 200Ω 400Ω 78dB SNR 87dB SFDR オプションの内部ディザー オプションのデータ出力ランダマイザ 3.3V 単一電源 消費電力 :550mW() クロック デューティ サイクル スタビライザ 11.25mm 11.25mm 2.32mm
遅延デジタルフィルタの分散型積和演算回路を用いたFPGA実装の検討
第 回電気学会東京支部栃木 群馬支所合同研究発表会 ETT--7 遅延デジタルフィルタの分散型積和演算回路を用いた FPGA 実装の検討 易茹 * 立岩武徳 ( 群馬大学 ) 浅見幸司 ( 株式会社アドバンテスト ) 小林春夫 ( 群馬大学 ) 発表内容 研究の背景 目的 分散型積和演算回路 実装の検討 まとめ 今後の課題 発表内容 研究の背景 目的 分散型積和演算回路 実装の検討 まとめ 今後の課題
ディジタル信号処理
ディジタルフィルタの設計法. 逆フィルター. 直線位相 FIR フィルタの設計. 窓関数法による FIR フィルタの設計.5 時間領域での FIR フィルタの設計 3. アナログフィルタを基にしたディジタル IIR フィルタの設計法 I 4. アナログフィルタを基にしたディジタル IIR フィルタの設計法 II 5. 双 次フィルタ LI 離散時間システムの基礎式の証明 [ ] 4. ] [ ]*
ディエンベディングとは冶具やケーブルによる観測信号の劣化を S パラメータデータを利用して計算により補正する TX 冶具ケーブル 被測定物の出力 De-Embedding 冶具 ケーブル等の影響を受けた波形 冶具 ケーブル等の S パラメータデータ TX 被測定物の出力 冶具 ケーブル等の影響のない
Keysight Technologies を使用した De-Embedding 2016.4.27 キーサイト テクノロジー計測お客様窓口 ディエンベディングとは冶具やケーブルによる観測信号の劣化を S パラメータデータを利用して計算により補正する TX 冶具ケーブル 被測定物の出力 De-Embedding 冶具 ケーブル等の影響を受けた波形 冶具 ケーブル等の S パラメータデータ TX 被測定物の出力
パソコンで HF 帯用オールモード受信機を体験できる 数千円で販売されている,TV 受信用 USB チューナを使ったソフトウェア ラジオで HF 帯の受信をするための周波数コンバータを紹介します. 簡単に HF 帯を受信することができます. JA7TDO 三浦一則 Kazunori Miura TV
パソコンで HF 帯用オールモード受信機を体験できる 数千円で販売されている,TV 受信用 USB チューナを使ったソフトウェア ラジオで HF 帯の受信をするための周波数コンバータを紹介します. 簡単に HF 帯を受信することができます. JA7TDO 三浦一則 Kazunori Miura TV チューナ用 USB ドングルを利用したソフトウェア ラジオ ソフトウェア ラジオ用の基板が本誌に付録として付いたのは,
P361
ΣAD -RFDAC - High-Speed Continuous-Time Bandpass ΣAD Modulator Architecture Employing Sub-Sampling Technnique with 376-8515 1-5-1 Masafumi Uemori Tomonari Ichikawa Haruo Kobayashi Department of Electronic
dsA4
データシート DDS ファンクションジェネレータ 1 μhz 5 MHz/ 10 MHz/ 25 MHz / 50 MHz 2 チャンネル出力 任意波形機能付 は安定した高精度の正弦波 方形波 三角波 パルスならびに任意波形を生成する DDS (Direct Digital Synthesis) 方式の 2 チャンネル任意波形機能付ファンクションジェネレータです 視認性の高いカラー ディスプレイとキーパッドから直感的なユーザ
AD5933: 1 MSPS、12 ビット・インピーダンス・コンバータネットワーク・アナライザ
1MSPS 12 AD5933 1kHzto I 2 C 27.1Hz 1Ω 1MΩ 2.5 2.7 5.5V 4125 16SSOP AD5933 1MSPS 12A/D ADC ADC DSPDFT DFTR I 2 1. Tan 1 (I/R) AD5934 2 2 R + I 2.7 5.5V 25kSPS 12 16SSOP MCLK AVDD DVDD DAC R OUT VOUT SCL
RF-ASE トレーニング
Bluetooth 信号の測 定に必要なリアルタイム測定技術 本日の内容 Bluetooth 規格の概要 Bluetooth LE(Low Energy) と従来のBluetooth(Classic Bluetooth) スペクトラム アナライザの分類 掃引型スペクトラム アナライザとリアルタイム スペクトラム アナライザ Bluetooth 測定ソリューション 2 Bluetooth 規格全体の概要
LT 高信号レベル・アップコンバーティング・ミキサ
LT 高信号レベルアップコンバーティング ミキサ 特長 MHz RF RF IF IP 7dBm 9MHz dbm IF db RF LO dbm LO 二重平衡ミキサ イネーブル機能.V~.Vの単一電源電圧範囲 露出パッド付き ピン TSSOPパッケージ アプリケーション CATV ダウンリンク インフラストラクチャ ワイヤレス インフラストラクチャ 高直線性ミキサ アプリケーション 概要 LT
Version シグナル アナライザ July 2010 優れたダイナミック レンジと復調帯域幅 の信号解析 *) オプション搭載時 ローデ シュワルツ ジャパン株式会社
Version 03.05 シグナル アナライザ July 2010 優れたダイナミック レンジと復調帯域幅 の信号解析 *) オプション搭載時 ローデ シュワルツ ジャパン株式会社 最先端の性能と帯域幅 1 台の測定器によるスペクトラムおよび信号解析 R&S FSQ 3 R&S FSQ 8 R&S FSQ 26 R&S FSQ 40 20 Hz ~ 3.6 GHz 20 Hz ~ 8 GHz 20
AN6591FJM
IC AN6591FJM PHS, PLL IC AN6591FJMPHSIF PLL IC QFN (Quad flat non-leaded PKG) (0.63) 34 44 R0.30 6.20±0.10 (6.00) 33 23 1 11 (0.63) 22 12 3-C 0.50 (6.00) 6.20±0.10 0.20±0.10 0.80 max Unit : mm, PLL,, APC
LM4040.fm
SC70 SOT-23 2.048V 2.500V 3.000V 4.096V 5.000V 8.192V 10.000V -2.5 60 A - 10.0 100 A 15mA 25 0.1 (A ) 1.2V 2 LM4041 LM4041 Precision Micropower Shunt Voltage Reference 19911220 24180 DS011323 Converted
A Study of Adaptive Array Implimentation for mobile comunication in cellular system GD133
A Study of Adaptive Array Implimentation for mobile comunication in cellular system 15 1 31 01GD133 LSI DSP CMA 10km/s i 1 1 2 LS-CMA 5 2.1 CMA... 5 2.1.1... 5 2.1.2... 7 2.1.3... 10 2.2 LS-CMA... 13 2.2.1...
BERTWave™ シリーズ MP2110A MP2100B 個別カタログ
Product Brochure BERTWave MP2110A MP2100B All In One BERT+ Sampling 4chOscilloscope 生産性でコストダウン BERT とサンプリングオシロスコープを一体化した All In One 測定器 マルチチャネル光モジュール評価ソリューション BERTWave MP2110A / MP2100B 4ch for 100G/200G/400G
JA.qxd
Application Note http://www.ddwg.org/ DVI World PC Cable Assembly Video/Graphics Card Display Projector 2 キーワード 高速パルス シグナル ル インテグリティ インピーダンス ス マッチング EMI 対策 伝送距離の制約 相互接続性 3 http://www.ddwg.org/ DVI Revision
スライド 1
RL78/G13 周辺機能紹介 ADC A/D コンバータ ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ ADC の概要 ソフトウエア トリガ セレクト モード 連続変換モードのプログラム サンプル紹介 2 ADC の概要 3 ADC のブロック図 パワー オフが可能 入力 選択 記憶 比較 基準電圧 変換結果
Microsoft Word - ＡＭ変調.doc
AM 変調とパワースペクトラム 9 年 月 8 日 安島巧 -- 概要 AM 変調を掛けたときのパワースペクトラムがどのようになるかを実際に周波数分析してみた また 変調度を一定にして 信号波形をサチらせた時のパワースペクトラムを求めた さらに 変調率を上げていくに従いサチリが始まる様子も観察した 方法 MHzのキャリア ( 正弦波 ) に数十 khzの信号 ( 正弦波 ) でAM 変調を掛けFFTしてパワースペクトラムを求めた
モータ HILS の概要 1 はじめに モータ HILS の需要 自動車の電子化及び 電気自動車やハイブリッド車の実用化に伴い モータの使用数が増大しています 従来行われていた駆動用モータ単体のシミュレーション レシプロエンジンとモータの駆動力分配制御シミュレーションの利用に加え パワーウインドやサ
モータ HILS の概要 1 はじめに モータ HILS の需要 自動車の電子化及び 電気自動車やハイブリッド車の実用化に伴い モータの使用数が増大しています 従来行われていた駆動用モータ単体のシミュレーション レシプロエンジンとモータの駆動力分配制御シミュレーションの利用に加え パワーウインドやサンルーフなどのボディー系 電動パワーステアリングやそのアシスト機能など 高度な制御 大電流の制御などが要求されています
CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究
CMOS RF 回路 ( アーキテクチャ ) と サンプリング回路の研究 群馬大学工学部電気電子工学科通信処理システム工学第二研究室 974516 滝上征弥 指導教官小林春夫教授 発表内容 1.CMOS RF 回路 (a) 復調部アーキテクチャ (b) VCO 回路 ( 発振器 ) 2. サンプリング回路 (a) オシロスコープ トリガ回路 (b) CMOS コンパレータ回路 目的 無線通信システムの
通信概論2011第2-3週.ppt
まずは : アナログ通信の信号と変調! まず音声 映像情報を電気信号に "! 電気信号を通信のためのキャリア変調 "! 振幅変調 (AM 変調 ) 搬送波 ( キャリア ) の信号強度包絡線を変化 DSB( 搬送波パワーを省略 ) パワー節約 SSB( 両翼サイドバンドを片翼に ) 周波数節約 " S/N はどうなる?! 位相変調 (PM) 周波数変調 (FM) あとで勉強します " アナログ伝送のための変調方式!
LM7171 高速、高出力電流、電圧帰還型オペアンプ
Very High Speed, High Output Current, Voltage Feedback Amplifier Literature Number: JAJS842 2 1 6.5mA 4100V/ s 200MHz HDSL 100mA 15V S/N ADC/DAC SFDR THD 5V VIP III (Vertically integrated PNP) 19850223