Section 33. Audio Digital-to-Analog Converter (DAC)
|
|
|
- しまな いそみ
- 5 years ago
- Views:
Transcription
1 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 33. オーディオ コンバータ (DAC) ハイライト 本セクションには以下の主要項目を記載しています 33.1 はじめに 主な特長 DAC レジスタ モジュールの動作 割り込みとステータス なしでのオーディオ DAC 動作 ありでのオーディオ DAC 動作 外付け回路の例 省電力モード時の動作 レジスタマップ 関連アプリケーションノート 改訂履歴 オーディオ コンバータ (DAC) 2011 Microchip Technology Inc. DS70211B_JP - p. 33-1
2 dspic33f ファミリリファレンスマニュアル 33.1 はじめに オーディオ コンバータ (DAC) モジュールは オーディオアプリケーション向けに設計された 16 ビット Δ-Σ 型信号コンバータです 2 つの出力チャンネルがステレオ動作をサポートします データ入力は モジュールまたは DAC データおよび制御レジスタを介してアプリケーションプログラムから出力された 16 ビットデジタル値の形式です データ出力はアナログ電圧であり デジタル入力値に比例します 各出力チャンネルは以下の 3 つの電圧出力を供給します 正の DAC 出力 負の DAC 出力 中間電圧出力 ( 一部のデバイスでは未実装 ) 中間出力は出力電圧レンジの中間点を表すオフセット電圧レベルです 図 33-1 に オーディオ DAC の概略ブロック図を示します 4 ワード段の はチャンネルごとにデータ入力をバッファします いつでも が空 ( エンプティ ) になると ( 例えば モジュールまたはプロセッサがタイミングよくデータを供給できない場合 ) DAC は DAC 既定値データレジスタ (DACxDFLT) からの代替データを受け入れます このレジスタは 安全な 出力電圧 ( 多くの場合 中間値またはゼロ ) を表す既定値の入力値を示します DAC のサンプルレートは補助オシレータまたはシステムクロックのレートを分周回路によって整数分周して設定します 分周比は DAC 制御レジスタ (DACxCON) の DAC クロック分周器 (DACFDIV<6:0>) のコンフィグレーションビットで指定します 図 33-1: オーディオ DAC モジュールのブロック図 Right Channel DACxRDAT Amp DAC1RM DAC1RP DAC1RN Note 1 16-bit Data Bus ACLK CONTROL DACFDIV CLK DIV DACxDFLT DAC1LM Amp DAC1LP DAC1LN DACxLDAT Note 1 Left Channel Note 1: がエンプティの場合 DACxDFLT レジスタからデータを取得します DS70211B_JP - p Microchip Technology Inc.
3 セクション 33. オーディオ コンバータ (DAC) 33.2 主な特長 オーディオ DAC の主な特長は以下の通りです 16 ビット分解能 (14 ビット精度 ) 2 次デジタル Δ-Σ 変調器 256 倍のオーバーサンプリング比 最大 100 ksps のサンプリングレート ユーザが制御可能なサンプルクロック 45 khz の最大入力信号周波数 差動アナログ出力 4 ワード段の入力バッファ 16 ビットのプロセッサ I/O インターフェイスと インターフェイス Note: 本モジュールはオーディオアプリケーション専用に設計されています このモジュールを制御ループ型のアプリケーションに使用するのは推奨しません 33.3 DAC レジスタ 本モジュールは 5 つの DAC レジスタで制御します DACxCON: DAC 制御レジスタこのレジスタは 対応する DAC モジュールの有効化 / 無効化 データ形式 DAC フィルタクロック分周器 アイドル / スリープモードでの動作を指定して DAC モジュールを設定します DACxSTAT: DAC ステータスおよび制御レジスタこのレジスタは有効にするチャンネルと そのチャンネルのデータバッファのステータスを指定します DACxDFLT: DAC 既定値データレジスタこのレジスタはがエンプティの時に入力として使用されるDAC 既定値を指定します DACxLDAT: DAC 左側チャンネルデータレジスタこのレジスタは左側チャンネルのデータを指定します DACxRDAT: DAC 右側チャンネルデータレジスタこのレジスタは右側チャンネルのデータを指定します 33 オーディオ コンバータ (DAC) 2011 Microchip Technology Inc. DS70211B_JP - p. 33-3
4 dspic33f ファミリリファレンスマニュアル レジスタ 33-1: DACxCON: DAC 制御レジスタ R/W-0 U-0 R/W-0 R/W-0 U-0 U-0 U-0 R/W-0 DACEN DACSIDL AMPON FORM bit 15 bit 8 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-1 R/W-0 R/W-1 DACFDIV<6:0> bit 7 bit 0 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットをセット 0 = ビットをクリア x = ビットは未知 bit15 bit14 bit13 bit12 bit11-9 bit8 bit7 bit6-0 DACEN: DAC イネーブルビット 1 = モジュールを有効にする 0 = モジュールを無効にする 未実装 : 0 として読み出し DACSIDL: Stop-in-Idle モードビット 1 = デバイスがアイドルモードになるとモジュールの動作を停止する 0 = アイドルモード時でもモジュールの動作を継続する AMPON: スリープ /Stop-in-Idle モード中アナログ出力アンプイネーブルビット 1 = スリープモード /Stop-in-Idle モード中にアナログ出力アンプを有効にする 0 = スリープモード /Stop-in-Idle 中にアナログ出力アンプを無効にする 全てのチャンネルがリセットされる 未実装 : 0 として読み出し FORM: データ形式選択ビット 1 = 符号付き整数 0 = 符号なし整数 未実装 : 0 として読み出し DACFDIV<6:0>: DAC クロック分周器ビット = 入力クロックを 128 分周する = 入力クロックを 6 分周する ( 既定値 ) = 入力クロックを 3 分周する = 入力クロックを 2 分周する = 入力クロックを 1 分周する ( 分周しない ) DS70211B_JP - p Microchip Technology Inc.
5 セクション 33. オーディオ コンバータ (DAC) レジスタ 33-2: DACxSTAT: DAC ステータスおよび制御レジスタ R/W-0 U-0 R/W-0 U-0 U-0 R/W-0 R-0 R-0 LOEN LMVOEN LITYPE LFULL LEMPTY bit 15 bit 8 R/W-0 U-0 R/W-0 U-0 U-0 R/W-0 R-0 R-0 ROEN RMVOEN RITYPE RFULL REMPTY bit 7 bit 0 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットをセット 0 = ビットをクリア x = ビットは未知 bit15 bit14 bit13 bit bit10 bit9 bit8 bit7 bit6 bit5 bit4-3 bit2 bit1 bit0 LOEN: 左側チャンネル DAC 出力イネーブルビット 1 = 正および負の DAC 出力を有効にする 0 = DAC 出力を無効にする 未実装 : 0 として読み出し LMVOEN: 左側チャンネル中間 DAC 出力電圧イネーブルビット 1 = 中間 DAC 出力を有効にする 0 = 中間 DAC 出力を無効にする 未実装 : 0 として読み出し LITYPE: 左側チャンネル割り込みタイプビット 1 = がエンプティの場合に割り込み 0 = がフルでない場合に割り込み LFULL: 左側チャンネルデータ入力 フルステータスビット 1 = はフルである 0 = はフルでない LEMPTY: 左側チャンネルデータ入力 エンプティステータスビット 1 = はエンプティである 0 = はエンプティでない ROEN: 右側チャンネル DAC 出力イネーブルビット 1 = 正および負の DAC 出力を有効にする 0 = DAC 出力を無効にする 未実装 : 0 として読み出し RMVOEN: 右側チャンネル中間 DAC 出力電圧イネーブルビット 1 = 中間 DAC 出力を有効にする 0 = 中間 DAC 出力を無効にする 未実装 : 0 として読み出し RITYPE: 右側チャンネル割り込みタイプビット 1 = がエンプティの場合に割り込み 0 = がフルでない場合に割り込み RFULL: 右側チャンネルデータ入力 フルステータスビット 1 = はフルである 0 = はフルでない REMPTY: 右側チャンネルデータ入力 エンプティステータスビット 1 = はエンプティである 0 = はエンプティでない 33 オーディオ コンバータ (DAC) 2011 Microchip Technology Inc. DS70211B_JP - p. 33-5
6 dspic33f ファミリリファレンスマニュアル レジスタ 33-3: DACxDFLT: DAC 既定値データレジスタ R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 DACDFLT<15:8> bit 15 bit 8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 DACDFLT<7:0> bit 7 bit 0 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットをセット 0 = ビットをクリア x = ビットは未知 bit15-0 DACDFLT: DAC 既定値ビット レジスタ 33-4: DACxLDAT: DAC 左側チャンネルデータレジスタ R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 DACLDAT<15:8> bit 15 bit 8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 DACLDAT<7:0> bit 7 bit 0 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットをセット 0 = ビットをクリア x = ビットは未知 bit15-0 DACLDAT: 左側チャンネルデータビット レジスタ 33-5: DACxRDAT: DAC 右側チャンネルデータレジスタ R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 DACRDAT<15:8> bit 15 bit 8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 DACRDAT<7:0> bit 7 bit 0 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットをセット 0 = ビットをクリア x = ビットは未知 bit15-0 DACRDAT: 右側チャンネルデータビット DS70211B_JP - p Microchip Technology Inc.
7 セクション 33. オーディオ コンバータ (DAC) 33.4 モジュールの動作 図 33-2 に 変換の処理を示します デジタル補間フィルタは入力信号をアップサンプリングして追加の補間データ点を作成します オーバーサンプリング比は 256:1 つまり入力の入力サンプリングレートの 256 倍です 例えば 100 ksps の入力信号 ( 最大サンプリングレート ) は 1 秒あたり 25.6M のデータ点を生成します 補間フィルタはアップサンプリング処理によって発生する不要ノイズも除去します 補間フィルタの出力は Δ-Σ 変調器を駆動し これが補間フィルタからのワード出力をシリアルビットストリームに変換します 変調器からのビットストリームは再構成フィルタによって処理され ビットストリームはアナログ信号に変換されます その後 再構成フィルタはローパスフィルタを適用して所定の電圧レベルを出力します 再構成フィルタは以下に示す 2 つの差動電圧出力と中間基準電圧を生成します 正 ( 出力信号を表す電圧レベル ) 負 ( 正の出力信号電圧レベルの補数 ) 中間 ( 出力電圧レンジの中間を表すオフセット電圧レベル ) 図 33-2: 変換処理のブロック図 CPU DACR Interrupt DACxRDAT DAC1RM 33 DACxDFLT Fs ACLK CLK DIV Interpolation Filter (256) 256*Fs DACCLK = Fs x 256 Sigma-Delta Modulator Reconstruction Filter Right Channel Digital-to-Analog Converter Analog Amplifier DAC1RP DA1CRN オーディオ コンバータ (DAC) DACFDIV<6:0> DAC1LM DACxLDAT Fs Interpolation Filter (256) 256*Fs Sigma-Delta Modulator Reconstruction Filter Left Channel Digital-to-Analog Converter (DAC) Analog Amplifier DAC1LP DAC1LN DACL Interrupt CPU 2011 Microchip Technology Inc. DS70211B_JP - p. 33-7
8 dspic33f ファミリリファレンスマニュアル データ形式 DAC モジュールは 2 つの形式の 16 ビット入力データをサポートしています データ形式は DAC 制御 (DACxCON<8>) レジスタのデータ形式選択 (FORM) ビットで設定します サポートされている形式は以下の通りです 1 = 符号付き (2 の補数 ) 0 = 符号なし FORM ビットを符号なしデータに設定すると (FORM = 0) ユーザ入力データによって以下の動作が実行されます 0xFFFF = 正の最大出力電圧 0x8000 = 中間出力電圧 0x7FFF = 中間値をわずかに下回る値 0x0000 = 最小出力電圧 FORM ビットを符号付きデータに設定すると (FORM = 1) ユーザ入力データによって以下の動作が実行されます 0x7FFF = 正の最大出力電圧 0x0000 = 中間出力電圧 0xFFFF = 中間値をわずかに下回る値 0x8000 = 最小出力電圧 クロック DAC クロック (DACCLK) はサンプリングレートの 256 倍に等しくする必要があります 入力を 100 ksps とすると DAC クロックレートは 25.6 MHz (100,000 x 256 = 25,600,000) である必要があります DACCLK は高速オシレータ ( 補助クロックまたはシステムクロック ) を分周する事によって生成します 分周比は DAC 制御 (DACxCON<6:0>) レジスタのクロック分周器ビット (DACFDIV<6:0>) で指定します 結果として得られる DACCLK は 25.6 MHz を超えてはなりません dspic DSC がクロック源としてデバイスの FRC を使用すると仮定してみましょう デバイスオシレータの前置 PLL 分周器 (N1) と後置 PLL 分周器 (N2) は 2 分周するよう設定します オシレータの選択の詳細は セクション 39. オシレータ ( パート III) (DS70216) を参照してください DAC モジュールは 8 khz でサンプリングされた信号を出力するよう設定する事が求められます 従って DAC クロックレートは 256 x 8 khz = MHz にする必要があります この例では dspic DSC PLL を設定してシステムクロックを出力できます システムクロックは DAC クロックレート (=2.048 MHz) の整数倍です DAC モジュールへのシステムクロック源は FVCO と呼び 後置 PLL 分周器 (N2) の前にある PLL の出力です 詳細は セクション 39. オシレータ ( パート III) (DS70216) の図 39-8 PLL ブロック図 を参照してください M の値を 40 とすると FVCO は以下の式 33-1 で求められます 式 33-1: FVCO の式 Fvco = ( * 106 * 40)/2 = * 106 MHz この FVCO 値は 必要な DAC クロック値の整数倍 (2.048 MHz x 72 = x 10 6 MHz) です SELACLK (ACLKCON<13>) ビットを 0 にセットし FVCO クロックを 72 分周するように DACFDIV レジスタ値を設定すると 必要な DAC クロックを生成できます DS70211B_JP - p Microchip Technology Inc.
9 セクション 33. オーディオ コンバータ (DAC) 表 33-1 に 一般的なオーディオサンプルレートを得るために必要な DACCLK レートを示します 表 33-1: クロックレート比 DACCLK レートは適切な DACFDIV<6:0> コンフィグレーションビットを使用して補助オシレータを選択する事によって得られます 例えば 25.6 MHz の DACCLK レート (100 ksps の入力レートの場合 ) は表 33-2 に示すようにして得る事ができます 表 33-2: DACCLK レート (MHz) (FS x 256) 補助オシレータ周波数 サンプルデータレート (khz) (FS) 補助オシレータ周波数 DACFDIV コンフィグレーションビット 25.6 MHz DACFDIV = 0b MHz DACFDIV = 0b MHz DACFDIV = 0b オーディオ コンバータ (DAC) オシレータの選択の詳細は セクション 39. オシレータ ( パート III) (DS70216) を参照してください 2011 Microchip Technology Inc. DS70211B_JP - p. 33-9
10 dspic33f ファミリリファレンスマニュアル 33.5 割り込みとステータス オーディオ DAC にはチャンネルごとに 1 つずつ 2 つの割り込みがあります DAC ステータスレジスタ (DACxSTAT) の割り込みコンフィグレーションビット ( 左側チャンネルは LITYPE 右側チャンネルは RITYPE) の設定に応じて DAC 割り込みは エンプティ または がフルでない のいずれかの条件によってトリガされます エンプティ 割り込みをオーディオ DAC で使用すると スループットを最大限まで引き上げると同時に CPU に対する割り込みの影響を最小限に抑える事ができます エンプティ 割り込みは で使用する場合最も簡単で好ましい割り込み方法です がフルでない 割り込みは なしのアプリケーションで DAC アンダーランの発生を最小限に抑えるために使用します この割り込みは でも使用できますが ソフトウェアサポートの追加が必要です DAC 割り込みサービスルーチン (ISR) は 対応する割り込みフラグ (IFS4 レジスタの DAC1LIF と DAC1RIF) をクリアする必要があります Note: オーディオ DAC は 256 DAC クロックサイクルごとに からデータを読み出します データが読み出された後 のステータスに応じて DAC 割り込みが発生します 表 33-3 に示すように 各チャンネルにはその のステータスを示す 2 つのステータスビットがあります 表 33-3: チャンネル 割り込みステータスビット (1) 名前 説明 左 LFULL (DAC1STAT<9>) 左側チャンネルの がフル LEMPTY (DAC1STAT<8>) 左側チャンネルの がエンプティ 右 RFULL (DAC1STAT<1>) 右側チャンネルの がフル REMPTY (DAC1STAT<0>) 右側チャンネルの がエンプティ Note 1: これらのビットは ステータスを確認するためにソフトウェアで読み取る事 ができます DS70211B_JP - p Microchip Technology Inc.
11 セクション 33. オーディオ コンバータ (DAC) 33.6 なしでのオーディオ DAC 動作 例 33-1 に オーディオ DAC モジュールの代表的な設定を示します この例では 対応する がフルでない時は必ず両方のチャンネルの割り込みが発生するように設定しています DAC 制御 (DACxCON<15>) レジスタの DAC イネーブル (DACEN) ビットをセットすると 両方のチャンネルの DAC 割り込みが発生します は最初はエンプティであるため 最初のデータ値は DAC 既定値 (DACxDFLT) レジスタから読み出されます この例では 既定値は 0x8000 という中間値に設定しています 例 33-1: なしでの DAC 動作 DAC1STATbits.ROEN = 1; /* Right Channel DAC Enabled */ DAC1STATbits.LOEN = 1; /* Left Channel DAC Enabled */ DAC1STATbits.RITYPE = 0; /* Right Channel Interrupt if is not Full */ DAC1STATbits.LITYPE = 0; /* Left Channel Interrupt if is not Full */ DAC1CONbits.AMPON = 0; /* Amplifier Disabled During Sleep and Idle Modes */ DAC1CONbits.DACFDIV = 0; /* Divide Clock by 1 (Assumes Clock is 25.6MHz) */ DAC1CONbits.FORM = 0; /* Data Format is Unsigned */ DAC1DFLT = 0x8000; /* Default value set to Midpoint when FORM = 0 */ IFS4bits.DAC1RIF = 0; /* Clear Right Channel Interrupt Flag */ IFS4bits.DAC1LIF = 0; /* Clear Left Channel Interrupt Flag */ IEC4bits.DAC1RIE = 1; /* Right Channel Interrupt Enabled */ IEC4bits.DAC1LIE = 1; /* Left Channel Interrupt Enabled */ 33 DAC1CONbits.DACEN = 1; /* DAC1 Module Enabled */ void attribute ((interrupt, no_auto_psv))_dac1rinterrupt(void) { IFS4bits.DAC1RIF = 0; /* Clear Right Channel Interrupt Flag */ DAC1RDAT = MyDataR[0]; /* User Code to Write to Goes Here */ } オーディオ コンバータ (DAC) void attribute ((interrupt, no_auto_psv))_dac1linterrupt(void) { IFS4bits.DAC1LIF = 0; /* Clear Left Channel Interrupt Flag */ DAC1LDAT = MyDataL[0]; /* User Code to Write to Goes Here */ } 図 33-3 に オーディオ DAC とアプリケーションプログラムの相互作用で DAC 割り込みに応答してデータを適時転送する手順を示します この例では 1 回の割り込みで 1 ワード転送します アプリケーションによっては 1 回の割り込みで最大 4 ワードの書き込みが可能です Note: がフルである場合または DAC が有効になる前に書き込みが行われた場合 への書き込みは無視されます 2011 Microchip Technology Inc. DS70211B_JP - p
12 dspic33f ファミリリファレンスマニュアル 図 33-3: なしでのオーディオ DAC との相互作用 A. DAC を初期化すると DAC イネーブル (DACEN) ビットがセットされます はフルでないため DAC 割り込みが両方のチャンネルに発生します にはデータがないため DACDFLT レジスタの内容が両方の DAC チャンネルによって処理されます アプリケーションプログラムは割り込み要求を認識して ISR の処理を開始します Default Value Default Value AUDIO DAC MODULE Right Channel DACRDAT DACDFLT Left Channel DACLDAT dspic33f CPU USER APPLICATION Interrupt Service Routine (ISR) ISR B. 割り込みサービスルーチン (ISR) が DACRDAT と DACLDAT に書き込みます Default Value AUDIO DAC MODULE Right Channel DACRDAT dspic33f CPU USER APPLICATION ISR Transfer Data Default Value DACDFLT Left Channel DACLDAT ISR Transfer Data C. 256 DAC クロックサイクル後 は からデータを読み出します 処理が実行されると DAC データレジスタのステータスは フルでない になり これによって別の DAC 割り込みが発生します First Sample First Sample AUDIO DAC MODULE Right Channel DACRDAT DACDFLT Left Channel DACLDAT dspic33f CPU USER APPLICATION ISR ISR D. アプリケーションプログラムは次のワードを左右のデータレジスタに転送します この転送が完了するのは が次の入力ワードを要求する前 ( つまり が 256 DAC クロックサイクルを完了する前 ) です この処理はアプリケーションプログラムが DAC モジュールを OFF にする (DACEN を無効にする ) まで繰り返されます First Sample First Sample AUDIO DAC MODULE Right Channel DACRDAT DACDFLT Left Channel DACLDAT dspic33f CPU USER APPLICATION ISR Transfer Data ISR Transfer Data DS70211B_JP - p Microchip Technology Inc.
13 セクション 33. オーディオ コンバータ (DAC) 33.7 ありでのオーディオ DAC 動作 一部の dspic33f では モジュールが CPU 時間を消費せずに CPU からオーディオ DAC へデータを転送できます 特定の dspic33f で をサポートしているかどうかについては 各デバイスのデータシートを参照してください モジュールの詳細は セクション 22. ダイレクトメモリアクセス () (DS70182) を参照してください オーディオ DAC モジュールは を使用する場合 DAC チャンネルごとに 1 つの チャンネルが必要です DAC チャンネルは使用可能な任意の チャンネルに割り当てる事ができます がオーディオ DAC から割り込みを受け取ると相互作用が開始します DAC ステータスレジスタ (DACxSTAT) の割り込みコンフィグレーションビット ( 左側チャンネルは LITYPE 右側チャンネルは RITYPE) の設定に応じて 割り込みは エンプティ または がフルでない のいずれかの条件によってトリガされます (33.5 割り込みとステータス 参照 ) チャンネルと周辺モジュールとの関連付けの設定 チャンネルは 応答する割り込み要求と オーディオ DAC が書き込む周辺モジュールの宛先アドレスを認識する必要があります 割り込みは ( モジュールの ) チャンネル x IRQ 要求 (xreq) レジスタの割り込み選択 (IRQSEL<6:0>) ビットで識別します 書き込みアドレスは ( これもモジュールの ) チャンネルX 周辺モジュールアドレス (xpad) レジスタで識別します 表 33-4 に 特定の周辺モジュールと任意の チャンネルを関連付けるために書き込む値を示します 表 33-4: チャンネルと周辺モジュールの関連付け 周辺モジュールと の関連付け コードの設定 xreq レジスタ IRQSEL<6:0> ビット 周辺モジュールに書き込む xpad レジスタの値 DAC1 右側のデータ出力 x03F6 DAC1RDAT DAC1 左側のデータ出力 x03F8 DAC1LDAT 例 33-2 に 動作に対応する代表的 DAC 設定のコードを示します この例では がエンプティの時に割り込みが発生するように設定しています DAC イネーブル (DACEN) ビットをセットすると は最初エンプティであるため割り込みが発生します はエンプティであるため 最初のデータ値は既定値のレジスタから読み出されます この場合 既定値は 0 です 図 33-4 に オーディオ DAC と モジュールの相互作用で DAC 割り込みに応答してデータを適時転送する手順を示します この例では 1 回の割り込みで 1 ワード転送します 33 オーディオ コンバータ (DAC) 2011 Microchip Technology Inc. DS70211B_JP - p
14 dspic33f ファミリリファレンスマニュアル 例 33-2: ありでの DAC 動作 /* Code */ unsigned int RightBufferA[32] attribute ((space(dma))); unsigned int RightBufferB[32] attribute ((space(dma))); unsigned int LeftBufferA[32] attribute ((space(dma))); unsigned int LeftBufferB[32] attribute ((space(dma))); /* Channel 0 set to DAC1RDAT */ 0CONbits.AMODE = 0; /* Register Indirect with Post Increment */ 0CONbits.MODE = 2; /* Continuous Mode with Ping-Pong Enabled */ 0CONbits.DIR = 1; /* Ram-to-Peripheral Data Transfer */ 0PAD = (volatile unsigned int)&dac1rdat; /* Point to DAC1RDAT */ 0CNT = 31; /* 32 Request */ 0REQ = 78; /* Select DAC1RDAT as Request Source */ 0STA = builtin_dmaoffset(rightbuffera); 0STB = builtin_dmaoffset(rightbufferb); IFS0bits.0IF = 0; /* Clear Interrupt Flag */ IEC0bits.0IE = 1; /* Set Interrupt Enable Bit */ 0CONbits.CHEN = 1; /* Enable Channel 0 */ /* Channel 1 set to DAC1LDAT */ 1CONbits.AMODE = 0; /* Register Indirect with Post Increment */ 1CONbits.MODE = 2; /* Continuous Mode with Ping-Pong Enabled */ 1CONbits.DIR = 1; /* Ram-to-Peripheral Data Transfer */ 1PAD = (volatile unsigned int)&dac1ldat; /* Point to DAC1LDAT */ 1CNT = 31; /* 32 Request */ 1REQ = 79; /* Select DAC1LDAT as Request Source */ 1STA = builtin_dmaoffset(leftbuffera); 1STB = builtin_dmaoffset(leftbufferb); IFS0bits.1IF = 0; /* Clear Interrupt Flag */ IEC0bits.1IE = 1; /* Set Interrupt Enable Bit */ 1CONbits.CHEN = 1; /* Enable Channel 1 */ /* DAC1 Code */ DAC1STATbits.ROEN = 1; /* Right Channel DAC Enabled */ DAC1STATbits.LOEN = 1; /* Left Channel DAC Enabled */ DAC1STATbits.RITYPE = 1; /* Right Channel Interrupt if is Empty */ DAC1STATbits.LITYPE = 1; /* Left Channel Interrupt if is Empty */ DAC1CONbits.AMPON = 0; /* Amplifier is Disabled During Sleep/Idle Modes */ DAC1CONbits.DACFDIV = 0; /* Divide Clock by 1 (Assumes Clock is 25.6MHz) */ DAC1CONbits.FORM = 0; /* Data Format is Unsigned */ DAC1CONbits.DACEN = 1; /* DAC1 Module Enabled */ /* Rest of User Code Goes Here */ void attribute ((interrupt, no_auto_psv))_0interrupt(void) { IFS0bits.0IF = 0; /* Clear Channel 0 Interrupt Flag */ /* User Code to update Right Buffer in */ } void attribute ((interrupt, no_auto_psv))_1interrupt(void) { IFS0bits.1IF = 0; /* Clear Channel 1 Interrupt Flag */ /* User Code to update Left Buffer in */ } DS70211B_JP - p Microchip Technology Inc.
15 セクション 33. オーディオ コンバータ (DAC) 図 33-4: ありでのオーディオ DAC の相互作用 A. DAC を初期化すると DAC イネーブル (DACEN) ビットがセットされます はエンプティであるため DAC は両方のチャンネルに DAC 要求を生成します にはデータがないため DACDFLT レジスタの内容が両方の DAC チャンネルによって処理されます Default Value Default Value AUDIO DAC MODULE Right Channel DACRDAT DACDFLT Left Channel DACLDAT CONTROLLER CHANNEL 0 CHANNEL 1 MODULE Right DATA 1 Right DATA n Right DATA 1 Right DATA n Left DATA 1 Left DATA n Left DATA 1 Left DATA n Buffer A Buffer B Buffer A Buffer B B. は右側データバッファ A からデータワードをフェッチして それを右側の DAC データ (DACRDAT) レジスタに書き込みます その後 左側データバッファ A からデータワードをフェッチして それを左側の DAC データ (DACLDAT) レジスタに書き込みます これと並行して DAC は DACDFLT の処理を継続します C. 256 DAC クロックサイクル後 既定値のワードが両方のチャンネルによって処理されています コンバータはそれぞれの から次のワードを読み出し 要求を生成して次のサンプルをフェッチします Default Value Default Value First Sample AUDIO DAC MODULE Right Channel DACRDAT DACDFLT Left Channel DACLDAT AUDIO DAC MODULE Right Channel DACRDAT DACDFLT Left Channel CONTROLLER CHANNEL 0 CHANNEL 1 CONTROLLER CHANNEL 0 CHANNEL 1 MODULE Right DATA 1 Right DATA n Right DATA 1 Right DATA n Left DATA 1 Left DATA n Left DATA 1 Left DATA n MODULE Right DATA 1 Right DATA n Right DATA 1 Right DATA n Left DATA 1 Buffer A Buffer B Buffer A Buffer B Buffer A Buffer B Buffer A 33 オーディオ コンバータ (DAC) First Sample DACLDAT Left DATA n Left DATA 1 Buffer B Left DATA n AUDIO DAC MODULE MODULE D. 次のワードが メモリからフェッチされます この処理は 各チャンネルで一度に 1 ワードずつフェッチして処理する方式で アプリケーションプログラムがデータ転送を終了するまで継続します First Sample Right Channel DACRDAT DACDFLT Left Channel CONTROLLER CHANNEL 0 CHANNEL 1 Right DATA 1 Right DATA n Right DATA 1 Right DATA n Left DATA 1 Buffer A Buffer B Buffer A First Sample DACLDAT Left DATA n Left DATA 1 Buffer B Left DATA n 2011 Microchip Technology Inc. DS70211B_JP - p
16 dspic33f ファミリリファレンスマニュアル 33.8 外付け回路の例 図 33-5 に オーディオ DAC モジュールの 1 つのチャンネルを使用してスピーカを接続する代表的構成を示します この例ではオーディオ DAC の差動出力を使用し 差動増幅構成のアンプを使用してシングルエンド出力を生成します 対応する出力は正入力の 2 倍です 図 33-5: 外付け回路の例 RIGHT CHANNEL 100 µf DAC1RP 10K 10K 10K - 0.1µF 1 2 Headphone Amplifier VOUT1 VDD VIN1 VOUT V 1µF 100 µf DAC1RN 10K + MCP6022 1µF 3 BYP VIN µF VCC/2 LEFT CHANNEL 3.3V 1 2 S1 CLK K 4 CLK 5 GND 3.3V LM S1 SHUTDN UP/DN 1 2 VOL UP/DN 100K K 10K 10K DAC1LP - 10K DAC1LN + 10K MCP6022 VCC/2 DS70211B_JP - p Microchip Technology Inc.
17 セクション 33. オーディオ コンバータ (DAC) 33.9 省電力モード時の動作 dspic33f デバイスファミリには 1 つの通常 ( フルパワー ) モードと PWRSAV 命令によって呼び出される 3 つの省電力モードの 4 つの電力モードがあります 選択したモードによっては 省電力モードへの移行がモジュールの動作にも影響する場合があります DAC 制御 (DACxCON<12>) レジスタのアナログ出力アンプイネーブル (AMPON) ビットをセットすると スリープモード /Stop-in-Idle モード中でもアナログ回路とアナログ出力アンプの電源を ON にします この設定により スリープモード /Stop-in-Idle モード中でもアナログ出力電圧を既知の状態に維持できます AMPON ビットをクリアしてからプロセッサをスリープモードまたは Stop-in-Idle モードに移行させると アナログ回路の電源は OFF になってリセット状態に保持され 消費電流を低減できます 出力アンプの電源が OFF になると アナログ出力はハイインピーダンス状態になります スリープモードでは AMPON ビットをクリアすると を含む DAC の内部状態はリセットされ (SFR を除く ) クロックは停止して 出力アナログアンプと関連回路の電源は OFF になります AMPON ビットをセットすると DAC の内部状態と SFR は維持され クロックは停止して 出力のアナログアンプと関連回路の電源は ON のままになります アイドルモードに移行した時に DAC 制御 (DACxCON<13>) レジスタの Stop-in-Idle モード (DACSIDL) ビットがセットされている場合で AMPONビットがセットされていない場合 DAC の内部状態はリセットされ (SFR を除く ) クロックは停止して 出力のアナログアンプと関連回路の電源は OFF になります AMPON ビットをセットすると DAC の内部状態と SFR は維持され クロックは停止して 出力のアナログアンプと関連回路の電源は ON のままになります アイドルモードに移行した時に DACSIDL がセットされていない場合 DAC は通常動作を継続します デバイスがスリープモードまたは Stop-in-Idle モードに移行すると AMPON ビットの状態には関係なく DACEN ビット (DACxCON<15>) はクリアされます AMPON ビットをセットしてからデバイスがスリープモードまたは Stop-in-Idle モードに移行した場合 新しいデータはスリープモードまたは Stop-in-Idle モードの終了時に に格納する事ができます DAC を再度有効にすると DAC は無効になった所から動作を再開します Note: AMPON = 1 かつ DACEN = 0 の場合 を読み出すと はエンプティになります 33 オーディオ コンバータ (DAC) 2011 Microchip Technology Inc. DS70211B_JP - p
18 DS70211B_JP - p Microchip Technology Inc レジスタマップ 表 33-5: オーディオ DAC のレジスタマップ 表 33-5 に オーディオ DAC レジスタの要約を示します レジスタ名 Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 全リセット DACxCON DACEN DACSIDL AMPON FORM DACFDIV<6:0> 0000 DACxSTAT LOEN LMVOEN LITYPE LFULL LEMPTY ROEN RMVOEN RITYPE RFULL REMPTY 0000 DACxDFLT DACDFLT<15:0> 0000 DACxRDAT DACRDAT<15:0> 0000 DACxLDAT DACLDAT<15:0> 0000 凡例 : x = リセット時の値は不定 = 未実装 0 として読み出し リセット時の値は 16 進数で表示 dspic33f ファミリリファレンスマニュアル
19 セクション 33. オーディオ コンバータ (DAC) 関連アプリケーションノート 本セクションに関連するアプリケーションノートの一覧を以下に示します 一部のアプリケーションノートは dspic33f ファミリ向けではありません ただし概念は共通しており 変更が必要であったり制限事項が存在するものの利用が可能です オーディオ コンバータ (DAC) モジュールに関連する現在のアプリケーションノートは以下の通りです タイトル現在 関連するアプリケーションノートはありません アプリケーションノート番号 N/A Note: dspic33f デバイスファミリ向けのその他のアプリケーションノートとサンプルコードは マイクロチップ社のウェブサイト ( をご覧ください 33 オーディオ コンバータ (DAC) 2011 Microchip Technology Inc. DS70211B_JP - p
20 dspic33f ファミリリファレンスマニュアル 改訂履歴 リビジョン A (2007 年 10 月 ) 初版発行 リビジョン B (2009 年 9 月 ) このリビジョンでの変更内容は以下の通りです 式 : - FVCO の式を クロック に追加 ( 式 33-1 参照 ) 図 : - 図 33-5 の 2 つの差動アンプの + 符号 - 符号 入力信号名を更新 Notes: 主な特長 にオーディオ DAC モジュールに関する注釈を追加 セクション : クロック に DAC のサンプルコードを追加 関連アプリケーションノート を追加 はじめに で以下の記述を削除 : 正負の出力は約 1.65 V の中間電圧を中心に約 ±1 V の電圧振幅を持つ差動出力です この信号には 1 k 負荷の駆動能力があります 主な特長 で S/N 比 : 90 db という記述を削除 モジュールの動作 で以下の記述を削除 : 再構成フィルタからの差動出力はアナログアンプによって増幅され 必要な 2 Vp-p の電圧振幅が 1 k 負荷に加えられます 表現と体裁の変更等 本書全体の細部を修正 ISBN: DS70211B_JP - p Microchip Technology Inc.
Section 36. Programmable Cyclic Redundancy Check (CRC)
36 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 36. プログラマブル巡回冗長検査 () プログラマブル ハイライト 本セクションには以下の主要項目を記載しています 36.1 はじめに... 36-2 36.2 モジュールの概要... 36-3 36.3 レジスタ... 36-3 36.4 エンジン... 36-6 36.5
PIC24F Family Reference Manual Section 9 WDT
第 9 章 (WDT) ハイライト 本章では次のトピックについて説明します 9.1 はじめに... 9-2 9.2 WDT の動作... 9-2 9.3 レジスタマップ... 9-5 9.4 設計の秘訣... 9-6 9.5 関連するアプリケーションノート... 9-7 9.6 改版履歴... 9-8 9 2007 Microchip Technology Inc. Advance Information
39734a_JP.fm
注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 46 セクション 46 スケーラブルコンパレータモジュール スケーラブルコンパレータモジュール ハイライト 本セクションでは 以下の項目について説明します 46.1 はじめに...46-2 46.2 制御レジスタ...46-4 46.3 コンパレータの動作...46-7 46.4 コンパレータ応答時間...46-7
スライド 1
RL78/G13 周辺機能紹介 SAU シリアル アレイ ユニット ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ SAU の概要 UART 通信機能のプログラム サンプル紹介 2 SAU の概要 3 SAU の機能 クロック同期式調歩同期式マスタ動作のみ チャネル 0: 送信チャネル 1: 受信 4 UART
スライド 1
RL78/G13 周辺機能紹介 ADC A/D コンバータ ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ ADC の概要 ソフトウエア トリガ セレクト モード 連続変換モードのプログラム サンプル紹介 2 ADC の概要 3 ADC のブロック図 パワー オフが可能 入力 選択 記憶 比較 基準電圧 変換結果
スライド 1
RX62N 周辺機能紹介 DAC D/A Converter ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ DACの概要 データフォーマット 変換開始と変換時間 転送時間 プログラムサンプル 2 DAC の概要 3 機能概要 項目 内容 分解能 出力チャネル 消費電力低減機能 10 ビット 2 チャネル モジュールストップ状態への設定が可能
-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR
第 回マイクロプロセッサのしくみ マイクロプロセッサの基本的なしくみについて解説する. -1 マイクロプロセッサと周辺回路の接続 制御バス プロセッサ データ バス アドレス バス メモリ 周辺インタフェース バスの基本構成 Fig.-1 バスによる相互接続は, 現在のコンピュータシステムのハードウェアを特徴づけている. バス (Bus): 複数のユニットで共有される信号線システム内の データの通り道
スライド 1
RL78/G13 周辺機能紹介安全機能 ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ 安全機能の概要 フラッシュ メモリ CRC 演算機能 RAM パリティ エラー検出機能 データの保護機能 RAM ガード機能 SFR ガード機能 不正メモリ アクセス機能 周辺機能を使用した安全機能 周波数検出機能 A/D
Section 22. Direct Memory Access (DMA)
注意 この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 22. ダイレクトメモリアクセス () ハイライト 本セクションには下記の主要項目を記載しています 22 22.1 はじめに...22-2 22.2 レジスタ...22-4 22.3 のブロック図... 22-18 22.4 データ転送... 22-19 22.5 のセットアップ...
QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは？
アルテラ FPGA 向け PLL リコンフィグの応用回路 1. PLL リコンフィグとは アルテラ FPGA は PLL 機能を内蔵しています PLL を利用して基本周波数を逓倍 分周したクロックを利用することができます 通常 FPGA 開発ツール Quartus2( 以下 Q2) の MegaWizard プラグインマネージャを利用して PLL を設定し 希望のクロック周波数を得ることができます
39733a.fm
注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 45. 拡張データ空間 (EDS) を備えたデータメモリ ハイライト 本セクションには下記の主要項目を記載しています 45.1 はじめに... 45-2 45.2 データメモリの構成... 45-3 45.3 拡張データ空間... 45-7 45.4 データ配置... 45-14
1. A/D 入力について分解能 12bit の A/D コンバータ入力です A/D 入力電圧とディジタル値との対応は理論上 入力電圧 0V : 0 入力電圧 +3V : 4095 です 実際はオフセットと傾きがあり ぴったりこの数値にはなりません 2. A/D 入力に使用する信号 STM32L_A
STM32L_ADC の説明 V003 2014/03/30 STM32L-Discovery の A/D 入力を行うプログラムです A/D CH0 ~ A/D CH3 の 4 本の入力が可能です 提供する PC のアプリケーション Access_SerialPort を使用して UART( 非同期シリアル通信 ) により A/D 入力の表示を行うことができます 無料の開発ツール Atollic TrueSTUDIO
データ収集用 NIM/CAMAC モジュールマニュアル 2006/5/23 目次 クレート コントローラ CC/ NIM ADC 1821 (Seiko EG&G)...3 ADC インターフェイス U デッドタイム
データ収集用 NIM/CAMAC モジュールマニュアル 2006/5/23 hiromi@tac.tsukuba.ac.jp 目次 クレート コントローラ CC/7700...2 NIM ADC 1821 (Seiko EG&G)...3 ADC インターフェイス U9201...4 デッドタイム カウンター NK-1000...5 AD811 8ch ADC (Ortec)...6 C011 4ch
CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続
CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを
８ビットデータバスでアクセスする場合は、１６ビットレジスタを上位バイト、下位バイトに分けてアクセスします
はじめにこのたびは 弊社 T-IADA168 をお買い上げ頂きましてまことにありがとうございます このマニュアルは T-IADA168 の概要等について説明しています 各 LSI についての詳細は必要に応じてデータシートを参照してください ハードウエアの不具合に関しましてのサポートはいたしますが RTOS を含めたソフト面のサポートは基本的にはしておりません 注意事項 (1) 本書の内容に関しては将来予告なしに変更することがあります
Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M
Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル 413180100 19.4 システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M21/M22/M23/M24/M25 テクニカルマニュアル 413556900 21.4 システムリセットコントローラ
Microsoft Word - T-AD16P.doc
T-AD16P rev.1.0 取扱説明書 PC/104 バスシリーズ 16ビットADコンバータ差動 8ch シングルエンド16ch 各商品は 各社の商標 登録商標です ( 株 ) ティーエーシー各種制御用マイクロコンピュータ設計 製作 販売 この製品の外観及び仕様は品質改善のため 予告無く変更することがありますのでご了承下さい 600-8896 京都市下京区西七条西石ヶ坪町 66 電話 :075-311-7307
スライド 1
RX62N 周辺機能紹介 MTU2 マルチファンクションタイマパルスユニット 2 ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ MTU2 の概要 プログラムサンプル (1) インプットキャプチャ機能 プログラムサンプル (2) PWM モード プログラムサンプル (3) 相補 PWM モード プログラムサンプルのカスタマイズ
Taro-DSﾉｰﾄ
3.A/D,D/A 変換 振幅が連続しており, 時間軸方向にも切れ目がない信号をアナログ信号と呼ぶ. これに対して, 振幅が飛び飛びであり, 飛び飛びの時刻にのみ存在し, または からなる数値列で表した信号をディジタル信号と呼ぶ. アナログ信号をディジタル信号に変換する回路が A/D 変換器 (A-D 変換器,ADC) であり, その逆の操作を行う回路が D/A 変換器 (D-A 変換,DAC) である.
スライド 1
RX62N 周辺機能紹介データフラッシュ データ格納用フラッシュメモリ ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ データフラッシュの概要 プログラムサンプル 消去方法 書き込み方法 読み出し方法 FCUのリセット プログラムサンプルのカスタマイズ 2 データフラッシュの概要 3 データフラッシュとは フラッシュメモリ
CCD リニアイメージセンサ用駆動回路 C CCD リニアイメージセンサ (S11155/S ) 用 C は 当社製 CCDリニアイメージセンサ S11155/S 用に開発された駆動回路です S11155/S11156-
CCD リニアイメージセンサ用駆動回路 C11165-02 CCD リニアイメージセンサ (S11155/S11156-2048-02) 用 C11165-02は 当社製 CCDリニアイメージセンサ S11155/S11156-2048-02 用に開発された駆動回路です S11155/S11156-2048-02と組み合わせることにより分光器に使用できます C11165-02 は CCD 駆動回路
スライド 1
RX62N 周辺機能紹介 TMR 8 ビットタイマ ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ TMR の概要 プログラムサンプル (1) パルス出力機能 (8 ビットモード ) プログラムサンプル (2) インターバルタイマ機能 (16 ビット コンペアマッチカウントモード ) プログラムサンプルのカスタマイズ
Microsoft PowerPoint - RL78G14_動画マニュアル_タイマRD.ppt [互換モード]
![Microsoft PowerPoint - RL78G14_動画マニュアル_タイマRD.ppt [互換モード]](/thumbs/92/108370336.jpg "Microsoft PowerPoint - RL78G14_動画マニュアル_タイマRD.ppt [互換モード]")
RL78/G14 周辺機能紹介タイマ RD ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ タイマ RD の概要 PWM 機能のプログラム サンプル紹介 相補 PWM モードのプログラム サンプル紹介 2 タイマ RD の概要 3 タイマ RD の機能 モード 使用チャネル チャネル0, チャネル1 独立で使用
スライド 1
東北大学工学部機械知能 航空工学科 2015 年度 5 セメスター クラス D 計算機工学 6. MIPS の命令と動作 演算 ロード ストア ( 教科書 6.3 節,6.4 節 ) 大学院情報科学研究科鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ レジスタ間の演算命令 (C 言語 ) c = a + b; ( 疑似的な MIPS アセンブリ言語 )
電気的特性 (Ta=25 C) 項目 記号 条件 Min. Typ. Max. 単位 読み出し周波数 * 3 fop khz ラインレート * Hz 変換ゲイン Gc ゲイン =2-5 - e-/adu トリガ出力電圧 Highレベル Vdd V -
CCD イメージセンサ S11850-1106, S11511 シリーズ用 は 当社製 CCDイメージセンサ S11850-1106, S11511 シリーズ用に開発された駆動回路です USB 2.0インターフェースを用いて とPCを接続することにより PCからの制御でセンサのアナログビデオ信号をデジタル出力に変換し PCに取り込むことができます は センサを駆動するセンサ基板 センサ基板の駆動と
PowerPoint プレゼンテーション
コンピュータアーキテクチャ 第 13 週 割込みアーキテクチャ 2013 年 12 月 18 日 金岡晃 授業計画 第 1 週 (9/25) 第 2 週 (10/2) 第 3 週 (10/9) 第 4 週 (10/16) 第 5 週 (10/23) 第 6 週 (10/30) 第 7 週 (11/6) 授業概要 2 進数表現 論理回路の復習 2 進演算 ( 数の表現 ) 演算アーキテクチャ ( 演算アルゴリズムと回路
1. 使用する信号 1.1. UART 信号 UART 通信に使用する信号と接続相手との接続は以下の通りです UART 信号表 番号 CPU 機能名 CPU 信号名 基板コネクタピン番号 方向 接続相手の信号名 1 USART1_TX PA9 CN > RxD 2 USART1_R
TrueSTUDIO 用 L152CD_UART1 の説明 V001 2014/10/22 UART( 非同期シリアル通信 ) で送受信を行う STM32L152C-DISCO のプロジェクトサンプルです STM32L152C-DISCO は STMicroelectronics 社製の Cortex-M3 ARM CPU である STM32L152RCT6 を搭載した基板です 試用版の開発ツール
VelilogHDL 回路を「言語」で記述する
2. ソースを書く 数値表現 数値表現形式 : ss'fnn...n ss は, 定数のビット幅を 10 進数で表します f は, 基数を表します b が 2 進,o が 8 進,d が 10 進,h が 16 進 nn...n は, 定数値を表します 各基数で許される値を書くこ Verilog ビット幅 基数 2 進表現 1'b0 1 2 進 0 4'b0100 4 2 進 0100 4'd4 4
LOS Detection Comparison in Optical Receiver
Design Note: HFDN-34.0 Rev. 1; 04/08 MAX3991 を使用した 10Gbps 光レシーバでの正確なロスオブシグナル (LOS) 検出 AAILABLE MAX3991 を使用した 10Gbps 光レシーバでの正確なロスオブシグナル (LOS) 検出 1 はじめに ロスオブシグナル (LOS) のモニタは 10Gbps XFP 光モジュールでシステムのディジタル診断を行う場合に必要となります
本書は INpMac v2.20(intime 5.2 INplc 3 Windows7/8/8.1に対応 ) の内容を元に記載しています Microsoft Windows Visual Studio は 米国 Microsoft Corporation の米国及びその他の国における登録商標です
ACTIVE TOUCH 拡張部品取扱説明書 - 共有メモリアクセスコンポーネント - 1. はじめに 1 (1) 概要... 1 (2) INpMac のインストール... 1 2. Windows アプリケーションとの連携 2 (1) コントロール ( 部品 ) の登録... 2 (2) データの関連付け... 3 3. INtime アプリケーションとの連携 4 (1) 部品 ( コンポーネント
Microsoft Word - T-ADA16S.doc
T-ADA16S rev.1.0 PC/104 バスシリーズ 12ビットAD 12ビットDA 絶縁 IO 取扱説明書 各商品は 各社の商標 登録商標です ( 株 ) ティーエーシー各種制御用マイクロコンピュータ設計 製作 販売 この製品の外観及び仕様は品質改善のため 予告無く変更することがありますのでご了承下さい 600-8896 京都市下京区西七条西石ヶ坪町 66 電話 :075-311-7307
1. プログラム実行時の動作プログラムを実行すると以下のように動作します 1) NUCLEO-F401RE 上の LED LD2( 緑 ) が 200mSec 間隔で点滅します 2. プロジェクトの構成 2.1. プロジェクト F401N_BlinkLD2 の起動画面 TrueSTUDIO で作成し
TrueSTUDIO 用 F401N_BlinkLD2 の説明 V003 2014/10/01 TIM11 の割り込みを使用して LED 点滅を行う NUCLEO-F401RE のプロジェクトサンプルです NUCLEO-F401RE は STMicroelectronics 社製の Cortex-M4 ARM CPU である STM32F401RET6 を搭載した基板です 試用版の開発ツール Atollic
ヤマハDante機器と他社AES67機器の接続ガイド
はじめに AES67 は 高性能なデジタル IP ネットワークの相互接続を実現するための標準規格です AES67 は や Ravenna Q-LAN Livewire WheatNet などの異なるネットワーク規格で構築されたシステム間で オーディオ信号を送受信する手段を提供します ヤマハも 機器のアップデートにより順次 AES67 への対応を開始し 第一弾としてデジタルミキシングコンソール CL/QL
Virtex-6 Clocking
Spartan-6 クロックリソース Proprietary to PALTEK CORPORATION 1 AGENDA はじめに クロックネットワーク クロックマネージメントタイル (CMT) 使用例 2 AGENDA はじめに クロックネットワーク クロックマネージメントタイル (CMT) 使用例 3 高速なクロッキング 新型アプリケーションには複雑なクロック要件が必要 : 高速クロック信号
Microsoft PowerPoint - 7.Arithmetic.ppt
第 7 章デジタル演算回路 1 デジタル信号処理音声, 音楽, 通信信号 信号 = 符号付き 2 進データ 負の数値の表現方法 2 2 進数 n ビット n-1 =Σb i 2 i 0 2 の補数 +=2 n n-1 n-1 2 n =1+Σb i 2 i +Σb i 2 i 0 0 n-1 =2 n ー =1+Σb i 2 i 0 3 2 進数の補数 2 の補数 各桁のビットを反転した後で最下位に
RL78開発環境移行ガイド R8C/M16C, H8S/H8SXからRL78への移行（統合開発環境編)（High-performance Embedded Workshop→CS+)
RL78 開発環境移行ガイド R8C/M16C, H8S/H8SXからRL78への移行 ( 統合開発環境編 ) (High-performance Embedded Workshop CS+) 2017/4/7 R20UT2087JJ0103 ソフトウェア事業部ソフトウエア技術部ルネサスシステムデザイン株式会社 はじめに 本資料は 統合開発環境 High-performance Embedded Workshop
1. UART について UART は Universal Asynchronous Receiver Transmitter の頭文字をとったもので 非同期シリアル通信と呼ばれます シリアル通信とは 一本の信号線でデータをやりとりするために 1bit ずつデータを送出することをいいます データを受
STM32L_UART1 の説明 V004 2014/03/30 STM32L-Discovery の UART 1 の送受信を行うプログラムです 無料の開発ツール Atollic TrueSTUDIO for ARM Lite( 試用版 ) で作成したプロジェクトです プログラムの開始番地は 0x08000000 です デバッグが可能です PC アプリケーションの Access_SerialPort
PIC24F Reference Manual Sect.23
第 23 章 ハイライト 本章では次のトピックについて説明します 23.1 はじめに... 23-2 23.2 ステータスと制御レジスタ... 23-3 23.3 動作モード... 23-7 23.4 マスターモードのクロック周波数... 23-18 23.5 省電力モードでの動作... 23-19 23.6 レジスタマップ... 23-20 23.7 電気的仕様... 23-21 23.8 関連するアプリケーションノート...
2. 仕様 電源 :USB バスパワー (USB 入力の 5V 電源を使用します ) 出力 : 3.5mm ステレオジャック アナログステレオ出力 最大 20mArms 対応ヘッドホンインピーダンス 1Ω~500Ω RCA ピンジャック アナログ 2ch 出力 (L R) ラインレベル ヘッドホンア
AK4495SEQ 搭載 USB DAC (I2C 付 ) 簡易取扱説明書 ( 呼称 :AK4495HA2) 2018-01-21 rev02 1. はじめに 本品は USB 接続のハイレゾ対応 D/A コンバータです パソコンなどで再生した音楽を出力します 特徴として 旭化成エレクトロニクスのハイエンド DAC AK4495SEQ を搭載してます また 内部に USB I2S 変換ドーターカードを搭載しています
2ALU 以下はデータ幅 4ビットの ALU の例 加算, 減算,AND,OR の4つの演算を実行する 実際のプロセッサの ALU は, もっと多種類の演算が可能 リスト 7-2 ALU の VHDL 記述 M use IEEE.STD_LOGIC_1164.ALL; 00 : 加算 use IEE
差し替え版 第 7 回マイクロプロセッサの VHDL 記述 マイクロプロセッサ全体および主要な内部ユニットの,VHDL 記述の例を示す. 1)MPU(Micro Processor Uit) Module 1MPU のエンティティ記述とコントローラの例以下は, 簡単な MPU の VHDL 記述の例である ただし, アーキテクチャ部分は, 命令読み込みと実行の状態遷移のみを実現したステートマシンである
AN-1077: ADXL345 Quick Start Guide
09119-002 TOP 09119-001 ADXL345 Quick Start Guide by Tomoaki Tsuzuki APPLICATION NOTE PHYSICAL MOUNTING ADXL345 は 3 軸の加速度センサーです 検出軸方向を Figure1 に示します ADXL345 は検出軸の正方向に加速されると正極性の出力になります 重力は検出軸方向の逆方向の極性が出力されるので注意が必要です
スライド 1
RX62N 周辺機能紹介 CMT コンペアマッチタイマ ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ CMT の概要 プログラムサンプル プログラムサンプルのカスタマイズ 2 CMT の概要 3 CMT の仕様 CMT ユニット 0 チャネル 16ビットタイマ CMT0 CMT1 ユニット 1 CMT2 CMT3
Microsoft PowerPoint - 3.3タイミング制御.pptx
3.3 タイミング制御 ハザードの回避 同期式回路と非同期式回路 1. 同期式回路 : 回路全体で共通なクロックに合わせてデータの受け渡しをする 通信における例 :I 2 C(1 対 N 通信 ) 2. 非同期式回路 : 同一のクロックを使用せず データを受け渡す回路間の制御信号を用いてデータの受け渡しをす 通信における例 :UART(1 対 1 通信 ) 2 3.3.1 ハザード 3 1 出力回路のハザード
SOPC Builder ペリフェラル 簡易ユーザ・ガイド - PIO (Parallel I/O)
ALTIMA Corp. SOPC Builder ペリフェラル簡易ユーザ マニュアル PIO (Parallel I/O) ver.1.0 2010 年 8 月 ELSENA,Inc. SOPC Builder ペリフェラル簡易ユーザ マニュアル PIO (Parallel I/O) 目次 1. はじめに... 3 2. PIO 概要... 3 2-1. PIO 概要... 3 2-2. PIO
計算機アーキテクチャ
計算機アーキテクチャ 第 11 回命令実行の流れ 2014 年 6 月 20 日 電気情報工学科 田島孝治 1 授業スケジュール ( 前期 ) 2 回日付タイトル 1 4/7 コンピュータ技術の歴史と コンピュータアーキテクチャ 2 4/14 ノイマン型コンピュータ 3 4/21 コンピュータのハードウェア 4 4/28 数と文字の表現 5 5/12 固定小数点数と浮動小数点表現 6 5/19 計算アーキテクチャ
81 /******************************************************************************/ 82 /* スレーブアドレスの設定 */ 83 /*****************************************
1 /******************************************************************************/ 2 /* IIC(Inter IC Bus) の制御 */ 3 /******************************************************************************/ 4 /*
Microsoft Word - AK8133_MS0930_J_05.doc
AK8133 Multi Clock Generator for Audio AK8133 は 高性能オーディオ用 PLL クロックジェネレータ IC です 27MHz 水晶振動子または外部からの 27MHz 入力から複数のオーディオ用クロックを同時に生成します 出力周波数は端子設定により選択できますので各種オーディオシステムに適用することができます AK8133 は出力周波数近傍のスプリアスを大幅に軽減していますので水晶発振器を用いた場合と同等の
CMOS リニアイメージセンサ用駆動回路 C10808 シリーズ 蓄積時間の可変機能付き 高精度駆動回路 C10808 シリーズは 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です セン
蓄積時間の可変機能付き 高精度駆動回路 は 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です センサの駆動に必要な各種タイミング信号を供給し センサからのアナログビデオ信号 を低ノイズで信号処理します 2 種類の外部制御信号 ( スタート クロック ) と 2 種類の電源 (±15 )
インターリーブＡＤＣでのタイミングスキュー影響のデジタル補正技術
1 インターリーブADCでのタイミングスキュー影響のデジタル補正技術 浅見幸司 黒沢烈士 立岩武徳 宮島広行 小林春夫 ( 株 ) アドバンテスト 群馬大学 2 目次 1. 研究背景 目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ
Microsoft PowerPoint - RL78G1E_スタータキットデモ手順_2012_1119修正版.pptx
Smart Analog Stick をはじめて動かす RL78G1E STARTER KIT を始めて使う方のために インストールから基本的な使い方を体験する部分を順番にまとめました この順番で動かせば とりあえず体験できるという内容で作成してあります 2 度目からお使いの場合には Stick ボードを USB に接続した状態で 3 から始めてください 詳細な機能説明は ユーザーズマニュアルやオンラインヘルプを参考にしてください
RTC_STM32F4 の説明 2013/10/20 STM32F4 内蔵 RTC の日付 時刻の設定および読み込みを行うプログラムです UART2( 非同期シリアル通信ポート 2) を使用して RTC の設定および読み込みを行います 無料の開発ツール Atollic TrueSTUDIO for
RTC_STM32F4 の説明 2013/10/20 STM32F4 内蔵 RTC の日付 時刻の設定および読み込みを行うプログラムです UART2( 非同期シリアル通信ポート 2) を使用して RTC の設定および読み込みを行います 無料の開発ツール Atollic TrueSTUDIO for ARM Lite 4.2.0 で作成した STM32F4 Discovery 基板用のプロジェクトです
PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2
The World Leader in High Performance Signal Processing Solutions PLL アン ドゥ トロア ( その 1) PLL( 位相ロック ループ ) 回路の基本と各部動作 アナログ デバイセズ株式会社石井聡 PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK)
Microsoft Word - Ladder Tool 使çfl¨ã…žã…‰ã…¥ã‡¢ã…«ã…©ã…•ã…¼ã†ªã†Š_ docx
2018/11/05 第 1 版 Ladder Tool 使用マニュアル 1. はじめに LadderTool は ラダーからマイコンプログラムを作成する 連枝 を改良し作成された ラダープログラム作成ツールです 作成したプログラムは DIPPLC で動作するニーモニッ クで保存されます そのため 通常使用する場合は DIPPLC をご用意ください 2. 使い方 ソフトウェアのフォルダ内にある LadderTool
内容 1. 仕様 動作確認条件 ハードウェア説明 使用端子一覧 ソフトウェア説明 動作概要 ファイル構成 オプション設定メモリ 定数一覧 変数一
RX210 グループ IRQ 割り込みを使用したパルス出力 要旨 本サンプルコードでは IRQ 割り込みが発生すると 一定期間タイマでパルスを出力する 方法について説明します 対象デバイス RX210 1 / 25 内容 1. 仕様... 3 2. 動作確認条件... 3 3. ハードウェア説明... 3 3.1 使用端子一覧... 3 4. ソフトウェア説明... 4 4.1 動作概要... 4
US-122MK2/144MK2_RN-J_RevF
目次 最新情報... 1 新機能... 2 Windows ドライバー... 2 Mac OS X ドライバー... 2 メンテナンス項目... 3 ファームウェア... 3 Windows ドライバー... 3 Mac OS X ドライバー... 3 既知の不具合... 4 Windows ドライバー... 4 Mac OS X ドライバー... 4 ご注意... 4 デジタル入力を使用する場合...
Section 15. Input Capture
注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 15. 入力キャプチャ ハイライト 本セクションには下記の主要項目を記載しています 15.1 はじめに... 15-2 15.2 入力キャプチャレジスタ... 15-4 15.3 タイマの選択... 15-8 15.4 入力キャプチャの有効化... 15-8 15.5 入力キャプチャイベントモード...
内容 1. APX-3302 の特長 APX-3312 から APX-3302 へ変更するためには 差分詳細 ハードウェア ハードウェア性能および仕様 ソフトウェア仕様および制限 Ini ファイルの設
APX-3312 と APX-3302 の差分一覧 No. OM12021D APX-3312 と APX-3302 は どちらも同じ CameraLink 規格 Base Configuration カメラ 2ch 入力可能なボードになります 本書では APX-3312 をご利用になられているお客様が APX-3302 をご利用になられる場合の資料として 両ボードについての差異 を記述しております
PIC24F Family Reference Manual, Section 9 Watchdog Timer (WDT)
注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 9. ウォッチドッグタイマ (WDT) ハイライト 本セクションには以下の主要項目を記載しています 9.1 はじめに... 9-2 9.2 WDT の動作... 9-3 9.3 レジスタマップ... 9-7 9.4 設計のヒント... 9-8 9.5 関連アプリケーションノート...
PIC24F Family Reference Manual Section 8 Interrupts
第 8 章 ハイライト 本章では次のトピックについて説明します 8.1 はじめに... 8-2 8.2 マスクできないトラップ... 8-5 8.3 処理のタイミング... 8-9 8.4 制御とステータスレジスタ... 8-12 8.5 設定手順... 8-20 8.6 レジスタマップ... 8-21 8.7 設計の秘訣... 8-23 8.8 関連するアプリケーションノート... 8-24 8.9
CoIDE 用 STM32F4_UART2 の説明 V /03/30 STM32F4 Discovery の非同期シリアル通信ポート UART2 の送受信を行うプログラムです Free の開発ツール CoIDE で作成したプロジェクトサンプルです プログラムの開始番地は 0x08000
CoIDE 用 STM32F4_UART2 の説明 V002 2014/03/30 STM32F4 Discovery の非同期シリアル通信ポート UART2 の送受信を行うプログラムです Free の開発ツール CoIDE で作成したプロジェクトサンプルです プログラムの開始番地は 0x08000000 です デバッグが可能です 提供する PC のアプリケーションの Access_SerialPort
割り込み 今までのプログラムは 順番にそって命令を実行していくのみ それはそれで良いが 不便な場合もある 例えば 時間のかかる周辺機器を使う場合 その周辺機器が動作を終了するまで CPU は待たなければいけない 方法 1( ポーリング ) 一定時間毎に 周辺機器の動作が終了したか調べる 終了していれ
第 2 回 本日の内容割り込みとは タイマー 割り込み 今までのプログラムは 順番にそって命令を実行していくのみ それはそれで良いが 不便な場合もある 例えば 時間のかかる周辺機器を使う場合 その周辺機器が動作を終了するまで CPU は待たなければいけない 方法 1( ポーリング ) 一定時間毎に 周辺機器の動作が終了したか調べる 終了していれば 次の動作に移るし そうでなければ また少し待ってから同じことを繰り返す
Nios II - PIO を使用した I2C-Bus （2ワイヤ）マスタの実装
LIM Corp. Nios II - PIO を使用した I 2 C-Bus (2 ワイヤ ) マスタの実装 ver.1.0 2010 年 6 月 ELSEN,Inc. 目次 1. はじめに... 3 2. 適用条件... 3 3. システムの構成... 3 3-1. SOPC Builder の設定... 3 3-2. PIO の設定... 4 3-2-1. シリアル クロック ライン用 PIO
問 2. タイミングチャート以下に示す VHDL コードで記述されている回路に関するタイミングチャートを完成させよ ) レジスタの動作 use IEEE.std_logic_64.all; entity RegN is generic (N : integer := 8 port ( CLK, EN
第 8 回中間試験前の演習 問.VHDL ソースコードを読む () 次の VHDL のソースコードが記述しているゲート回路の回路図を示せ. use IEEE.STD_LOGIC_64.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity Logic is port ( A : in std_logic_vector(3
フロントエンド IC 付光センサ S CR S CR 各種光量の検出に適した小型 APD Si APD とプリアンプを一体化した小型光デバイスです 外乱光の影響を低減するための DC フィードバック回路を内蔵していま す また 優れたノイズ特性 周波数特性を実現しています
各種光量の検出に適した小型 APD Si APD とプリアンプを一体化した小型光デバイスです 外乱光の影響を低減するための DC フィードバック回路を内蔵していま す また 優れたノイズ特性 周波数特性を実現しています なお 本製品の評価キットを用意しています 詳細については 当社 営業までお問い合わせください 特長 高速応答 増倍率 2 段階切替機能 (Low ゲイン : シングル出力, High
1. USB の VCP( 仮想 COM ポート ) について USB の VCP( 仮想 COM ポート ) は USB を非同期シリアル通信として使用するための USB のドライバです PC には VCP ドライバをインストールする必要があります USB の VCP( 仮想 COM ポート )
TrueSTUDIO 用 F4D_VCP の説明 V001 2014/07/05 USB の VCP( 仮想 COM ポート ) による非同期シリアル通信を行うプログラムです 無料の試用版開発ツール Atollic TrueSTUDIO for ARM Lite で作成したプロジェクトです ビルド可能なプログラムのコードサイズが 32Kbyte 以内の制限があります プログラムの開始番地は 0x08000000
CoIDE 用 F4D_VCP の説明 V /07/05 USB の VCP( 仮想 COM ポート ) による非同期シリアル通信を行うプログラムです Free の開発ツール CoIDE で作成した STM32F4 Discovery 用のプロジェクトです プログラムの開始番地は 0x
CoIDE 用 F4D_VCP の説明 V001 2014/07/05 USB の VCP( 仮想 COM ポート ) による非同期シリアル通信を行うプログラムです Free の開発ツール CoIDE で作成した STM32F4 Discovery 用のプロジェクトです プログラムの開始番地は 0x08000000 です デバッグが可能です 目次 1. USB の VCP( 仮想 COM ポート )
NJU72501 チャージポンプ内蔵 圧電用スイッチングドライバ 概要 NJU72501はチャージポンプ回路を内蔵し 最大で3V 入力から 18Vppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更すること
チャージポンプ内蔵 圧電用スイッチングドライバ 概要 はチャージポンプ回路を内蔵し 最大で3 入力から 18ppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更することができます また シャットダウン機能を備えており 入力信号を検出し無信号入力時には内部回路を停止することでバッテリーの長寿命化に貢献します
Timers_JP.fm
14 14.1 14-2 14.2 14-3 14.3 14-6 14.4 14-9 14.5 14-14 14.6 14-14 14.7 16 14-15 14.8 2 32 khz 14-15 14.9 32 14-16 14.10 32 14-18 14.11 32 14-21 14.12 14-21 14.13 14-22 14.14 14-23 14.15 14-24 14.16 14-25
RH850の割り込み/例外実現方法 CC-RHアプリケーションガイド
RH850の割り込み / 例外実現方法 CC-RH アプリケーションガイド R20UT3546JJ0101 2018.10.12 ソフトウェア開発統括部 ソフトウェア技術部ルネサスエレクトロニクス株式会社 アジェンダ 概要ページ 03 割り込み / 例外発生時に実行する関数の定義ページ 10 直接ベクタ方式のベクタの定義ページ 17 テーブル参照方式のベクタの定義ページ 25 その他 割り込み制御ページ
オーバーサンプリングによる ADC12 の高分解能
www.tij.co.jp アプリケーション レポート JAJA088-2007 年 8 月 ADC12 オーバーサンプリングによる高分解能の実現 Harman Grewal ( 日本テキサス インスツルメンツ ( 株 ) 菅原仁 訳 ) MSP430 まえがきこのアプリケーション レポートでは オーバーサンプリング手法により ADコンバータ (ADC) が提供するビット数よりも高い分解能を実現する方法を説明します
Microsoft Word - 実験4_FPGA実験2_2015
FPGA の実験 Ⅱ 1. 目的 (1)FPGA を用いて組合せ回路や順序回路を設計する方法を理解する (2) スイッチや表示器の動作を理解し 入出力信号を正しく扱う 2. スケジュール項目 FPGAの実験 Ⅱ( その1) FPGAの実験 Ⅱ( その2) FPGAの実験 Ⅱ( その3) FPGAの実験 Ⅱ( その4) FPGAの実験 Ⅱ( その5) FPGAの実験 Ⅱ( その6) FPGAの実験 Ⅱ(
ソフトウェア基礎技術研修
算術論理演算ユニットの設計 ( 教科書 4.5 節 ) yi = fi (x, x2, x3,..., xm) (for i n) 基本的な組合せ論理回路 : インバータ,AND ゲート,OR ゲート, y n 組合せ論理回路 ( 復習 ) 組合せ論理回路 : 出力値が入力値のみの関数となっている論理回路. 論理関数 f: {, } m {, } n を実現.( フィードバック ループや記憶回路を含まない
Microsoft Word - SUA007
アルテラ社ツール Qsys を利用した Smart-USB Plus 製品用リファレンス回路 SRAM-FIFO モジュール 1. SRAM-FIFO モジュールとは? Smart-USB Plus 製品に搭載する高速同期 SRAM を FIFO 化するモジュールです アルテラ社 AVALON バス仕様に準拠しています 既に提供している GPIF-AVALON ブリッジ (SUA006 アプリケーションノート参照
ServerView with Data ONTAP-v インストール前にお読みください
* C A 9 2 3 4 4-0 0 6 7 * CA92344-0067-01 ServerView with Data ONTAP-v TM インストール前にお読みください ServerView with Data ONTAP-v TM Software インストール前に必ずお読みください 本書は ServerView with Data ONTAP-v TM Software を使用するために必要となる
Taro-82ADAｶ.jtd
デジタル & アナログ絶縁入出力ユニット解説書製品型式 8 2 A D A - K C 製品型式 8 2 A D A - B D 製品型式 D A C S - 8 2 0 0 この解説書は 8 2 A D A または D A C S - 8 2 0 0 の動作と使用方法について簡単に説明したものです D A C S - 8 2 0 0 の場合は この解説書の 8 2 A D A という表現を 一部
dsPIC33E FRM - Section #. Title
注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 28. タイムスタンプ機能を備えた RTCC ハイライト 本書には以下の主要項目を記載しています 28.1 はじめに... 28-2 28.2 レジスタ... 28-3 28.3 動作... 28-17 28.4 アラーム... 28-24 28.5 電源制御... 28-26 28.6
2.RL78 での割り込み処理 ( 割り込み受け付け ) マスクが解除された (xxmk ビットが 0 の ) 割り込み要求信号は 2 つの用途で使用されます 一つ目は,CPU のスタンバイ状態の解除です この動作は, 割り込み優先順位とは全く無関係で, マスクされていない (xxmk=0 の )
割り込み / ポーリング /DMA/DTC(RL78 での周辺機能制御 ) 周辺機能を介してデータ転送を制御する方法には, 大きく分けて 3 つの方法があります その中で DMA や DTC は CPU を介することなく, 高速にデータを転送することができますが, 使用できるチャネル数が限られます そのため, たとえば,CSI のスレーブでの高速通信のように限られた時間内に転送が必要な場合に使用できます
PIC24F_ADConberter
第 章 ハイライト 本章では次のトピックについて説明します.1 はじめに... -2.2 A/D 用語と変換シーケンス... -4.3 関連レジスタ... -5.4 A/D モジュールの構成設定... -11.5 初期化... -14.6 サンプリングプロセスの制御... -15.7 変換プロセスの制御... -15.8 A/D 結果バッファ... -21.9 変換シーケンス例... -23.10
Microsoft PowerPoint - 9.Analog.ppt
9 章 CMOS アナログ基本回路 1 デジタル情報とアナログ情報 アナログ情報 大きさ デジタル信号アナログ信号 デジタル情報 時間 情報処理システムにおけるアナログ技術 通信 ネットワークの高度化 無線通信, 高速ネットワーク, 光通信 ヒューマンインタフェース高度化 人間の視覚, 聴覚, 感性にせまる 脳型コンピュータの実現 テ シ タルコンヒ ュータと相補的な情報処理 省エネルギーなシステム
dspic33f/pic24h ファミリリファレンスマニュアル Note: ファミリリファレンスマニュアルの本セクションは デバイスデータシートの補足を目的としています 本セクションの内容は dspic33f/pic24h ファミリの一部のデバイスには対応していません 本書の内容がお客様のご使用にな
16 セクション 16. アナログ / デジタルコンバータ (ADC) ハイライト 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 本セクションには以下の主要項目を記載しています アナログ / デジタルコンバータ (ADC) 16.1 はじめに... 16-2 16.2 制御レジスタ... 16-6 16.3 サンプリング / 変換シーケンスの概要...
PowerPoint プレゼンテーション
電気 電子計測 第 3 回 第 8 章ディジタル計測制御システムの基礎 http://cobayasi.com/keisoku/3th/3th.pdf 今日の学習の要点 ( テキスト P85~P94). 計算機の基本的なしくみを学ぼう 2. 外部機器とのデータのやりとりについて知ろう 3. 計算機によるディジタル計測制御システムの構成法 物理量. 計算機の基本的なしくみを学ぼう ディジタル計測制御システムセンサから得た情報を
Notes and Points for TMPR454 Flash memory
表紙 TMPR454 内蔵 Flash メモリ対応版手順書 株式会社 DTS インサイト ご注意 (1) 本書の内容の一部または 全部を無断転載することは禁止されています (2) 本書の内容については 改良のため予告なしに変更することがあります (3) 本書の内容について ご不明な点やお気付きの点がありましたら ご連絡ください (4) 本製品を運用した結果の影響については (3) 項にかかわらず責任を負いかねますのでご了承ください
スライド 1
RX62N 周辺機能紹介 RTC リアルタイムクロック ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ RTC の概要 プログラムサンプル プログラムサンプルのカスタマイズ 2 RTC の概要 3 RTC の仕様 32.768KHz メイン発振 サブ発振 CPG RTC システムクロック (ICLK) 周辺モジュールクロック
DA-300USB JP_GS_Final_1128.indd
DA-300USB D/A コンバーター簡単セットアップガイド ようこそ 本製品をお買い上げいただき ありがとうございます 本書では 本機を設定するための手順を説明します 設定や操作の詳細については 付属の取扱説明書をご覧ください お困りのときは : 当社のお客様相談センターにお問い合わせください お客様相談センター 0570(666)112 電話番号はお間違えのないようにおかけください IP 電話をご利用の場合など
TFTP serverの実装
TFTP サーバーの実装 デジタルビジョンソリューション 佐藤史明 1 1 プレゼンのテーマ組み込みソフトのファイル転送を容易に 2 3 4 5 基礎知識 TFTP とは 実践 1 実際に作ってみよう 実践 2 組み込みソフトでの実装案 最後におさらい 2 プレゼンのテーマ 組み込みソフトのファイル転送を容易に テーマ選択の理由 現在従事しているプロジェクトで お客様からファームウェアなどのファイル転送を独自方式からTFTPに変更したいと要望があった
ウォッチドッグ・タイマ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
11? 2012? cv_54024-1.2 cv_54024-1.2 ウォッチドッグ タイマの主な機能は 無応答ステートから回復するシステムの方法を提供することです ハード プロセッサ システム (HPS) は レベル 4(L4) のペリフェラル バスに接続された 2 つのプログラム可能なウォッチドッグ タイマを提供しています ウォッチドッグ タイマは Synopsys DesignWare APB
:30 18:00 9:30 12:00 13:00 17:00
http://pioneer.jp/support/ 0120-944-222 044-572-8102 9:30 18:00 9:30 12:00 13:00 17:00 この取扱説明書について 製品本体の USB DAC 端子に USB ケーブルでパソコンを接続すると パソコンからの音声信号を再生できます この機能を使用するためには 専用のドライバーソフトウェアをパソコンにインストールする必要があります
GR-SAKURA-SAのサンプルソフト説明
フルカラーシリアル LED テープ (1m) を GR-KURUMI で使ってみる 2014/2/25 がじぇっとるねさす鈴木 Rev. 1.00 フルカラーシリアル LED の特徴 http://www.switch-science.com/catalog/1399/ 3570 円 1m で 60 個の LED がついている 電源と信号線 1 本で制御する x 24 この信号を 24 個送信して
QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは？
レジスタ アクセスの拡張機能 1. レジスタ アクセスの概要 Smart-USB Plus 製品で利用できるレジスタ アクセスとは FPGA 内にハードウエア レジスタを実装し ホスト PC の制御ソフトウエアから USB 経由でそれらのレジスタに値を設定したり レジスタの設定値を読み出すことができる機能です このレジスタ アクセス制御には USB バス仕様に基づく コントロール転送 を利用しています
TMSx70 MCU の RTI(リアルタイム割り込み）を使用してオペレーティングシステムの Tick を発生させる方法
参考資料 Application Report JAJA237 TMSx70 MCU の RTI( リアルタイム割り込み ) を使用してオペレーティングシステムの Tick を発生させる方法 Hari Udayakumar 要約 このアプリケーションノートの目的は T M S x70 シリーズ MCU の RTI モジュールの設定方法の一助となることである TI の TMSx70 ファミリーの MCU
形式 :PDU 計装用プラグイン形変換器 M UNIT シリーズ パルス分周変換器 ( レンジ可変形 ) 主な機能と特長 パルス入力信号を分周 絶縁して単位パルス出力信号に変換 センサ用電源内蔵 パルス分周比は前面のスイッチで可変 出力は均等パルス オープンコレクタ 電圧パルス リレー接点パルス出力
計装用プラグイン形変換器 M UNIT シリーズ パルス分周変換器 ( レンジ可変形 ) 主な機能と特長 パルス入力信号を分周 絶縁して単位パルス出力信号に変換 センサ用電源内蔵 パルス分周比は前面のスイッチで可変 出力は均等パルス オープンコレクタ 電圧パルス リレー接点パルス出力を用意 密着取付可能 アプリケーション例 容積式流量計のパルス信号を単位パルスに変換 機械の回転による無接点信号を単位パルスに変換
回路 7 レジスタ ( 同期イネーブル及び非同期リセット付 ) 入力データを保持するのに用いる記憶素子 使用用途として, マイクロプロセッサ内部で演算や実行状態の保持に用いられる Fig4-2 のレジスタは, クロック信号の立ち上がり時かつ 信号が 1 のときに外部からの 1 ビットデータ R をレ
第 4 回 VHDL 演習 2 プロセス文とステートマシン プロセス文を用いるステートマシンの記述について学ぶ 回路 6 バイナリカウンタ (Fig.4-1) バイナリカウンタを設計し, クロック信号に同期して動作する同期式回路の動作を学ぶ ⅰ) リスト 4-1 のコードを理解してから, コンパイル, ダウンロードする ⅱ) 実験基板上のディップスイッチを用いて, 発生するクロック周波数を 1Hz
dsPIC33E FRM - Section #. Title
注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 19. I 2 C (Inter-Integrated Circuit ) ハイライト 本セクションには下記の主要項目を記載しています 19.1 はじめに... 19-2 19.2 I 2 C バスの特性... 19-4 19.3 制御 / ステータスレジスタ... 19-7 19.4
Microsoft Word - N-TM307取扱説明書.doc
Page 1 of 12 2CHGATEANDDELAYGENERATORTYPE2 N-TM307 取扱説明書 初版発行 2015 年 10 月 05 日 最新改定 2015 年 10 月 05 日 バージョン 1.00 株式会社 テクノランドコーポレーション 190-1212 東京都西多摩郡瑞穂町殿ヶ谷 902-1 電話 :042-557-7760 FAX:042-557-7727 E-mail:info@tcnland.co.jp
Microsoft Word - ADC1808Manual.doc
< 編集日 :R1 2018.10.13> ADC1808 Analog to Digital Convertor with PCM1808 PCM1808 使用 AD 変換基板製作マニュアル < 注意 > 本キットをつかって生じた感電 火災等の一切のトラブルについては 当方は責任を負いませんのでご了承ください また 基板 回路図 マニュアル等の著作権は放棄していませんので その一部あるいは全体を無断で第
TULを用いたVisual ScalerとTDCの開発
TUL を用いた Visual Scaler と TDC の開発 2009/3/23 原子核物理 4 年 永尾翔 目次 目的と内容 開発環境 J-Lab におけるハイパー核分光 Visual Scaler TDC まとめ & 今後 目的と内容 目的 TUL, QuartusⅡ を用いて実験におけるトリガーを組めるようになる Digital Logic を組んでみる 内容 特徴 TUL,QuartusⅡ
Microsoft Word - TE7790PF_DS_REV111.doc
DATA SHEET Processor Peripheral I/O Expander. 概要 は マイクロプロセッサ イメージングプロセッサ等の周辺に接続する LSI でプロジェクター等のアプリケーションで必要な各種 I/O を提供すると共に アナログ / デジタルコンバータを内蔵した LSI になっています は 周辺機能を チップに集積した LSI になっていますので お客様のシステムの小スペース化に貢献し
型名 RF014 デジタル ラジオコミュニケーションテスタ Digital Radio Communication Tester ソフトウェア開発キット マニュアル アールエフネットワーク株式会社 RFnetworks Corporation 参考資料 RF014SDK-M001 第 1 章製品概要本開発キットは RF014 デジタルラジオコミュニケーションテスタ ( 本器 ) を使用したソフトウェアを開発するためのライブラリソフトウェアです
Section 8. Interrupts
注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 8. 割り込み 本セクションには以下の主な項目を記載しています 8.1 はじめに... 8-2 8.2 制御レジスタ... 8-3 8.3 動作... 8-12 8.4 シングルベクタモード... 8-13 8.5 マルチベクタモード... 8-14 8.6 割り込みベクタアドレスの計算...
AI1608AYUSB手順V3
CONTEC A/D 変換ユニット AI-1608AY-USB のインストール手順 2013/03 改訂 1. ドライバのインストール 最初に ドライバをインストールします ドライバは インターネットからダウンロードします 1 以下のサイトから ダウンロードします キーワードに [CONTEC WDM API-AIO] などを指定して探して下さい URL http://www.contec.co.jp/product/device/apiusbp/index.html