Section 8. Interrupts

Transcription

1 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います セクション 8. 割り込み 本セクションには以下の主な項目を記載しています 8.1 はじめに 制御レジスタ 動作 シングルベクタモード マルチベクタモード 割り込みベクタアドレスの計算 割り込み優先度 割り込みとレジスタの設定 割り込み処理 外部割り込み 時間近接割り込み削減 ソフトウェア生成ノンマスカブル割り込み 割り込みに対するリセットの影響 省電力モードとデバッグモード中の動作 関連アプリケーションノート 改訂履歴 Microchip Technology Inc. DS H_JP-p. 1

2 PIC32 ファミリリファレンスマニュアル Note: ファミリリファレンスマニュアルの本セクションは デバイスデータシートの補足を目的としています 本セクションの内容は PIC32 ファミリの一部のデバイスには対応していません 本書の内容がお客様のご使用になるデバイスに対応しているかどうかは 最新デバイスデータシート内の 割り込みコントローラ の冒頭に記載している注意書きでご確認ください デバイスデータシートとファミリリファレンスマニュアルの各セクションは Microchip 社のウェブサイト ( からダウンロードできます 8.1 はじめに PIC32 は 周辺モジュールからの割り込みイベントに応答して割り込み要求を生成します 割り込みコントローラモジュールは CPU ロジックの外部に存在し 割り込みイベントに優先順位を付けた後に それらを順番に CPU へ提示します PIC32 の割り込みコントローラモジュールは以下の特長を備えています 最大 256 個の割り込み要因 シングルベクタおよびマルチベクタ動作モード 最大 5 個の外部割り込み ( エッジ極性を選択可能 ) 割り込み近接タイマ 各ベクタに 7 段階の優先度を選択可能 各優先度に 4 段階の副優先度を選択可能 優先度に基づいてシャドーセットを構成可能 ( この機能は一部のデバイスでのみ利用できます 詳細は各デバイスデータシート内の 割り込みコントローラ を参照してください ) ソフトウェアで任意の割り込みを生成可能 割り込みベクタテーブル (IVT) アドレスを設定可能 割り込みベクタ間隔を設定可能 図 8-1 に割り込みコントローラモジュールのブロック図を示します 図 8-1: 割り込みコントローラモジュール Interrupt Requests (Sources) Interrupt Controller Vector Number/Offset Priority Level Shadow Set Number CPU Core Note: 本書では 割り込みコントローラモジュール用レジスタ以外に CPU に関連付けられたレジスタ ( およびビット ) についても言及しています 詳細はセクション 2. CPU (DS ) を参照してください これらのレジスタを明確に区別するために 本書を含む PIC32 ファミリリファレンスマニュアルの全てのセクションでは 周辺モジュールレジスタの名前を全て大文字で表記 ( 名前に変数を使う場合を除く ) し CPU レジスタの名前を大文字と小文字の組み合わせで表記します 例えば INTSTAT は割り込みレジスタ IntCtl は CPU レジスタです DS H_JP-p Microchip Technology Inc.

3 セクション 8. 割り込み 8.2 制御レジスタ Note: PIC32 は 1 つまたは複数の割り込み要因を備えています 割り込み要因の数はデバイスのバリエーションによって異なります 制御 / ステータスビット名およびレジスタ名に添え字 x が含まれる場合 これらの割り込み要因を定義するために同じ機能を持つ複数のレジスタが存在する事を意味します 詳細は各デバイスのデータシートを参照してください 割り込みコントローラモジュールは以下の特殊機能レジスタ (SFR) を備えています INTCON: 割り込み制御レジスタ このレジスタは 割り込みベクタ間隔 シングルベクタまたはマルチベクタ動作モード 割り込み近接 外部割り込みエッジ検出. を制御します PRISS: 優先度シャドー選択レジスタ このレジスタは どの割り込み優先度がどの CPU シャドーレジスタセットを使うか あるいはシングルベクタモードでシャドーレジスタセットを使うかどうかを制御します INTSTAT: 割り込みステータスレジスタ この読み出し専用レジスタは CPUに提示する割り込み優先度またはベクタのステータスを格納します IPTMR: 割り込み近接タイマレジスタ このレジスタは CPUに提示するまで割り込みを保持しておくタイミングウィンドウを制御します IFSx: 割り込みフラグステータスレジスタ これらのレジスタは 各種割り込み要因のステータスを示すフラグを格納し これらの割り込み要因のクリアも行います IECx: 割り込みイネーブル制御レジスタ これらのレジスタは 割り込み要因によるCPU 割り込みのトリガを有効または無効とするフラグを格納します IPCx: 割り込み優先度制御レジスタ これらのレジスタは 各種割り込み要因の優先度と副優先度を制御します OFFx: 割り込みベクタアドレスオフセットレジスタ これらのレジスタは 対応する割り込みが発生した時にCPUのジャンプ先となるEBASEからのオフセットを格納します 表 8-1 に 割り込みに関連する全てのレジスタを示します 各レジスタの詳細な説明は この表の後に記載しています Microchip Technology Inc. DS H_JP-p. 3

4 DS H_JP-p Microchip Technology Inc. 表 8-1: レジスタ名 割り込みレジスタの要約 31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0 ビットレンジ INTCON (1) 31:16 NMIKEY<7:0> (2) VS<6:1> (2) VS<0> (2 ) 15:0 MVEC TPC<2:0> INT4EP INT3EP INT2EP INT1EP INT0EP PRISS (1) 31:16 PRI7SS<3:0> (2) PRI6SS<3:0> (2) PRI5SS<3:0> (2) PRI4SS<3:0> (2) 15:0 PRI3SS<3:0> (2) PRI2SS<3:0> (2) PRI1SS<3:0> (2) SS0 (2) INTSTAT (1) 31:16 15:0 SRIPL<2:0> VEC<5:0> (2) SIRQ<7:0> (2) IPTMR (1) 31:16 IPTMR<31:16> 15:0 IPTMR<15:0> IFSx (1) 31:16 IFS31 IFS30 IFS29 IFS28 IFS27 IFS26 IFS25 IFS24 IFS23 IFS22 IFS21 IFS20 IFS19 IFS18 IFS17 IFS16 15:0 IFS15 IFS14 IFS13 IFS12 IFS11 IFS10 IFS09 IFS08 IFS07 IFS06 IFS05 IFS04 IFS03 IFS02 IFS01 IFS00 IECx (1) 31:16 IEC31 IEC30 IEC29 IEC28 IEC27 IEC26 IEC25 IEC24 IEC23 IEC22 IEC21 IEC20 IEC19 IEC18 IEC17 IEC16 15:0 IEC15 IEC14 IEC13 IEC12 IEC11 IEC10 IEC09 IEC08 IEC07 IEC06 IEC05 IEC04 IEC03 IEC02 IEC01 IEC00 IPCx (1) 31:16 IP03<2:0> IS03<1:0> IP02<2:0> IS02<1:0> 15:0 IP01<2:0> IS01<1:0> IP00<2:0> IS00<1:0> OFFx (1) 31:16 VOFFx<17:16> 15:0 VOFFx<15:1> 凡例 : = 未実装 0 として読み出し Note 1: このレジスタに対応するクリア / セット / 反転レジスタのアドレスは それぞれ 0x4 / 0x8 / 0xC バイトオフセットしています これらのレジスタは 対応するレジスタの名前の後にそれぞれ CLR SET INV を追加した名前を持ちます ( 例 : INTCONCLR INTCONSET INTCONINV) これらのレジスタの任意のビットに 1 を書き込むと 対応するレジスタの対応するビットがそれぞれクリア / セット / 反転されます これらのレジスタからの読み出しは無視されます 2: デバイスによってはこれらのビットを実装していません 詳細は各デバイスデータシート内の 割り込みコントローラ を参照してください SS0 (2) PIC32 ファミリリファレンスマニュアル

5 セクション 8. 割り込み レジスタ 8-1: ビット レンジ 31/23/15/7 31:24 23:16 15:8 7:0 INTCON: 割り込み制御レジスタ 30/22/14/6 29/21/13/5 28/20/12/4 27/19/11/3 26/18/10/2 25/17/9/1 24/16/8/0 NMIKEY<7:0> (1) U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 VS<6:1> (1) VS<0> (1) SS0 (1) U-0 U-0 U-0 R/W-0 U-0 R/W-0 R/W-0 R/W-0 MVEC TPC<2:0> U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 INT4EP INT3EP INT2EP INT1EP INT0EP 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットはセット 0 = ビットはクリア x = ビットは未知 bit NMIKEY<7:0>: ノンマスカブル割り込みキービット (1) このフィールドに値 0x4E を書き込むと ソフトウェアが生成したノンマスカブル割り込み (NMI) イベントがトリガされます bit 23 未実装 : 0 として読み出し bit VS<6:0>: ベクタ間隔ビット (1) ベクタの間隔 ビット値 16 進数 10 進数 x x x x x x x x000 0 Note: その他の値は全て予約済みです bit 16 SS0: シングルベクタシャドーレジスタセットビット (1) 1 = シングルベクタを提示するためにシャドーレジスタセットを使う 0 = シングルベクタを提示するためにシャドーレジスタセットを使わない bit 未実装 : 0 として読み出し bit 12 MVEC: マルチベクタコンフィグレーションビット 1 = 割り込みコントローラをマルチベクタモードに設定する 0 = 割り込みコントローラをシングルベクタモードに設定する bit 11 未実装 : 0 として読み出し Note 1: デバイスによってはこのビットを実装していません 詳細は各デバイスデータシート内の 割り込みコントローラ を参照してください Microchip Technology Inc. DS H_JP-p. 5

6 PIC32 ファミリリファレンスマニュアル レジスタ 8-1: INTCON: 割り込み制御レジスタ ( 続き ) bit 10-8 TPC<2:0>: 割り込み近接タイマ制御ビット 111 = グループ優先度 7 以下の割り込みが割り込み近接タイマをトリガする 110 = グループ優先度 6 以下の割り込みが割り込み近接タイマをトリガする 101 = グループ優先度 5 以下の割り込みが割り込み近接タイマをトリガする 100 = グループ優先度 4 以下の割り込みが割り込み近接タイマをトリガする 011 = グループ優先度 3 以下の割り込みが割り込み近接タイマをトリガする 010 = グループ優先度 2 以下の割り込みが割り込み近接タイマをトリガする 001 = グループ優先度 1の割り込みが割り込み近接タイマをトリガする 000 = 割り込み近接タイマを無効にする bit 7-5 bit 4 bit 3 bit 2 bit 1 bit 0 未実装 : 0 として読み出し INT4EP: 外部割り込み4エッジ極性制御ビット 1 = 立ち上がりエッジ 0 = 立ち下がりエッジ INT3EP: 外部割り込み3エッジ極性制御ビット 1 = 立ち上がりエッジ 0 = 立ち下がりエッジ INT2EP: 外部割り込み2エッジ極性制御ビット 1 = 立ち上がりエッジ 0 = 立ち下がりエッジ INT1EP: 外部割り込み1エッジ極性制御ビット 1 = 立ち上がりエッジ 0 = 立ち下がりエッジ INT0EP: 外部割り込み0エッジ極性制御ビット 1 = 立ち上がりエッジ 0 = 立ち下がりエッジ Note 1: デバイスによってはこのビットを実装していません 詳細は各デバイスデータシート内の 割り込みコントローラ を参照してください DS H_JP-p Microchip Technology Inc.

7 セクション 8. 割り込み レジスタ 8-2: ビット レンジ 31/23/15/7 31:24 23:16 15:8 7:0 PRISS: 優先度シャドー選択レジスタ 30/22/14/6 29/21/13/5 28/20/12/4 27/19/11/3 26/18/10/2 25/17/9/1 24/16/8/0 PRI7SS<3:0> PRI6SS<3:0> PRI5SS<3:0> PRI4SS<3:0> PRI3SS<3:0> PRI2SS<3:0> R/W-0 R/W-0 R/W-0 R/W-0 U-0 U-0 U-0 R/W-0 PRI1SS<3:0> SS0 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットはセット 0 = ビットはクリア x = ビットは未知 bit 31-4 bit 3-1 bit 0 Note: PRIxSS<3:0>: 優先度シャドー選択ビット INTCON レジスタの MVEC ビットが 1 の場合 : 1111 = 優先度 x にシャドーレジスタセット 15 を使う 1110 = 優先度 x にシャドーレジスタセット 14 を使う 0001 = 優先度 xにシャドーレジスタセット1を使う 0000 = 優先度 xにシャドーレジスタセット0を使う未実装 : 0 として読み出し SS0: シングルベクタシャドーレジスタセットビット 1 = シングルベクタを提示するためにシャドーレジスタセットを使う 0 = シングルベクタを提示するためにシャドーレジスタセットを使わない このレジスタは全ての形式のリセットによりクリアされます このレジスタは一部のデバイスでは利用できません 詳細は各デバイスデータシート内の 割り込みコントローラ を参照してください Microchip Technology Inc. DS H_JP-p. 7

8 PIC32 ファミリリファレンスマニュアル レジスタ 8-3: ビット レンジ 31/23/15/7 31:24 23:16 15:8 7:0 INTSTAT: 割り込みステータスレジスタ 30/22/14/6 29/21/13/5 28/20/12/4 27/19/11/3 26/18/10/2 25/17/9/1 24/16/8/0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R-0 R-0 R-0 SRIPL<2:0> (1) U-0 U-0 R-0 R-0 R-0 R-0 R-0 R-0 VEC<5:0> (1,2) SIRQ<7:0> (2) 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットはセット 0 = ビットはクリア x = ビットは未知 bit 未実装 : 0 として読み出し bit 10-8 SRIPL<2:0>: シングルベクタモード向け要求優先度ビット (1) = 直前にCPUに提示された割り込みの優先度 bit 7-6 未実装 : 0 として読み出し bit 7-0 SIRQ<7:0>: 直前割り込み要求サービスステータスビット (2) これらのビットは 直前に CPU がサービスした割り込み要求の番号を判定するために使います bit 5-0 VEC<5:0>: 割り込みベクタビット (1,2) = CPU に提示する割り込みベクタ Note 1: この値は 割り込みコントローラをシングルベクタモード向けに設定した場合にのみ使われます 2: デバイスによってはこれらのビットを実装していません 詳細は各デバイスデータシート内の 割り込 みコントローラ を参照してください レジスタ 8-4: ビット レンジ 31/23/15/7 31:24 23:16 15:8 7:0 IPTMR: 割り込み近接タイマレジスタ 30/22/14/6 29/21/13/5 28/20/12/4 27/19/11/3 26/18/10/2 25/17/9/1 24/16/8/0 IPTMR<31:24> IPTMR<23:16> IPTMR<15:8> IPTMR<7:0> 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットはセット 0 = ビットはクリア x = ビットは未知 bit 31-0 IPTMR<31:0>: 割り込み近接タイマリロードビット割り込み近接タイマは 割り込みイベントによってトリガされた時に この値をリロード値として使います DS H_JP-p Microchip Technology Inc.

9 セクション 8. 割り込み レジスタ 8-5: ビット レンジ 31/23/15/7 31:24 23:16 15:8 7:0 IFSx: 割り込みフラグステータスレジスタ 30/22/14/6 29/21/13/5 28/20/12/4 27/19/11/3 26/18/10/2 25/17/9/1 24/16/8/0 IFS31 IFS30 IFS29 IFS28 IFS27 IFS26 IFS25 IFS24 IFS23 IFS22 IFS21 IFS20 IFS19 IFS18 IFS17 IFS16 IFS15 IFS14 IFS13 IFS12 IFS11 IFS10 IFS09 IFS08 IFS07 IFS06 IFS05 IFS04 IFS03 IFS02 IFS01 IFS00 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットはセット 0 = ビットはクリア x = ビットは未知 bit 31-0 Note: IFS31-IFS00: 割り込みフラグステータスビット 1 = 割り込み要求が発生した 0 = 割り込み要求は発生していない ここには IFSx レジスタの一般的な定義のみ記載しています 正確なビット定義については 各デバイスデータシート内の 割り込みコントローラ を参照してください レジスタ 8-6: ビット レンジ 31/23/15/7 31:24 23:16 15:8 7:0 IECx: 割り込みイネーブル制御レジスタ 30/22/14/6 29/21/13/5 28/20/12/4 27/19/11/3 26/18/10/2 25/17/9/1 24/16/8/0 IEC31 IEC30 IEC29 IEC28 IEC27 IEC26 IEC25 IEC24 IEC23 IEC22 IEC21 IEC20 IEC19 IEC18 IEC17 IEC16 IEC15 IEC14 IEC13 IEC12 IEC11 IEC10 IEC09 IEC08 IEC07 IEC06 IEC05 IEC04 IEC03 IEC02 IEC01 IEC00 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットはセット 0 = ビットはクリア x = ビットは未知 bit 31-0 Note: IEC31-IEC00: 割り込みイネーブル制御ビット 1 = 割り込みを有効にする 0 = 割り込みを無効にする ここには IECx レジスタの一般的な定義のみ記載しています 正確なビット定義については 各デバイスデータシート内の 割り込みコントローラ を参照してください Microchip Technology Inc. DS H_JP-p. 9

10 PIC32 ファミリリファレンスマニュアル レジスタ 8-7: ビット レンジ 31/23/15/7 31:24 23:16 15:8 7:0 IPCx: 割り込み優先度制御レジスタ 30/22/14/6 29/21/13/5 28/20/12/4 27/19/11/3 26/18/10/2 25/17/9/1 24/16/8/0 U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 IP03<2:0> IS03<1:0> U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 IP02<2:0> IS02<1:0> U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 IP01<2:0> IS01<1:0> U-0 U-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 IP00<2:0> IS00<1:0> 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットはセット 0 = ビットはクリア x = ビットは未知 bit 未実装 : 0 として読み出し bit IP03<2:0>: 割り込み優先度ビット 111 = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込みを無効にする bit IS03<1:0>: 割り込み副優先度ビット 11 = 割り込み副優先度は 3 10 = 割り込み副優先度は 2 01 = 割り込み副優先度は 1 00 = 割り込み副優先度は 0 bit 未実装 : 0 として読み出し bit IP02<2:0>: 割り込み優先度ビット 111 = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込み優先度は = 割り込みを無効にする bit IS02<1:0>: 割り込み副優先度ビット 11 = 割り込み副優先度は 3 10 = 割り込み副優先度は 2 01 = 割り込み副優先度は 1 00 = 割り込み副優先度は 0 bit 未実装 : 0 として読み出し Note: ここには IPCx レジスタの一般的な定義のみ記載しています 正確なビット定義については 各デバイスデータシート内の 割り込みコントローラ を参照してください DS H_JP-p Microchip Technology Inc.

11 セクション 8. 割り込み レジスタ 8-7: IPCx: 割り込み優先度制御レジスタ ( 続き ) bit IP01<2:0>: 割り込み優先度ビット bit 9-8 bit 7-5 bit 4-2 bit = 割り込み優先度は7 110 = 割り込み優先度は6 101 = 割り込み優先度は5 100 = 割り込み優先度は4 011 = 割り込み優先度は3 010 = 割り込み優先度は2 001 = 割り込み優先度は1 000 = 割り込みを無効にする IS01<1:0>: 割り込み副優先度ビット 11 = 割り込み副優先度は3 10 = 割り込み副優先度は2 01 = 割り込み副優先度は1 00 = 割り込み副優先度は0 未実装 : 0 として読み出し IP00<2:0>: 割り込み優先度ビット 111 = 割り込み優先度は7 110 = 割り込み優先度は6 101 = 割り込み優先度は5 100 = 割り込み優先度は4 011 = 割り込み優先度は3 010 = 割り込み優先度は2 001 = 割り込み優先度は1 000 = 割り込みを無効にする IS00<1:0>: 割り込み副優先度ビット 11 = 割り込み副優先度は3 10 = 割り込み副優先度は2 01 = 割り込み副優先度は1 00 = 割り込み副優先度は0 Note: ここには IPCx レジスタの一般的な定義のみ記載しています 正確なビット定義については 各デバイスデータシート内の 割り込みコントローラ を参照してください Microchip Technology Inc. DS H_JP-p. 11

12 PIC32 ファミリリファレンスマニュアル レジスタ 8-8: ビット レンジ 31/23/15/7 31:24 23:16 15:8 7:0 OFFx: 割り込みベクタアドレスオフセットレジスタ 30/22/14/6 29/21/13/5 28/20/12/4 27/19/11/3 26/18/10/2 25/17/9/1 24/16/8/0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-0 R/W-0 VOFFx<17:16> VOFFx<15:8> R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 U-0 VOFFx<7:1> 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR 時の値 1 = ビットはセット 0 = ビットはクリア x = ビットは未知 bit 未実装 : 0 として読み出し bit 17-1 VOFFx<17:1>: 割り込みベクタアドレス偶数オフセットビット ( 偶数バイト境界に配置 ) bit 0 未実装 : 0 として読み出し Note: デバイスによってはこのレジスタを実装していません 詳細は各デバイスデータシート内の 割り込みコントローラ を参照してください DS H_JP-p Microchip Technology Inc.

13 セクション 8. 割り込み 8.3 動作 割り込みコントローラは 複数の内蔵周辺モジュールからの割り込み要求 (IRQ) を処理し それらを適切な順番でプロセッサに提示します 割り込みコントローラはプロセッサコア 割り込みを生成可能な内蔵周辺モジュール 5 個の外部入力から最大で 256 個の IRQ を受け取る事ができます 全ての IRQ は SYSCLK の立ち上がりエッジでサンプリングされ 対応する IFSx レジスタにラッチされます 保留中の IRQ は IFSx レジスタ内のフラグビットが 1 である事により示されます 保留中の IRQ に対応する IECx ビット ( 割り込みイネーブルレジスタ内 ) がクリアされている場合 その IRQ に起因するその後の処理は行いません IECx ビットは 割り込みフラグをマスクする作用を持ちます 割り込みが有効である場合 全ての IRQ は 1 つのベクタ番号にエンコードされます IRQ の数は利用可能なベクタ番号の数よりも多いため 一部の IRQ は別の IRQ と同じベクタ番号を共有します 各ベクタ番号には 割り込み優先度とシャドーセット番号が割り当てられます 割り込み優先度は その割り込みに割り当てられているベクタの IPCx レジスタの設定によって決まります マルチベクタモードの場合 優先度ごとに受け取るシャドーレジスタセットを別々に選択できます シングルベクタモードの場合 全ての割り込みが特定の 1 つのシャドーセットを受け取るように設定できます 割り込みコントローラは 保留中 IRQ の中で最優先の IRQ を選択し 対応するベクタ番号 優先度 シャドーセット番号をプロセッサコアに提示します プロセッサコアは パイプラインの E 段と M 段の間で 提示されたベクタ情報をサンプリングします コアに提示されたベクタの優先度が CPU 割り込み優先度ビット (IPL<2:0>(Status<12:10>)) が示す現在の優先度よりも高い場合 その割り込みはサービスされます これ以外の場合 その割り込みは 現在の優先度がその割り込みの優先度よりも低くなるまで保留されます 割り込みをサービスしている時 プロセッサコアはプログラムカウンタを CPU 内の例外プログラムカウンタ (EPC) レジスタにプッシュし CPU 内の例外レベル (EXL) ビット (Status<1>) をセットします EXL ビットがセットされると アプリケーションが明示的に EXL ビットをクリアするまで後続の割り込みは無効にされ CPU は提示されたベクタ番号から算出したベクタアドレスへ分岐します INTSTAT レジスタは 現在保留中の割り込みの割り込み要求アドレスと SRIPL<2:0> ビット (INTSTAT<10:8>) を格納します これはコアを通常の動作から分岐させた割り込みとは異なる場合があります 例外からの復帰 (ERET) 命令が実行されると プロセッサは以前の状態に戻ります ERET 命令は EXL ビットをクリアし プログラムカウンタを復元し 現在のシャドーセットを以前のシャドーセットに戻します PIC32 の割り込みコントローラは 以下のいずれかの動作モードに設定できます シングルベクタモード 全ての割り込み要求を 1 つのベクタアドレスでサービスする ( リセット後のモード ) マルチベクタモード 割り込み要求を計算で求めたベクタアドレスで処理する Notes: 実行中に割り込みコントローラモジュールの設定を変更してシングルベクタモードとマルチベクタモードの間で切り換えない事を強く推奨します 初期化後に割り込みコントローラのモードを変更すると 未確定の挙動が生じる可能性があります PIC32 プロセッサコアは 各種の割り込み処理モードをサポートします 割り込みコントローラは 外部割り込みコントローラモードで動作するように設計されています PIC32 デバイスには 2 種類の割り込み ( 永続的と非永続的 ) が存在します 永続的割り込みは 割り込みの原因となっている問題がサービスされるまでアクティブであり続け 対応する割り込みフラグはセットされたままです 例えば UART 受信バッファ内の割り込み宣言データがこれに該当します このデータが読み出されるまで 割り込みフラグはセットされたままになります ( ソフトウェアがこのフラグをクリアしようと試みてもセットされたままです ) 永続的割り込みの場合 割り込みフラグを実際にクリアするために ISR は割り込みを引き起こした条件を取り除いた後に割り込みフラグをクリアする必要があります 非永続的割り込みの場合 割り込みは割り込みコントローラに一度記録され 割り込みコントローラはそれを CPU に提示します CPU は 新しい割り込みが発生した時に割り込まれるだけです Microchip Technology Inc. DS H_JP-p. 13

14 PIC32 ファミリリファレンスマニュアル 8.4 シングルベクタモード デバイスが備える各割り込みのタイプについては デバイスデータシート内の 割り込みコントローラ に記載している割り込み IRQ/ ベクタ / ビット位置の一覧表を参照してください この表には 各割り込みが永続的かどうかを示す項目列が含まれています 割り込みコントローラは 全ての形式のリセット時にシングルベクタモードに初期化されます MVEC ビット (INTCON<12>) を 0 に設定すると 割り込みコントローラはシングルベクタモードで動作します このモードでは CPU は常に同じベクタアドレスへ分岐します Note: MIPS32 アーキテクチャに慣れ親しんでいる読者は PIC32 コアが依然として外部割り込みコントローラ (EIC) モードで動作している事に注意してください PIC32 は 全ての IRQ に強制的にベクタ番号 0x00 を使わせる事によってシングルベクタモードを実現しています コアは常に EIC モードで動作するため MIPS32 アーキテクチャが定義している 割り込み互換モード を介したシングルベクタ挙動は推奨しません CPU をシングルベクタモードに設定するには CPU レジスタ (Cause Status) と INTCON レジスタを以下のように設定する必要があります EBase ¹00000 IVビット (Cause<23>) = 1 MVECビット (INTCON<12>) = 0 IEビット (Status<0>) = 1 Bev = 1 例 8-1: シングルベクタモードの初期化 /* Set the CP0 registers for single-vector interrupt Place EBASE at 0x9D01F000 */ This code example uses MPLAB C32 intrinsic functions to access CP0 registers. Check your compiler documentation to find equivalent functions or use inline assembly unsigned int temp_cp0; // Temporary register for CP0 register storing asm volatile( di ); asm volatile( ehb ); _CP0_SET_EBASE(0x9D01F000); temp_cp0 = _CP0_GET_CAUSE(); temp_cp0 = 0x ; _CP0_SET_CAUSE(temp_CP0); INTCONCLR = _INTCON_MVEC_MASK; // Disable all interrupts // Disable all interrupts // Set an EBase value of 0x9D01F000 // Get Cause // Set IV // Update Cause // Clear the MVEC bit DS H_JP-p Microchip Technology Inc.

15 セクション 8. 割り込み 8.5 マルチベクタモード 計算オフセット デバイスが OFFx レジスタを備えていない場合 計算オフセットマルチベクタモードを使います When the MVEC ビット (INTCON<12>) を 1 にすると 割り込みコントローラはマルチベクタモードで動作します. このモードでは CPU は各ベクタ番号に対応するアドレスへ分岐します 各ベクタは CPU 内の例外ベース (EBase) レジスタで定義されているベースアドレスを基準として 指定された一定間隔のオフセット位置に配置されます 各ベクタのアドレスオフセットは VS<6:0> ビット (IntCtl<9:5> または INTCON<20:16>) が指定するベクタ間隔によって決まります EBase および IntCtl レジスタは CPU レジスタです CPU レジスタの詳細はセクション 2. CPU (DS ) を参照してください CPU を計算オフセットモードに設定するには CPU レジスタ (IntCtl Cause Status) と INTCON レジスタを以下のように設定する必要があります EBase ¹00000 VS<6:0> ビット (IntCtl<9:5> または INTCON<20:16>) ¹00000 Note: INTCON レジスタ内に VS<6:0> ビットが存在する場合 IntCtl CPU レジスタの代わりにそれらのビットを使う必要があります IV ビット (Cause<23>) = 1 MVEC ビット (INTCON<12>) = 1 IE ビット (Status<0>) = 1 Bev = 1 例 8-2: 計算オフセットモードの初期化 /* Set the CP0 registers for multi-vector interrupt Place EBASE at 0x9D01F000 This code example uses MPLAB C32 intrinsic functions to access CP0 registers. Check your compiler documentation to find equivalent functions or use inline assembly */ unsigned int temp_cp0; asm volatile( di ); asm volatile( ehb ); _CP0_SET_EBASE(0x9D01F000); temp_cp0 = _CP0_GET_CAUSE(); temp_cp0 = 0x ; _CP0_SET_CAUSE(temp_CP0); INTCONCLR = _INTCON_MVEC_MASK; // Temporary register for CP0 reg storing // Disable all interrupts // Disable all interrupts // Set an EBase value of 0x9D01F000 // Get Cause // Set IV // Update Cause // Clear the MVEC bit Microchip Technology Inc. DS H_JP-p. 15

16 PIC32 ファミリリファレンスマニュアル 可変オフセット デバイスが OFFx レジスタを備えている場合 可変オフセットを使ってベクタを配置できます 可変オフセットモードは計算オフセットモードと似ていますが このモードでは割り込みベクタの間隔を柔軟に設定できます このモードでは 対応する OFFx レジスタを使って 各ベクタに一意の割り込みベクタオフセットを設定できます このモードにより コントローラの柔軟性が向上し 割り込みサービスルーチン (ISR) から要求されるメモリ空間を解放する事もできます デバイスによってはこのモードを実装していません 詳細は各デバイスデータシート内の 割り込みコントローラ を参照してください CPU を可変オフセットモードに設定するには CPU レジスタ (Cause Status) と OFFx レジスタを以下のように設定する必要があります EBase ¹00000 OFFx ¹0 IVビット (Cause<23>) = 1 MVECビット (INTCON<12>) = 1 IEビット (Status<0>) = 1 Bev = 1 例 8-3: 可変オフセットモードの初期化 /* Set the CP0 registers for multi-vector interrupt Place EBASE at 0x9D01F000 This code example uses MPLAB C32 intrinsic functions to access CP0 registers. Check your compiler documentation to find equivalent functions or use inline assembly */ unsigned int temp_cp0; asm volatile( di ); asm volatile( ehb ); // Temporary register for CP0 register storing // Disable all interrupts // Disable all interrupts _CP0_SET_EBASE(0x9D01F000); OFF0 = 0xfe; temp_cp0 = _CP0_GET_CAUSE(); temp_cp0 = 0x ; _CP0_SET_CAUSE(temp_CP0); INTCONSET = _INTCON_MVEC_MASK; // Set an EBase value of 0x9D01F000 // Set a vector offset of 254 Bytes for VOFF0 // Get Cause // Set IV // Update Cause // Set the MVEC bit DS H_JP-p Microchip Technology Inc.

17 セクション 8. 割り込み 8.6 割り込みベクタアドレスの計算 各割り込みのベクタアドレスは 割り込みコントローラの動作モードの設定に応じて異なります 割り込みコントローラをシングルベクタモード ( セクション 8.4 シングルベクタモード 参照 ) に設定した場合 全ての割り込みベクタは同じベクタアドレスを使います 割り込みコントローラをマルチベクタモード ( セクション 8.5 マルチベクタモード 参照 ) に設定した場合 各割り込みベクタは一意のベクタアドレスを持ちます 各割り込みのベクタアドレスは 例外ベースレジスタ (EBase<31:12>) を使って計算します このレジスタは カーネルセグメント (KSEG) アドレス空間内で 4 KB ページ境界に配置されたベースアドレス値を提供します マルチベクタモードでのアドレス計算 計算オフセットモードのアドレスは EBase と VS<6:0>(IntCtl<9:5> または INTCON<20:16>) の値を使って計算します VS<6:0> ビットは 隣り合うベクタアドレス間の間隔を指定します EBase および VS<6:0> 値の変更は CPU 内の BEV ビット (Status<22>) が 1 の時にのみ可能です 式 8-1 に 計算オフセットモードにおけるベクタアドレスの計算式を示します 例 8-4 に Timer4( ベクタ 16) のオフセットアドレスの計算方法を示します Note: マルチベクタモードのアドレス計算には割り込みベクタ番号を使います 各 PIC32 デバイスファミリのベクタ番号の割り当ては 実装している機能セットに応じて異なります 各割り込み要因に対するベクタ番号の割り当てについては デバイスデータシート内の 割り込みコントローラ を参照してください 式 8-1: 計算オフセットモードのベクタアドレスの計算式 計算オフセットモードのベクタアドレス = ベクタ間隔 (VS<6:0) + EBase + 0x200 例 8-4: ベクタ番号 16のベクタアドレス ( 計算オフセットモード ) Exception Base is 0xBD Vector Spacing(VS) is 64(0x40) vector address(t4) = 0x10 X 0x40 + 0x xBD vector address(t4) = 0xBD デバイスが OFFx レジスタを備えている場合 ベクタアドレスは EBase にベクタオフセットを加算する事により計算します 式 8-2 に 可変オフセットモードにおけるベクタアドレスの計算式を示します Timer4( ベクタ 16) のベクタアドレスは例 8-5 のように計算します 式 8-2: 可変オフセットモードのベクタアドレスの計算式 可変オフセットモードのベクタアドレス = EBase + ベクタオフセット (OFFx) 例 8-5: ベクタ番号 16のベクタアドレス ( 可変オフセットモード ) Exception Base is 0x Vector offset(off8) is 0x0600 vector address(t4) = 0x x600 vector address(t4) = 0x Microchip Technology Inc. DS H_JP-p. 17

18 PIC32 ファミリリファレンスマニュアル シングルベクタモードでのアドレス計算 シングルベクタモードのアドレスは EBase<17:0> ビット (EBase<29:12>) を使って計算します シングルベクタモードの場合 割り込みコントローラは常にベクタ番号 0 を提示します シングルベクタモードの計算式を式 8-3 に示します 例 8-6 例 8-6 に シングルベクタアドレスの計算方法を示します 式 8-3: シングルベクタアドレスの計算式 シングルベクタアドレス = EBase + 0x200 例 8-6: シングルベクタアドレス Exception Base is 0x vector address = 0x DS H_JP-p Microchip Technology Inc.

19 セクション 8. 割り込み 8.7 割り込み優先度 割り込みグループ優先度 各割り込みベクタにグループ優先度を割り当てる事ができます グループ優先度ビットは IPCx レジスタ内にあります 各 IPCx レジスタは 4 個の割り込みベクタのグループ優先度ビットを格納します 優先度は 1( 最低優先度 ) から 7( 最優先 ) の間で選択できます 割り込み優先度をゼロに設定すると その割り込みベクタは割り込み用としても復帰用としても無効になります より高い優先度を持つ割り込みベクタから先に処理されます 割り込みを再度有効にする前に RIPL<2:0> ビット (Cause<12:10>) の値を IPL<2:0> ビット (Status<12:10>) に転送する必要があります Cause および Status レジスタの詳細はセクション 2. CPU (DS ). を参照してください この操作は 割り込みサービスルーチン (ISR) が完了するまで それよりも低優先度の全ての割り込みを無効にします Note: 割り込みサービスルーチンは 再帰割り込みを防ぐために 割り込み優先度を下げる前に IFSx レジスタ内の対応する割り込みフラグをクリアする必要があります 例 8-7: グループ優先度の設定 /* The following code example will set the priority to level 2.Multi-Vector initialization must be performed (See Example 8-2) */ IPC0CLR = 0x C; // clear the priority level IPC0SET = 0x ; // set priority level to 割り込み副優先度 各グループ優先度内で副優先度を割り当てる事ができます ある割り込みのサービス中に 優先度が同じで副優先度がより高い割り込みが発生しても サービス中の副優先度の低い割り込みは保留されません しかし 同じ優先度を持つ 2 つの割り込みが保留中である場合 副優先度が高い方の割り込みが先に処理されます 副優先度ビットは IPCx レジスタ内にあります 各 IPCx レジスタは 4 個の割り込みベクタの副優先度ビットを格納します これらのビットは 対応するベクタの優先度内の副優先度を定義します 副優先度は 0( 最低優先度 ) から 3( 最優先 ) の間で選択できます 例 8-8: 副優先度の設定 /* The following code example will set the subpriority to level 2. Multi-Vector initialization must be performed (See Example 8-2) */ IPC0CLR = 0x ; // clear the subpriority level IPC0SET = 0x ; // set the subpriority to 割り込み自然順序優先度 複数の割り込みに同じグループ優先度と同じ副優先度を割り当てた場合 それらの割り込みは自然順序優先度によって順位付けされます 自然順序優先度は固定されており 割り込みベクタの番号が小さいほど優先度が高くなります 従って 割り込みベクタ 0 が最高の自然順序優先度を持ちます 各 IRQ の自然順序優先度については 各デバイスデータシート内の 割り込みコントローラ に記載している割り込みベクタテーブル (IVT) を参照してください Microchip Technology Inc. DS H_JP-p. 19

20 PIC32 ファミリリファレンスマニュアル 8.8 割り込みとレジスタの設定 PIC32 ファミリのデバイスは 2 つのレジスタセット ( プライマリレジスタセットとシャドーレジスタセット ) を備えています プライマリレジスタセットは通常のプログラム実行用 シャドーレジスタセットは最優先割り込みの処理用です 割り込みコントローラは自動的にこれらのレジスタセットを選択します レジスタセットの選択方法は 割り込みコントローラの動作モードに応じて異なります シングルベクタおよびマルチベクタ動作モードの場合 SRSCtl レジスタの CSS ビットは現在使用中のレジスタセットの番号を提供し PSS ビットは以前のレジスタセットの番号を提供します SRSCtl レジスタは CPU レジスタです 詳細はセクション 2. CPU (DS ) を参照してください この情報は スタックとグローバルデータポインタを新しいレジスタセットにコピーすべきかどうかを判断するために役立ちます 現在のレジスタセットと以前のレジスタセットが異なる場合 割り込みハンドラプロローグは スタックとグローバルデータポインタを一方のセットから他方のセットにコピーする必要があるかもしれません PIC32 ファミリのデバイスをサポートするほとんどの C コンパイラは この動作を処理するために必要な割り込みプロローグコードを自動的に生成します シングルベクタモードにおけるシャドーレジスタセットの選択 シングルベクタモードでは 使用するレジスタセットを SS0 ビット (INTCON<16> または PRISS<0>) で指定します SS0 ビットを 1 にセットすると 割り込みコントローラは全ての割り込みに対して 1 つのシャドーレジスタセットを使うよう CPU に指示します SS0 ビットを 0 にクリアすると 割り込みコントローラは 1 番目のレジスタセットだけを使うよう CPU に指示します マルチベクタモードとは異なり レジスタセットと割り込み優先度の間に関連はありません シャドーセットを使うかどうかは 完全にアプリケーションによって決まります マルチベクタモードにおけるシャドーレジスタセットの選択 割り込み優先度にシャドーセットを割り当てると 割り込みコントローラはそのシャドーセットを使うよう CPU に指示します 優先度にシャドーセットを割り当て方る方法は複数存在し どの方法が使えるかはデバイスによって異なります これは各種のコンフィグレーションビットを使って設定します 例えば 1 つの優先度だけにシャドーセットを割り当てる事もできますし PRISS レジスタを備えたデバイスでは優先度ごとに独自のシャドーセットを割り当てる事もできます 利用できない ( 存在しない ) シャドーセットを PRISS レジスタで指定した場合は どのシャドーセットも使われません 詳細は各デバイスデータシート内の 割り込みコントローラ を参照してください その他の全ての割り込み優先度に対しては 割り込みコントローラはプライマリレジスタセットを使うよう CPU に指示します シャドーセットを使う割り込み優先度は コンテクストの保存 / 復元を実行する必要はありません これにより コードのスループットが向上し 割り込みレイテンシが減少します DS H_JP-p Microchip Technology Inc.

21 セクション 8. 割り込み 8.9 割り込み処理 8.10 外部割り込み 要求された割り込みの優先度が現在の CPU 優先度よりも高い場合 その割り込み要求は承認され CPU は要求された割り込みに対応するベクタアドレスへ分岐します シャドーセットを使うかどうかに関係なく 割り込みの優先度に応じて 割り込みハンドラのプロローグとエピローグは有用なコードを実行する前に特定のタスクを実行する必要があります 割り込みハンドラルーチンは 汎用レジスタと一緒に全てのコアレジスタを設定 / 保存 / 復元するために プロローグとエピローグを生成する必要があります 最悪の場合 プロローグとエピローグは変更可能な汎用レジスタの全てを保存 / 復元する必要がありますが 通常これはコンパイラが行います 割り込みコントローラは 最大で 5 個の外部割り込み要求信号 (INT4 ~ INT0) をサポートします これらの入力はエッジセンシティブであり 割り込み要求を生成するには LOW から HIGH または HIGH から LOW への遷移が必要です エッジ検出回路の極性は INTCON レジスタの INTxEP ビットで選択します Note: 外部割り込みの極性を変更すると 割り込み要求がトリガされる場合があります あらかじめ割り込みを無効にしてから極性を変更し 割り込みフラグをクリアし 最後に割り込みを再度有効にする事を推奨します 例 8-9: 外部割り込みの極性の設定 /* The following code example will set INT3 to trigger on a high-to-low transition edge.the CPU must be set up for either multi or single vector interrupts to handle external interrupts */ IEC0CLR = 0x ; // disable INT3 INTCONCLR = 0x ; // clear the bit for falling edge trigger IFS0CLR = 0x ; // clear the interrupt flag IEC0SET = 0x ; // enable INT Microchip Technology Inc. DS H_JP-p. 21

22 PIC32 ファミリリファレンスマニュアル 8.11 時間近接割り込み削減 割り込み要求が発生すると割り込みコントローラは CPU に対して割り込み要求を生成するため PIC32CPU はあたかもそれらが全て即時に対応すべき重要イベントであるかのように割り込みイベントに応答します 現在の CPU 優先度が保留中割り込みの優先度よりも低い場合 CPU は即座にその割り込みを承認します ISR への移行と ISR からの復帰は コンテクストを保存および復元するためにクロックサイクルを消費します イベントはメインプログラムに対して非同期であり 複数のイベントが同時または非常に近接したタイミングで発生する可能性がわずかながらあります これは 共有された ISR が同時に複数の割り込みを処理する能力を妨げます 時間近接割り込みは 割り込み近接タイマ (IPTMR) を使って時間ウィンドウを設定し このウィンドウ内で発生する一群の同一優先度またはより低優先度の割り込みを阻止します これは これらの割り込み要求を待ち行列に入れ 複数 IRQ のテールチェーンを使って 1 つの ISR 内でこれらの割り込みを処理する機会を提供します 図 8-2 に 時間近接割り込み削減のブロック図を示します 時間近接タイマをトリガする割り込み優先度グループは TPC<2:0> ビット (INTCON<10:8>) で設定します TCP ビットで選択した割り込みグループ優先度値以下の優先度を持つ割り込みは時間近接タイマをトリガします これによりタイマはリセットされ タイマに IPTMR レジスタ内の値が転送されます タイマに IPTMR レジスタ内の値が転送されると IPTMR への読み出しはタイマの現在の状態を示します タイマは システムクロック (SYSCLK) の立ち上がりエッジでデクリメントします タイマがゼロまでデクリメントした時に IPL<2:0> ビット (Status<12:10>) 値が RIPL<2:0> ビット (Cause<12:10>) 値よりも小さければ 待ち行列内の割り込み要求がサービスされます 図 8-2: 時間近接割り込み削減のブロック図 INTCON Latency Value Interrupt Registers First Interrupt Detect Proximity Timer Time-out Queued Interrupt Request 時間近接割り込み削減は以下の手順で有効にできます 1. TPCを所定の優先度に設定する (TPCをゼロに設定すると近接タイマは無効になります) 2. IPTMR レジスタに所定の 32 ビット値を書き込む 割り込み近接タイマは 優先度が TPC 値以下の割り込み要求が発生した時にトリガされます DS H_JP-p Microchip Technology Inc.

23 セクション 8. 割り込み 例 8-10: 時間近接割り込み削減のサンプルコード /* The following code example will set the Temporal Proximity Coalescing to trigger on interrupt priority level of 3 or below and the temporal timer to be set to 0x */ INTCONCLR = 0x ; IPTMRCLR = 0xFFFFFFFF; INTCONSET = 0x ; IPTMR = 0x ; // clear TPC // clear the timer // set TPC->3 // set the timer to 0x ソフトウェア生成ノンマスカブル割り込み 割り込みコントローラから ソフトウェアによるトリガが可能なノンマスカブル割り込み (NMI) (Note 参照 ) を出力します この割り込みは RNMICON レジスタ内の SWNMI ビットとは異なり INTCON レジスタ内の NMIKEY<7:0> ビットに値を書き込む事でトリガされます NMIKEY<7:0> ビット (INTCON<31-24>) に値 0x4E を書き込むと リセットモジュールにノンマスカブル割り込みが送られます このモジュール内で RNMICON レジスタにこれがグローバル NMI イベントであった事を示す GNMI ビットがセットされます プロセッサは NMI ハンドラへ移行し そこからこのイベントを処理できます Note: デバイスによってはこの機能を実装していません 特定のデバイスでこの機能が実装されているかどうかを知るには デバイスデータシート内の 割り込みコントローラ と リセット を参照してください RNMICON レジスタに関する情報も同データシートを参照してください Microchip Technology Inc. DS H_JP-p. 23

24 PIC32 ファミリリファレンスマニュアル 8.13 割り込みに対するリセットの影響 デバイスリセット 全ての割り込みコントローラレジスタは デバイスリセット時にそれぞれのリセットの状態に設定されます パワーオンリセット 全ての割り込みコントローラレジスタは パワーオンリセット時にそれぞれのリセット状態に設定されます ウォッチドッグタイマリセット 全ての割り込みコントローラレジスタは ウォッチドッグタイマリセット時にそれぞれのリセット状態に設定されます 8.14 省電力モードとデバッグモード中の動作 スリープモード時の割り込み動作 スリープモード中は 割り込みコントローラはスリープモード中も動作可能な周辺モジュールからの割り込みだけを認識します RTCC 状態変化通知 外部割り込み ADC SPI スレーブ等の周辺モジュールはスリープモード中も動作を続ける事ができ これらの周辺モジュールからの割り込みを使ってデバイスを復帰させる事ができます 対応する割り込みイネーブルビットがセットされている割り込みは その割り込みイネーブルビットの状態と優先度に応じて デバイスを動作モードまたはアイドルモードに移行させる事ができます 対応する割り込みイネーブルビットがクリアされているか優先度がゼロに設定されている割り込みイベントは 割り込みコントローラによって承認されず デバイスのステータスを変更する事はできません 割り込み要求の優先度が現在のプロセッサ優先度よりも高い場合 デバイスは動作モードに移行し プロセッサはその割り込み要求を実行します 近接タイマを有効にしている場合 保留中割り込みの優先度が時間近接優先度よりも低ければ プロセッサはスリープモードからアイドルモードに移行し その後時間近接タイマがタイムアウトすると動作モードに移行します 割り込み要求の優先度が現在のプロセッサ優先度以下である場合 デバイスはアイドルモードに移行しますが プロセッサは停止したままです アイドルモード時の割り込み動作 アイドルモード中は 対応する割り込みイネーブルビットがセットされている割り込みイベントは その割り込みイネーブルビットの状態と優先度に応じて デバイスを動作モードに移行させる事ができます 対応する割り込みイネーブルビットがクリアされているか優先度がゼロに設定されている割り込みイベントは 割り込みコントローラによって承認されず デバイスのステータスを変更する事はできません 割り込み要求の優先度が現在の CPU 優先度よりも高い場合 デバイスは動作モードに移行し CPU はその割り込み要求を実行します 近接タイマを有効にしている場合 保留中割り込みの優先度が時間近接優先度よりも低ければ 近接タイマが終了するまでの間 デバイスはアイドルモードに留まりプロセッサは割り込みを処理しません 割り込み要求の優先度が現在の CPU 優先度以下である場合 デバイスはアイドルモードに留まります 対応する割り込みフラグビットはクリアされず 割り込み要求は保留されたままになります デバッグモード時の割り込み動作 CPU がデバッグ例外モードで実行 ( アプリケーションは停止 ) している場合 優先度に関係なく全ての割り込みは処理されず 保留されたままになります CPU がデバッグ例外モードを終了すると 全ての保留中割り込みは優先度に従って順番に処理されます DS H_JP-p Microchip Technology Inc.

25 セクション 8. 割り込み 8.15 関連アプリケーションノート 本セクションに関連するアプリケーションノートの一覧を以下に記載します 一部のアプリケーションノートは PIC32 デバイスファミリ向けではありません ただし 概念は共通しており 変更が必要であったり制限事項が存在するものの利用が可能です 割り込みモジュールに関連する現在のアプリケーションノートは次の通りです タイトル 現在 関連するアプリケーションノートはありません アプリケーションノート番号 N/A Note: PIC32 ファミリ関連のアプリケーションノートとサンプルコードは Microchip 社のウェブサイト ( からダウンロードできます Microchip Technology Inc. DS H_JP-p. 25

26 PIC32 ファミリリファレンスマニュアル 8.16 改訂履歴 リビジョン A (2007 年 8 月 ) 本書の初版 リビジョン B (2007 年 10 月 ) 機密扱いのステータスを解除して内容を更新 リビジョン C (2008 年 4 月 ) ステータスを Preliminary に変更 U-0 を r-x に変更 リビジョン D (2008 年 6 月 ) レジスタ 8-1 を変更 例 8-1 および 8-2 を変更 予約済みビットを Maintain as から Write に変更 リビジョン E (2009 年 7 月 ) このリビジョンでの変更内容は以下の通りです 文章および体裁の変更等 本書全体の細部を修正 表 8-1: 割り込みレジスタの要約 を以下のように変更 - クリア セット 反転レジスタに関する全ての記述を削除 - アドレスオフセット 列を追加 - クリア セット 反転レジスタに関する Note を追加 以下のレジスタにクリア セット 反転レジスタに関する Note を追加 - INTCON - INTSTAT - IPTMR - IFSx - IPCx 8.2 制御レジスタ の冒頭の Note を更新 8.3 動作 の第 2 段落の第 2 文を更新して IRQ 要因を明確化 マルチベクタモードにおけるレジスタセットの選択 の第 1 段落を更新 8.14 設計のヒント の質問 2 に対する回答を更新 リビジョン F (2011 年 7 月 ) このリビジョンでの変更内容は以下の通りです 補足文書に関する情報を記載した注釈を本書の冒頭に追加 PIC32MX を全て PIC32 に変更 レジスタ 8-1 ~ 8-7 内の r-x ビットを全て U-0 ビットに更新 レジスタ 8-3 内の RIPL ビットを SRIPL ビットとして更新 例 8-1 と例 8-2 を更新 レジスタ 8-4 内の時間近接タイマレジスタ (TPTMR) を割り込み近接タイマレジスタ (IPTMR) として更新 8.11 時間近接割り込み削減 の第 3 段落に SYSCLK の立ち上がりエッジでタイマがゼロに達するまでデクリメントする事を述べた 1 文を追加 表現および体裁の変更等 本書全体の細部を修正 8.14 設計のヒント を削除 DS H_JP-p Microchip Technology Inc.

27 セクション 8. 割り込み リビジョン G (2012 年 4 月 ) このリビジョンでの変更内容は以下の通りです 8.1 はじめに で 割り込み要因の最大数を 96 から 256 に更新 表 8-1 とレジスタ 8-1 に 割り込み制御レジスタにベクタ間隔ビット (VS<6:0>) を追加 表 8-1 とレジスタ 8-2 に 優先度シャドー選択レジスタを追加 表 8-1 とレジスタ 8-8 に 割り込みオフセットレジスタを追加 文章および体裁の変更等 本書全体の細部を修正 リビジョン H (2015 年 7 月 ) このリビジョンでの変更内容は以下の通りです セクション 8.2 制御レジスタ にレジスタの定義を追加 表 8-1 とレジスタ 8-1 で INTCON レジスタに NMIKEY<7:0> ビットを追加 セクション 8.12 ソフトウェア生成ノンマスカブル割り込み を追加 文章および体裁の変更等 本書全体の細部を修正 Microchip Technology Inc. DS H_JP-p. 27

28 PIC32 ファミリリファレンスマニュアル Notes: DS H_JP-p Microchip Technology Inc.

29 Microchip 社製デバイスのコード保護機能に関して以下の点にご注意ください Microchip 社製品は 該当するMicrochip 社データシートに記載の仕様を満たしています Microchip 社では 通常の条件ならびに仕様に従って使用した場合 Microchip 社製品のセキュリティレベルは 現在市場に流通している同種製品の中でも最も高度であると考えています しかし コード保護機能を解除するための不正かつ違法な方法が存在する事もまた事実です 弊社の理解では こうした手法はMicrochip 社データシートにある動作仕様書以外の方法でMicrochip 社製品を使用する事になります このような行為は知的所有権の侵害に該当する可能性が非常に高いと言えます Microchip 社は コードの保全性に懸念を抱くお客様と連携し 対応策に取り組んでいきます Microchip 社を含む全ての半導体メーカーで 自社のコードのセキュリティを完全に保証できる企業はありません コード保護機能とは Microchip 社が製品を 解読不能 として保証するものではありません コード保護機能は常に進歩しています Microchip 社では 常に製品のコード保護機能の改善に取り組んでいます Microchip 社のコード保護機能の侵害は デジタルミレニアム著作権法に違反します そのような行為によってソフトウェアまたはその他の著作物に不正なアクセスを受けた場合 デジタルミレニアム著作権法の定めるところにより損害賠償訴訟を起こす権利があります 本書に記載されているデバイスアプリケーション等に関する情報は ユーザの便宜のためにのみ提供されているものであり 更新によって無効とされる事があります お客様のアプリケーションが仕様を満たす事を保証する責任は お客様にあります Microchip 社は 明示的 暗黙的 書面 口頭 法定のいずれであるかを問わず 本書に記載されている情報に関して 状態 品質 性能 商品性 特定目的への適合性をはじめとする いかなる類の表明も保証も行いません Microchip 社は 本書の情報およびその使用に起因する一切の責任を否認します Microchip 社の明示的な書面による承認なしに 生命維持装置あるいは生命安全用途に Microchip 社の製品を使用する事は全て購入者のリスクとし また購入者はこれによって発生したあらゆる損害 クレーム 訴訟 費用に関して Microchip 社は擁護され 免責され 損害をうけない事に同意するものとします 暗黙的あるいは明示的を問わず Microchip 社が知的財産権を保有しているライセンスは一切譲渡されません 商標 Microchip 社の名称とロゴ Microchip ロゴ dspic FlashFlex flexpwr JukeBlox KEELOQ KEELOQ ロゴ Kleer LANCheck MediaLB MOST MOST ロゴ MPLAB OptoLyzer PIC PICSTART PIC 32 ロゴ RightTouch SpyNIC SST SST ロゴ SuperFlash UNI/O は米国およびその他の国における Microchip Technology Incorporated の登録商標です Embedded Control Solutions Company および mtouch は米国における Microchip Technology Incorporated の登録商標です Analog-for-the-Digital Age BodyCom chipkit chipkit ロゴ CodeGuard dspicdem dspicdem.net ECAN In-Circuit Serial Programming ICSP Inter-Chip Connectivity KleerNet KleerNet ロゴ MiWi MPASM MPF MPLAB Certified ロゴ MPLIB MPLINK MultiTRAK NetDetach Omniscient Code Generation PICDEM PICDEM.net PICkit PICtail RightTouch ロゴ REAL ICE SQI, Serial Quad I/O Total Endurance TSHARC USBCheck VariSense ViewSpan WiperLock Wireless DNA ZENA は米国およびその他の Microchip Technology Incorporated の商標です SQTP は米国における Microchip Technology Incorporated のサービスマークです Silicon Storage Technology は その他の国における Microchip Technology Inc. の登録商標です GestIC と ULPP はその他の国における Microchip Technology Inc. の子会社である Microchip Technology Germany II GmbH & Co. & KG の登録商標です その他本書に記載されている商標は各社に帰属します , Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved. ISBN: QUALITY MANAGEMENT SYSTEM CERTIFIED BY DNV == ISO/TS == Microchip 社では Chandler および Tempe ( アリゾナ州 ) Gresham ( オレゴン州 ) の本部 設計部およびウェハー製造工場そしてカリフォルニア州とインドのデザインセンターが ISO/TS-16949:2009 認証を取得しています Microchip 社の品質システムプロセスおよび手順は PIC MCU および dspic DSC KEELOQ コードホッピングデバイス シリアル EEPROM マイクロペリフェラル 不揮発性メモリ アナログ製品に採用されています さらに 開発システムの設計と製造に関する Microchip 社の品質システムは ISO 9001:2000 認証を取得しています Microchip Technology Inc. DS H-page

30 各国の営業所とサービス 南北アメリカ本社 2355 West Chandler Blvd. Chandler, AZ Tel: Fax: 技術サポート : support URL: アトランタ Duluth, GA Tel: Fax: オースティン TX Tel: ボストン Westborough, MA Tel: Fax: シカゴ Itasca, IL Tel: Fax: クリーブランド Independence, OH Tel: Fax: ダラス Addison, TX Tel: Fax: デトロイト Novi, MI Tel: ヒューストン TX Tel: インディアナポリス Noblesville, IN Tel: Fax: ロサンゼルス Mission Viejo, CA Tel: Fax: ニューヨーク NY Tel: サンノゼ CA Tel: カナダ - トロント Tel: Fax: アジア太平洋 アジア太平洋支社 Suites , 37th Floor Tower 6, The Gateway Harbour City, Kowloon Hong Kong Tel: Fax: オーストラリア - シドニー Tel: Fax: 中国 - 北京 Tel: Fax: 中国 - 成都 Tel: Fax: 中国 - 重慶 Tel: Fax: 中国 - 東莞 Tel: 中国 - 杭州 Tel: Fax: 中国 - 香港 SAR Tel: Fax: 中国 - 南京 Tel: Fax: 中国 - 青島 Tel: Fax: 中国 - 上海 Tel: Fax: 中国 - 瀋陽 Tel: Fax: 中国 - 深? Tel: Fax: 中国 - 武漢 Tel: Fax: 中国 - 西安 Tel: Fax: アジア太平洋 中国 - 厦門 Tel: Fax: 中国 - 珠海 Tel: Fax: インド - バンガロール Tel: Fax: インド - ニューデリー Tel: Fax: インド - プネ Tel: 日本 - 大阪 Tel: Fax: 日本 - 東京 Tel: Fax: 韓国 - 大邱 Tel: Fax: 韓国 - ソウル Tel: Fax: または マレーシア - クアラルンプール Tel: Fax: マレーシア - ペナン Tel: Fax: フィリピン - マニラ Tel: Fax: シンガポール Tel: Fax: 台湾 - 新竹 Tel: Fax: 台湾 - 高雄 Tel: 台湾 - 台北 Tel: Fax: タイ - バンコク Tel: Fax: ヨーロッパ オーストリア - ヴェルス Tel: Fax: デンマーク - コペンハーゲン Tel: Fax: フランス - パリ Tel: Fax: ドイツ - デュッセルドルフ Tel: ドイツ - ミュンヘン Tel: Fax: ドイツ - プフォルツハイム Tel: イタリア - ミラノ Tel: Fax: イタリア - ヴェニス Tel: オランダ - ドリューネン Tel: Fax: ポーランド - ワルシャワ Tel: スペイン - マドリッド Tel: Fax: スウェーデン - ストックホルム Tel: イギリス - ウォーキンガム Tel: Fax: /01/27 DS H-page Microchip Technology Inc.