Microsoft PowerPoint - D2_NEC福井様_発表資料 pptx

Transcription

1 MATLAB EXPO 2014 アルゴリズムと RTL を統合した 検証プラットフォームの 開発と適用 2014 年 10 月 29 日 NECプラットフォームズ ( 株 ) 福井祥布 MathWorks Japan 柴田克久

2 - アジェンダ - 1. はじめに NEC プラットフォームズ ( 株 ) の紹介 by 福井 モデルベースデザインによる FPGA/ASIC 開発 by 柴田 2. ソフトウエア無線の設計技術動向 by 福井 3. プロジェクトのゴールとチャレンジ by 福井 4. プロジェクト詳細説明 by 福井 5.FPGA/ASIC のためのモデルベース検証 by 柴田 6. まとめ by 福井 Page 2 NEC Platforms, Ltd All rights reserved

3 NEC プラットフォームズの紹介 NEC グループの生産会社 4 社と テープストレージ事業 サーバ基盤事業 および BU の SC 統括機能を統合し ICT 機器の開発 生産 販売を担う新会社を設立 NEC アクセステクニカ NEC インフロンティア NEC インフロンティア東北 NEC コンピュータテクノ NEC プラットフォームズ株式会社 2014 年 7 月設立 NECエンベデッドプロダクツテープストレージ事業 NECソリューションイノベータサーバ基盤事業 2014 年 10 月統合 NEC の社会ソリューション事業を支える ICT 基盤 ( プラットフォーム ) の開発 生産を一元的に担う会社 NEC システムプラットフォーム BU SC 統括機能 Page 3 NEC Platforms, Ltd All rights reserved

4 NEC プラットフォームズの概要 商号 : NECプラットフォームズ株式会社 ( 英文 :NEC Platforms, Ltd.) 本社 : 東京本社 : 東京都千代田区神田司町 2-3 代表者 : 代表取締役執行役員社長保坂岳深資本金 : 103 億 3 千 1 百万円 (NEC 全額出資 ) 売上高 : 2,312 億円 ( 連結 ) <2014 年 3 月期単純合算ベース > 社員数 : 約 5,400 人 ( 連結 ) <2014 年 10 月 > 主要事業 :ICT 機器の開発 生産 販売事業所 : 国内 8 ( 高津 墨田 掛川 甲府 米沢 松山 白石 茨城 ) 営業拠点 : 国内 25 ( 東日本 関東 中部 関西 西日本の主要都市 ) 関連会社 : 国内 3 ( 静岡日電ビジネス エヌ エヌ ティ NEC インフロンティアアメニティズ ) 海外 2 (NEC プラットフォームズタイ NEC アクセステクニカ蘇州 ) Page 4 NEC Platforms, Ltd All rights reserved

5 オフィスソリューションその他 ( 公共 製造 ) フロントオフィスオフィスバックNEC プラットフォームズの事業領域 マーケット ニーズと当社の強みを有機的に結合し お客様に最適なソリューション サービスを提案 流通 ( 外食 専門店 ) サービスステーション プロジェクタ デジタルサイネージ ルータ / 無線 LAN 自動釣銭機 店舗 WiFi 監視カメラ カード決済ターミナル ビジネス PC タブレット サーバ / ネットワーク IX シリーズ SV9000 シリーズ Express シリーズ QX シリーズ Page 5 NEC Platforms, Ltd All rights reserved

6 モデルベースデザインによる ASIC/FPGA 開発 2014 The MathWorks, Inc. 6

7 開発プロジェクトは 異文化交流 である 一般的なプロジェクトではエンジニアは設計フローの一部を担当 : システム設計ハードウェア検討 検証エンジニア ( 単体 / 統合 ) アルゴリズム仕様 方式検討 組込みソフトウェアファームウェア Etc. メンバー各自のスキル 経験からもたらされる価値ある専門知識がプロジェクトの推進力 対象システムが複雑になるほど コミュニケーションは困難 バックグラウンドの技術 手法が異なる 所属する組織 グループが異なる 専門知識の深さ vs. 相互理解のしやすさ 7

8 典型的なシステムモデルの構成 Data Source Component Model Algorithm Environment Model Analysis Component Model Algorithmic System-level Testbench アルゴリズムは外部環境とコンポーネントを通じ相互作用 アルゴリズムはデータの入力により動作 アルゴリズムの機能 性能は出力結果により解析 8

9 モデルベースデザインによる FPGA / ASIC 開発 研究成果 デジタルモデル 要件定義 仕様システム設計環境モデルアナログモデル RFモデル マルチドメインシステムのモデル システム動作の調査 最適化 チーム横断的な協調作業 タイミング 制御ロジック アルゴリズム 実装 C/C++ HDL RF & アナログ MCU DSP FPGA ASIC トランジスタ テスト & 検証 自動コード生成 実装トレードオフの調査 最適化 ビット精度での実装コード プロトタイピング 統合 モデルを再利用したテスト & 検証 開発初期で設計エラーを検出 レグレッションテストの自動化 9

10 モデルベースデザインの導入効果 開発時間全体の 30% を短縮 ( さらに 品質改善 リスピンの削減等の効果 )* With MathWorks Tools プロジェクト全体にわたる作業時間 Without MathWorks Tools Requirements System Design Implementation Integration Testing Days *MathWorks study done across companies developing mixed-signal systems in The Netherlands and Germany 10

11 ソフトウェア無線 (SDR) とは アナデジ変換とソフトウェア処理により無線機を実現する夢の技術 現実には アナデジ変換後をデジタル化 変復調を FPGA-DSP ハイブリッド構成で 高速並列演算処理と複雑多機能演算処理を実現 デジタル変復調技術は 数学 / 数式による理論展開の世界 RF 信号 アナログ デジタル アナログ信号処理 アナデジ変換 デジタル信号処理 変復調 (MODEM) 送信 DAC FPGA DSP 受信 ADC 図. ソフトウェア無線 Page 11 NEC Platforms, Ltd All rights reserved

12 ソフトウエア無線の設計技術動向 MATLAB によるアルゴリズム開発が広く普及 MATLAB によりアルゴリズム検証し FPGA に実装 他分野に比べ アルゴリズム設計者と HW 設計者との Gap 大 MATLAB/Simulink は設計文化交流ツール FPGA 実装後機能検証する従来手法の限界 実装する前に検証を完了し GoldenRTL 完成する ASIC 手法へ タイミング検証 ( タイミング制約条件 CDC) の必要性 設計言語は Verilog と VHDL のバイリンガル FPGA 設計では VHDL まだ多い 検証言語は SystemVerilog まだ少ない アナログ回路 組込みソフトウェアとデジタル回路の協調設計環境 統合設計検証環境の整備不十分 アナログ回路と DSP 等の検証モデルが一般化せず Page 12 NEC Platforms, Ltd All rights reserved

13 ゴール プロジェクトのゴールとチャレンジ ソフトウエア無線分野への検証サービス事業の橋頭堡確立 汎用性高いソフトウエア無線向け検証プラットフォーム構築 変復調用 FPGA 部分に適用し 設計品質の担保と将来の性能向上に向けた解析環境提供 チャレンジ 新しいシステム技術領域のスキル習得 デジタル変復調などのソフトウエア無線技術の深耕モデルベース設計手法 (MathWorks 社 MATLAB/Simulink) 異なるベンダー間での設計ツール統合 MathWorks 社 Simulink と Synopsys 社 VCS のインタフェース開発 3 社による共同プロジェクトの推進 半年という短開発期間円滑な連結テストと適用 Page 13 NEC Platforms, Ltd All rights reserved

14 プロジェクト全体日程 1 st month 2nd 3rd 4th 5th 6th 7th 8th 9th 10th 全体スケジュール 自主学習 顧客情報による学習 受信性能解析 検証プラットフォーム構築 モデル作成 モデル作成 可視化 可視化 解析 解析 MathWorks 社との関係 技術蓄積 (MATLAB) 比較対象 (MATLAB) モデル生成 (Simulink) セミナーの実施 評価ライセンスの提供 選任者によるサポート 3 社マネージメント会議 (Synopsys MathWorks NES) 3 社テクニカル会議 (Synopsys MathWorks NES) 随時 Page 14 NEC Platforms, Ltd All rights reserved

15 検証プラットフォームの概要 マルチ言語対応 アルゴリズム開発 : MATLAB/Simulink デザイン : VHDL テストベンチ : Verilog HDL System Verilog C 言語 アナログ信号処理 アナデジ変換およびデジタル信号処理の一部の Simulink によるモデル化 (DPI-C で VCS に統合 ) フィールドデータとパラメタライズ C モデルによる性能解析 性能解析環境 (BER アイパターンコンスタレーション ) パラメータ DAC ADC フィールドデータ アナログ信号処理 C モデル生成人手作成 MATLAB/Simulink アナデジ変換 テストベンチ DUT (FPGA) 変調部 復調部 FPGA 実装 性能解析環境 デジタル信号処理 VCS C モデル生成 DSP 図.SDR 向け検証プラットフォーム Page 15 NEC Platforms, Ltd All rights reserved

16 1st フェーズ ( 無線技術習得 ) 一般構成 アナログ信号処理 アナデジ変換 デジタル信号処理 MATLAB で実行 顧客アルゴリズム (MATLAB コード ) 変調 復調 符号化 復号化 配列表示 波形表示 実構成 無線部 DAC ADC 変調 復調 符号化 復号化 FPGA DSP Page 16 NEC Platforms, Ltd All rights reserved

17 顧客アルゴリズム (MATLAB コード ) 2nd フェーズ ( 受信性能解析 ) 変調 符号化 復調 復号化 RTL シミュレーション用テストベンチ 受信データ 内部信号の比較 無線部 DAC ADC 変調 復調 符号化復号化 FPGA DSP 実測データ 復調データ モデル 復調データ Page 17 NEC Platforms, Ltd All rights reserved

18 パラメータ3rd フェーズ ( 検証プラットフォーム構築 ) ノイズ付加モデル (Simulink モデル by MathWorks) パラメータノイズ付加 DAC ADC 顧客アルゴリズム (MATLAB コード ) 変調 復調 符号化 復号化 RTL シミュレーション用テストベンチ Simulink Simulink ノイズ付加 DAC ADC 変調復調 符号化復号化 データ生成 データ比較 C+DPIC FPGA C+DPIC モデル 復調データ 復調データ Page 18 NEC Platforms, Ltd All rights reserved

19 モデルベース検証 従来 MATLAB コード Simulink シミュレーション環境 解析 言語理解 コーディング モデルの機能解析 理解 記述言語理解 (C DPI-C など ) 機能 組込みのコーディング 今回 Simulink 使用により容易にモデルベース検証環境を構築 実践 Simulink 使用による日程面でのメリット大 Page 19 NEC Platforms, Ltd All rights reserved

20 FPGA/ASIC のためのモデルベース検証 2014 The MathWorks, Inc. 20

21 ハードウェアを中心とした検証作業の統合 ハードウェア設計において 検証は最もコストのかかる作業 検証のためのシミュレーション開発への膨大な投資 SystemVerilog および UVM テストフレームワーク SystemC/TLM バーチャルプラットフォーム モデルベース 検証へ 制約のあるランダムテストのような技術を提供 ビヘイビアモデルを再構築するより MATLAB & Simulink によって作成されたシステムモデルを再利用 前工程との継続性を維持 テストフレームワークにおける手作業のリスクを削減 作業の二重化を回避 21

22 Simulink によるシステムモデリング Data Source Component Model ブロック線図環境によるモデリング シミュレーション環境 Analysis Algorithm Algorithmic System-level Testbench Component Model Environment Model 検証のためのインターフェース HDL Verifier アルゴリズムのコード生成 HDL Coder Embedded Coder 時間および並列処理の概念を内蔵 デジタル アナログ イベントドリブンのコンポーネントを混在可能 柔軟な信号生成 解析機能を提供 既存の MATLAB コードを統合 適用分野に特化した豊富なライブラリ群 パラメータのチューニング 最適化作業を自動化 固定小数点データで実装モデルを評価 モデルの構造を変えずにデータ型を変換 GUI ツールによる効率的な量子化検討 外部ツールと接続可能な各種インターフェースを提供 外部アプリケーションソフトウェア EDA 環境 計測器 プロトタイプ用ハードウェア 22

23 MATLAB/Simulink によるモデルベース検証フロー FPGA/ASIC のための HDL 検証環境 HDL テストベンチ Stimulus MATLAB / Simulink テストベンチ Response HDL Sim 出力 入力 モデル 出力 テキスト入力データ 比較 テキスト期待値 HDL Verifier Stimulus MATLAB / Simulink テストベンチ Response Stimulus MATLAB / Simulink テストベンチ Response Stimulus C テストベンチ SystemVerilog DPI-C Response 入力 出力 入力 出力 入力 出力 HDL シミュレーター FPGA HDL シミュレーター MATLAB/Simulink テストベンチと HDL シミュレータとの協調シミュレーション MATLAB/Simulink テストベンチと FPGA を用いたデバイス上での高速な HDL 検証 DPI-C を用いた C コード化した MATLAB/Simulink テストベンチと HDL の協調シミュレーション 23

24 Synopsys と MathWorks の協調 MathWorks and Synopsys have been developing new capabilities to significantly improve productivity in these verification activities, including deployment of models to System Verilog to provide a more integrated verification workflow. Analog Insights: Analog/Mixed-Signal Design and Verification Blog アナログ ミックスドシグナルなどの半導体設計分野において より複雑かつ高度な設計フローを実現するため 新しい協調シミュレーション技術や 統合化 自動化の構築支援において協力 24

25 System Verilog DPI 生成を利用した検証ワークフロー C コードを生成し HDL シミュレータ環境でテストベンチとして使用 ハンドコードの HDL or 自動生成の HDL 上流設計で使用したモデルを HDL 検証に再利用 HDL シミュレータ /System Verilog C コード (DPI) HDL コード 25

26 システム検証モデルを再利用した System Verilog テストベンチ HDL Verifier, Simulink Coder Data Source Analysis Algorithmic System-level Testbench DPI-C Algorithm Component Model Component Model SystemVerilog Testbench Environment Environment Model DPI-C DPI-C DPI-C HDL Verifier Simulink Coder 設計 MATLAB/Simulink 上でシステムコンポーネント (IPおよびテストベンチ) を作成 モデリング シミュレーションにより機能検証 自動生成 統合 検証 System Verilog ラッパーを含む C コードとしてコンポーネントを出力 HDL シミュレータ上で生成された複数のコンポーネントを統合 システム設計の全体をシミュレーションにより検証 コンポーネントはパラメタライズ化可能 26

27 System Verilog DPI-C コンポーネント生成 MATLAB/Simulink のアルゴリズムから System Verilog コンポーネントを出力 必須オプション HDL Verifier Simulink Coder 27

28 アルゴリズム開発 HDL コードの自動生成 HDL Coder Data Source Analysis Algorithm Algorithmic System-level Testbench RTL HDL (VHDL, Verilog) Component Model Component Model HDL Coder Environment Model 合成可能な HDL コードを生成 VHDL or Verilog デバイスに依存しない汎用的なコード 複数のエントリ環境をサポート MATLAB ( プログラミング言語 ) Simulink ( ブロック線図 ) Stateflow ( 状態遷移表 チャート ) Workflow Advisor GUIでプロセス全体の手順をガイド HDL 生成のためのモデルの準備 HDL 生成のオプション設定 モデルとFPGA 合成ツールとの統合によるバックアノテーション機能 ターンキー FPGAターゲットや IPコア生成のための設定 28

29 HDL 生成をサポートする Simulink ライブラリ HDL Supported Blocks 約 180 種のブロックをサポート Simulink コア 基本的なアレイ演算, Look-Up Tables, 信号操作 (Mux / Demux, Delays, Selectors), 論理 & ビット演算, デュアル シングルポート RAM, FIFOs CORDIC, バス, etc. デジタル信号処理 NCO, FFT, デジタルフィルタ (FIR, IIR, マルチレート, 適応フィルタ, マルチチャンネル ), レート変換 ( アップ & ダウンサンプル ), 統計 (Min / Max), etc. 通信 PRBS 生成, 変調 / 復調, インターリーバ / デインターリーバ, ビタビ復号器, リードソロモン符号化 / 復号化, CRC 生成 / 検知, etc. 29

30 FPGA を用いたソフトウェア無線システム設計 プロトタイピング FPGA Radio Support Communications System Toolbox サポートされる FPGA ボードおよび RF FMC カード Epiq FMC-1Rx Rev B Card Virtex-6 ML605 Spartan-6 SL605 ストリーム RF 信号の I/O として Xilinx FPGA Radio を使用 広帯域信号の受信のためのバーストモードオプション FPGA 上に実装されたコンフィギャラブルなフィルタおよびサンプルレート変換 HDL Coderにより FPGAをカスタマイズするためのワークフローを自動化 (Xilinx ISE Design Suite が必要 ) 導入のためのアプリケーション例 Epiq FMC-1Rx Rev C Card ADI FMCOMMS1 Rev B Card 30

31 デモブースのご案内 アナログ デジタル設計からハードウェア実装 DPI-C 生成によるシステム検証実機デモ展示中!! 2014 The MathWorks, Inc. MATLAB and Simulink are registered trademarks of The MathWorks, Inc. See for a list of additional trademarks. Other product or brand names may be trademarks or registered trademarks of their respective holders. 31

32 成果 まとめ ソフトウエア無線分野への検証サービス事業の橋頭堡を構築 新技術領域 ベンダー間ツール統合等多くの課題があったが予定通り設計期間 6 か月という短期間で検証プラットフォーム開発と適用を完了 新しいシステム技術領域のスキル習得 適用結果 変復調用 FPGA に適用し 設計品質を担保 性能向上アルゴリズム開発に向けて解析結果を提示 今後の展開 完成した検証プラットフォームを最大限活用 PR 活動によりビジネス拡大 検証から実装設計に向けプラットフォーム拡張を検討 Page 32 NEC Platforms, Ltd All rights reserved

33

34