ITRS Tokyo Meeting

Size: px

Start display at page:

Download "ITRS Tokyo Meeting"

くうしょうかみいしづ
4 years ago
Views:

1 機能検証の解決策の深耕ー SOC 機能検証技術の進展と今後の取り組み年 3 月 4 日 JEITA 半導体技術ロードマップ専門委員会 (STRJ) 設計ワーキンググループ (WG1) Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 1

2 目次はじめにワーキングメンバスコープミッションなど国際活動 ITRS2010 アップデートなど国内活動 SOC 機能検証技術の進展と今後の取り組みまとめ Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 2

3 用語集 RTL:Register Transfer Level の略回路をフリップフロップ + 組み合わせ論理回路で表現したレベルのこと. 現在の論理回路設計はおもにこのレベルの記述を使用する. SLD:System Level Design の略 LCP:Logic/Circuit/Physical Design の略 DFM:Design For Manufacturability の略で歩留まり等の製造性考慮設計のこと SOC:System On Chip の略 CP:Consumer Portable の略 EDA:Electronic Design Automation の略 OVM: Open Verification Methodology の略 VMM: Verification Methodology Manual の略 UVM: Universal Verification Methodology の略 UML: Uified Modeling Language の略オブジェクト指向のソフトウェア開発におけるプログラム設計図の統一表記法 IP:Intellectual Property の略で半導体の設計データやシミュレーションモデルなどの設計資産のことシミュレーションモデルを検証 IP ともいう Virtual Prototype: SW 設計者に HW が出来る前に仮想 HW モデルを使用してアーキテクチャを検証デバッグ性能検証を可能にするアサーション : 論理的に成立すべき関係や条件を記述したものそれをチェッカとして論理検証で活用フォーマル ( 形式的 ) 検証 : 設計と仕様を数学的モデルで表現し数学的推論により正しさを検証する静的検証手法等価性検証とプロパティ検証があるランダム検証 : ランダムにテストパターンを自動生成し人手による順序性や規則性を排除し検証の網羅性を高める検証手法コーナケースのバグ検出に効果がある等価検証 : ある回路設計についての 2 つの表現が同じ振る舞いを表していることを形式的に証明するために用いられる手法高位合成動作合成 :C/C++ などのアルゴリズム記述から RTL を自動的に合成すること Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 3

4 目次はじめにワーキングメンバスコープミッションなど国際活動 ITRS2010 アップデートなど国内活動 SOC 機能検証技術の進展と今後の取り組みまとめ Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 4

5 設計 WG(WG1) メンバー松崎松崎正己正己 ( リーダリーダ ) 富士通セミコンダクター中山中山勝敏勝敏 ( サブリーダ ) ルネサスエレクトロニクス樋渡樋渡有 ( 国際担当 ) STARC STARC 隅谷隅谷三喜夫三喜夫 ( 幹事国際担当 ) パナソニック豊田豊田忠雄忠雄シャープ斎藤斎藤利忠利忠東芝東芝浅田浅田善己善己富士通セミコンダクター柿本柿本勝ソニーソニー朝重朝重浩喜浩喜パナソニック浅井浅井健史健史ロームローム田代田代雅久雅久ロームグループ /OKI /OKI セミコンダクタ小野小野信任信任ジーダット今井今井正治正治大阪大学計名 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 5

6 設計 WG のスコープ SOC 設計全般の広範囲な技術分野を担当 System Level Design 仕様から最適な HW/SW に分割し HW に関しては RTL 記述を生成する Logic / Circuit / Physical Design RTL 記述から製造可能な設計品質のレイアウトデータ (GDSⅡ) を生成する Design Verification 機能と性能を仕様に基づき検証する Design For Manufacturability プロセスの物理現象モデルに基づき製造可能性 / 歩留まりを検証 / 最適化する設計フロ仕様 RTL Gate GDS マスクデータ SLD L/C/P Verification DFM Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 6

7 設計 WG のミッション国際活動 : ITRS の System Drivers 章と Design 章を担当 System Drivers 章 ITRS の全ての技術分野をドライブする製品分野毎の仕様や要求を定義 Design 章設計技術に対する将来課題と課題解決策の提示国内活動 SOC 構造規模を時間軸で定量化しロードマップ検討の基礎として提示設計技術課題 ( 設計生産性や消費電力の観点 ) を時間軸で定量評価し解決策を提案 ( ロードマップ作成 ) 期待される効果 ITRS ロードマップの SOC 設計に与える影響を定量化し発信 ITRS ロードマップ見直しのきっかけをつくる設計技術革新 (EDA 自動化技術 ) の加速を支援 (EDA ベンダーへ ) Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 7

8 設計 WG の活動内容 (2006~2009 年度 ) 国際活動国内活動 (ITRSへの主な貢献) 設計 WG 旧設計 TF 2006 年度 2007 年度 2008 年度 2009 年度 System Drivers 章 Consumer Stationary SOC を提案 Design 章 SLD と Verification の課題の項目値の確認と修正案提示 System Drivers 章 Consumer Portable &Stationary SOC の数値の見直し Design 章 LCP と DFM の課題の確認と修正案 System Drivers 章 Consumer Portable &Stationary SOC の数値の見直し Design 章ソフトウェア関係の SLD テーブルへの追加 System Drivers 章 Consumer Portable SOCモデルの変更 Design 章低消費電力設計の設計工程の貢献度合を新規掲載設計遅れ要因変化の分析と提言設計遅れ要因変化 (3 年間 ) の分析と課題解決策提言 DFM の SOC 設計への影響考察 SOC 設計へのばらつきの影響の考察 SOC 設計技術ロートマッフの詳細化 / 定量化論理検証と物理設計の 2 分野で設計生産性向上の観点でロートマッフを詳細化 / 定量化 SOC の低消費電力設計技術の課題と解決策低電力 SOC のロートマッフ配線分布 / 抵抗の予測と SOC 性能への影響を評価配線性能と SOC 性能の関係 ITRS の配線性能から見たムーアの法則の限界消費電力トレンドを示すロードマップの再構築モデル ( モチーフ ) の見直し消費電力計算式の見直し ( パラメータ追加を含む ) 設計生産性に対する低消費電力設計技術の解決策ロードマップの作成 SOC 大規模化に向けての検証阻害要因分析検証課題の深耕をテーマに活動各社か検証課題を抽出し検証対象毎に分類分析を実施検証対象 ( ブロック検証ブロック間検証 1 チップ検証 ) それぞれの要件定義を行い解決すべき課題を明確化 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 8

9 目次はじめにワーキングメンバスコープミッションなど国際活動 ITRS2010 アップデートなど国内活動 SOC 機能検証技術の進展と今後の取り組みまとめ Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 9

10 国際活動 System Drivers 章製造技術および設計技術をドライブする製品分野と分野毎の仕様や要求を定義 ITRS System Drivers Design SOC MPU Overall System-level Consumer Portable Consumer Stationary AMS Logic/ckt/phy Verification Networking E-Memory Test DFM Driver 毎に整理設計工程毎に整理 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 10

11 国際活動 Design 章の構成 ~ 設計技術のロードマップ ~ General Challenges シリコン複雑度とシステム複雑度への対応 Productivity Power DFM Interference Reliability Key Design Challenges 5 つの大きな課題 Mapping System design Logic/circuit Physical D Design verification 目標を定量化するための枠組み (= 設計工程 ) Design Test DFM Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 11

12 国際活動主な改訂内容 System Drivers 章 Consumer SOC SOC Driver の更新 Design 章 SOC SOC Cost Costモデルの更新 RF+AMS セクションの更新 System Drivers Chapter Design Chapter 2004 Driver study Explore Design metrics 2005 Consumer Portable Driver Design Technology metrics ITRS2010 Overview 2006 Consumer stationary Portable Drivers Revised Design metrics 2007 More Than Moore analysis + inemi Consumer Stationary, Portable, Networking Drivers Revised Design Technology Metrics 2008 More Than Moore extension + inemi + SW!! Updated Consumer Stationary, Portable, and Networking Drivers Revised Design Metrics DFM extension 2009 More Than Moore extension + inemi synch + SW!! Updated Consumer Stationary, Portable architecture, and Networking Drivers Additional Design Metrics DFM Extension System level extension 2010 MTM RF+AMS Driver Updated Consumer SOC and MPU Drivers Upgraded RF+AMS section Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 12

13 国際活動 System Drivers 章トピックス Consumer SOC Driver への PIDS 等の変更内容反映 SOC-CP Complexity SOC-CP Power SOC-CP Performance Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 13

14 国際活動 System Drivers 章トピックス消費電力トレンドは PIDS の LOP の VDD テーブルの変更で消費電力の増加が抑制 SOC-CP Power ITRS ,920mW ITRS2010 7,413mW 消費電力 12,920 7,413 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 14

Tool Suite Transaction Level Modeling Very Large Block Reuse SMP Parallel Processing Intelligent Testbench Software Virtual

15 国際活動 Design 章トピックス Design Cost チャートを更新大きな変更はなく年代を拡張 (2000 から 2025 まで ) システム /SW レベルや Post CMOS の技術開発が重要 IC Implementation Tool Set RTL Functional Verif. Tool Suite Transaction Level Modeling Very Large Block Reuse SMP Parallel Processing Intelligent Testbench Software Virtual Prototype Silicon Virtual Prototype AMP Parallel Processing Many Core Devel. Tools Concurrent Memory System Design Automation Executable Specification Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 15

16 国際活動 ITRS2011 の計画 1. 設計章 ITRS2009 掲載の設計コストチャートと同様な消費電力チャートを検討作成し追加する 3D /TSV に関する項目を記載する DFM セクションを改訂する ( 信頼性保証設計を追加する ) Verification セクション L/C/P セクションの見直しを行う 2. システムドライバー章 MPU 周波数ロードマップの平坦化 ( 影響度を調査分析しながら ) MtM のドライバーとして RF-AMS を適用した SiP-SOC を新規作成する 3. クロスカット活動その他 PIDS: 設計ドリブンな要求定義 ( 項目 ) を増やす 3D/TSV: 設計章で記載する項目の検討と準備議論の継続 : A&P, Interconnect, Test Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 16

17 目次はじめにワーキングメンバスコープミッションなど国際活動 ITRS2010 アップデートなど国内活動 SOC 機能検証技術の進展と今後の取り組みまとめ Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 17

18 国内活動目標国内活動の概要 -SOC 機能検証の課題を分析し実現すべき技術要求と解決案を提示スコープ -HW/SW 分割後の機能仕様からRTLまでのハードウェア機能検証 - 上位レベル検証を検討のスコープに追加して検討検討手順 - 各社からヒアリングした課題を分析 - 課題に対する現在および今後の取り組みを検討年度の解決策に対する進捗状況を確認提言 - 今後の解決に向けての取り組みを深耕提言のまとめを実施 WG1 のスコープ設計フロ設計フロ仕様 RTL Gate GDS マスクデータ仕様 RTL Gate GDS SLD L/C/P SLD L/C/P Verification 2010 年検討スコープ Verification DFM DFM マスクデータ Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 18

19 国内活動検証技術の課題変化の分析微細化複雑化に伴う設計難易度の増加が SOC の機能検証にどのような影響を及ぼしているか? 設計現場の現在の状況を抽出し 2007 年度の国内活動で検討した内容との変化を分析する国内活動 2007 年度 2010 年度 SOC 設計技術ロートマッフの詳細化 / 定量化論理検証と物理設計の 2 分野で設計生産性向上の観点でロートマッフを詳細化 / 定量化検証技術の課題変化と分析設計レベルによる課題分類 2007 年度課題に対する現在および今後の取り組みを検討 2007 年から 2010 年にかけて重要課題における進展は? Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 19

20 国内活動 2007 年に検討した技術要求 / 解決策設計レベル戦略策定重要課題検証対象の状況に応じた最適な検証戦略の策定最適な検証のマネジメント IP モデルの整備と検証品質機能検証スキルを持つ人材 / 専門家の育成 2010 年の技術要求 / 解決策最適な戦略を作るための共通な手順が確立されるベストプラクティスに基づいたマネジメントガイドラインが策定される IP モデルの整備と検証品質機能検証スキルを持つ人材 / 専門家の育成仕様設計検証実行明確で誤解がない仕様の作成網羅的な検証項目の抽出と検証順序の最適化および仕様変更への対応シミュレーションの高速化デバッグの効率化設計レベル間検証設計初期段階での性能検証共通な仕様表現方法が確立される仕様と検証項目の対応が確認できるようになる 2 桁以上の高速化が実現されるアサーションが自動生成されプロトタイプの内部状態が容易に観測できる等価検証が実用化される RTL で性能や消費電力の確認が出来る Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 20

21 国内活動 2010 年に検討した技術要求 / 解決策戦略策定仕様設計検証実行重要課題検証対象の状況に応じた最適な検証戦略の策定最適な検証のマネジメント IP モデルの整備と検証品質機能検証スキルを持つ人材 / 専門家の育成明確で誤解がない仕様の作成網羅的な検証項目の抽出と検証順序の最適化および仕様変更への対応シミュレーションの高速化デバッグの効率化設計レベル間検証設計初期段階での性能検証重要課題検証対象の状況に応じた最適な検証戦略の策定 IP モデルの整備と検証品質機能検証スキルを持つ人材 / 専門家の育成明確で誤解がない仕様の作成網羅的な検証項目の抽出と検証順序の最適化および仕様変更への対応シミュレーションの高速化デバッグの効率化設計レベル間検証課題抽出の結果共通する課題が殆どであり併せて検討を実施スコープを HW/SW 分割後の機能仕様から RTL までのハードウェア機能検証で実施したため対象外 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 21

22 戦略策定検証対象の状況に応じた最適な検証戦略の策定 2007 年検討時の 2010 年の技術要求 / 解決策最適な戦略を作るための共通な手順が確立される 2007 年からの進展 OVM と VMM の統一 (UVM 化 ) による検証環境の標準化アサーションフォーマル検証の利用拡大ソフト先行開発のための Virtual Prototype の利用拡大阻害要因客観的な基準がなく個人のスキルに依存して非体系的検証担当者による検証品質のバラツキで品質保証難プラットフォームベース設計を推進し UVM を用いた検証環境の再利用推進を図る Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 22

23 戦略策定 IP モデルの整備と検証品質 2007 年検討時の 2010 年の技術要求 / 解決策 IP モデルの整備と検証品質 2007 年からの進展 IP ベンダー提供の検証 IP ラインアップは増加 OVM/VMM などの検証環境ベースの検証 IP も増加阻害要因 IP ベンダーから提供されるテストベンチでは不十分 IP ベンダー毎にデリバラブルが異なる IP の品質を保証する共通規格がなく IP ベンダー依存 IP 及び検証 IP の品質認定の制度化の仕組みが必要 ( 共通規格品質の見える化デリバラブルの共通化等 ) Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 23

24 戦略策定機能検証スキルを持つ人材 / 専門家の育成 2007 年検討時の 2010 年の技術要求 / 解決策個々の機能検証スキルを持つ人材 / 専門家の育成 2007 年からの進展機能検証教育プログラムの整備 ( 国内各社共同開発のガイドライン等 ) ダイナミックアサーション検証の利用は一般的になってきた検証専任者の育成を各社で実施阻害要因新検証技術の出現により新たなスキルが必要人材育成の内容は各社各様検証技術者を育成する体系だった仕組みが必要 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 24

25 仕様設計明確で誤解がない仕様の作成 2007 年検討時の 2010 年の技術要求 / 解決策共通な仕様表現方法が確立される 2007 年からの進展 UML などの共通の高位記述フォーマットの活用開始阻害要因仕様品質は人のスキルに依存しており規定がない SOC が大規模化し検証対象も大きくなっている記述ルールの策定と詳細仕様の抽象化 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 25

26 仕様設計網羅的な検証項目の抽出と検証順序の最適化および仕様変更への対応 2007 年検討時の 2010 年の技術要求 / 解決策仕様と検証項目の対応が確認できるようになる 2007 年からの進展制約付きランダム検証が普及検証対象にバグを埋め込みチェックする新たな技術が出現阻害要因網羅度を上げる技術はツール制約が多い検証項目の抽出は検証者のスキルに依存検証項目の自動抽出環境と網羅度を客観的に確認する仕組みが必要 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 26

27 検証実行シミュレーションの高速化 2007 年検討時の 2010 年の技術要求 / 解決策 2 桁以上の高速化が実現される 2007 年からの進展 CPU 性能向上ツール性能向上分散並列処理化によるシミュレーション能力向上モデルの抽象度向上による高速化阻害要因分散並列化による計算機やツールコストの高騰抽象化モデルの準備にコストがかかる既存 IP の抽象化モデルの作成が困難抽象化モデルの整備とスタティック検証の活用 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 27

28 検証実行デバッグの効率化 2007 年検討時の 2010 年の技術要求 / 解決策アサーションが自動生成されプロトタイプの内部状態が容易に観測できる 2007 年からの進展アサーションフォーマル検証の利用拡大スケマティックビューア系のデバッグツールは成熟阻害要因アサーション検証になれていないために普及が不十分検出エラーの優先付けや対処は個人のスキル依存検証済み IP の再利用とノウハウの共有化 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 28

29 検証実行設計レベル間検証 2007 年検討時の 2010 年の技術要求 / 解決策等価検証が実用化される 2007 年からの進展 C と RTL 間の等価検証技術が使われ始めた阻害要因 C と RTL 間の等価性検証には論理の深さや回路の規模など制約が多い等価検証ができない部分は依然動的シミュレーション実施等価検証ツールの高性能化カバー範囲の拡張 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 29

検証戦略の策定国内活動のまとめプラットフォームベース設計推進し UVM を用いた検証環境の再利用推進 IP 品質認定の制度化の仕組みが必要検証技術者を育成する体系だった仕組みが必要仕様設計記述ルールの策定と詳細仕様の抽象化検証項目の自動抽出環境と網羅度を客観的に確認する仕組みが必要検証の実行

30 検証戦略の策定国内活動のまとめプラットフォームベース設計推進し UVM を用いた検証環境の再利用推進 IP 品質認定の制度化の仕組みが必要検証技術者を育成する体系だった仕組みが必要仕様設計記述ルールの策定と詳細仕様の抽象化検証項目の自動抽出環境と網羅度を客観的に確認する仕組みが必要検証の実行抽象化モデルの整備とスタティック検証の活用検証済み IP の再利用とノウハウの共有化等価検証ツールの高性能化カバー範囲の拡張 EDA 技術は日々向上しているものの人材育成抽象化 IP 再利用などの検証環境の整備と体系だった仕組みが重要 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 30

31 目次はじめにワーキングメンバスコープミッションなど国際活動 ITRS2010 アップデートなど国内活動 SOC 機能検証技術の進展と今後の取り組みまとめ Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 31

32 国際活動国内活動まとめ ITRS2010 では主に以下の改定を実施 System Drivers 章 : Consumer SOC Driver の更新を実施 Design 章 : SOC Cost モデルの更新 RF+AMS セクションの更新 SOC の機能検証技術の進展と今後の取り組みをテーマに活動 - 各社からヒアリングした課題を分析 - 課題に対する現在および今後の取り組みを検討年度の解決策に対する進捗状況を確認今後の解決に向けての取り組みを深耕提言のまとめを実施 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 32

33 END Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 33

34 補足資料 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 34

35 国内活動検証技術検討の進め方検証戦略の策定仕様設計検証の実行各社における情報集約 A 社 B 社 C 社 C 社 D 社 A 社 B 社 C 社 C 社 D 社 A 社 B 社 C 社 C 社 D 社 WG1 識者による各項目毎へのまとめ機能検証スキルをもつ人材 / 専門家の育成明確で誤解のない仕様作成シミュレーションの高速化 1.XXXXX XXXXXX 1.XXXXX XXXXXX 1.XXXXX XXXXXXXX XXXXXX 1.XXXXX XXXXXXXX XXXXXX XXXXXXXX XX 1.XXXXX XXXXXX 1.XXXXX XXXXXX XXXXXXXX XX 1.XXXXX XXXXXX 1.XXXXX XXXXXX 1.XXXXX XXXXXXXX XXXXXX 1.XXXXX XXXXXXXX XXXXXX XXXXXXXX XX Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 35

36 国内活動機能検証スキルを持つ人材 / 専門家の育成現在の状況 UVM の検証環境はあるがそれを使いこなせる人材が少ないダイナミックアサーションは使われるようになってきたがフォーマル検証については十分に使いこなせていない検証専任者の育成の取り組みは行われているが組織的に行われているわけではない現状の問題点いままでの検証のやり方と考え方が違うため新たなスキルセットが必要検証技術は色々あるが使いこなせるエンジニアが少ないそれがなぜ問題なのか人材育成がすすまないことで適切な人材がアサインできないため SoC の大規模複雑化による検証期間の増大と検証品質が確保できない現在の取り組み機能検証教育プログラムの整備を実施 (STARC の IP 機能検証ガイドラインなど ) することで検証技術者のスキル向上を図っている今後何が必要か必要と予測されるか機能検証技術者を育成する体系だった仕組み ( 例えば HDL 検定のようなスキルを計れる仕組みなど ) が必要 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design

37 国内活動検証対象の状況に応じた最適な検証戦略の策定現在の状況 (2010 年 ) 各ブロックコアトップシステム全体の特性 ( データパス系制御系など ) について過去の実績や経験に基づいてそれぞれの検証担当者が検証戦略を策定しそれに基づいた検証環境を構築している検証戦略を実現する手法としてのアサーション ( フォーマル含む ) や UVM の利用は進んできているシステム全体検証を目的にソフト先行開発のための VirtualPrototype の利用も進んできている現状の問題点個人の経験やスキルの依存しており客観的な規準がなく非体系的であるそれがなぜ問題なのか規準がないため検証担当者のスキルによる一貫性がなく検証品質にばらつきがでるため品質の保証が難しい現在の取り組み (Short Term Solution) OVM/VMM が UVM に統一されたことにより標準化を進めている今後何が必要か必要と予測されるか (Long Term Solution) QCD を考慮した検証戦略規準の策定プラットフォームベースの設計を推進し UVM を用いた検証環境を再利用する仕組みを一般化することで検証品質のバラツキを抑える Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design

38 国内活動明確で誤解がない仕様の作成現在の状況 (2010 年 ) 仕様を書くのを UML などの共通の高位記述フォーマットで記述し始めている仕様が曖昧なままに開発される ( 仕様の Fix 遅延 ) 設計部署により仕様の質にばらつきがある仕様に記載する言葉も設計部隊毎にまちまち質を改善しようとしている部署と何も改善されていない部署あり現状の問題点仕様書と回路の不整合が発生している設計途中での仕様変更がドキュメントに反映されていない安易な仕様の追加 / 変更も行われる設計されたものが仕様となってしまう仕様品質は人のスキル次第最低限記述すべき仕様が記述されていない最低限記述すべき項目の規定もない解像度 ( 詳細度 ) が異なり可読性が悪いものもある SoC の規模が大きくなると全項目の仕様レビューを全担当で行う事が困難機能記述から機能合成する設計事例が増えており仕様変更に対して従来の RTL 設計より回路が大きく変更され再検証のための時間が多くかかるようになったそれがなぜ問題なのかアーキテクチャを勘違いし実装および検証してしまった場合最悪の場合は CHIP を作った後に問題発覚しリファインに直結する仕様解釈ミスによる無駄な作業の発生例えばあいまいな仕様書があいまいな設計の仕様を生むまた作成元の意図した仕様と異なった仕様で使われてしまう仕様が明確にならないため製品設計自体の仕様 / 設計も日程が遅れる 38 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design

39 国内活動明確で誤解がない仕様の作成 ( 続き ) 現在の取り組み (Short Term Solution) 各種仕様書の再定義 ( 仕様の明確化 ) 各仕様書作成を含んだ設計フロー化 ( 手順の明確化 ) 仕様書のフォーマット整合化記述方式にローカルルールを作成し統一性を高めている ( 仕様書に書くべきことの明確化 ) 商品企画から詳細仕様の抽象度を上げる例えば C 言語で記述する今後何が必要か必要と予測されるか (Long Term Solution) 統一的な記述ルールの策定各仕様書と回路テストベンチ検証項目 ( アサーション等 ) のチェーンデータベース環境の構築 ( 回路テストベンチ仕様などが紐づいている仕組み ) 仕様変更が与えるインパクトの明確化仕様の妥当性を確認するための環境動く仕様書として C モデル作成と確認 UML などの仕様記述から SystemC などの機能記述の自動生成仕様矛盾の自動チェック Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 39

40 国内活動網羅的な検証項目の抽出現在の状況 (2010 年 ) 検証項目の抽出は設計者と検証者がそれぞれ仕様書から検証項目を抽出している網羅度を客観的に確認する手段は十分になく現状はレビューで項目を確認しているまた加えて検証専任者が検証項目を追加することで網羅度を上げている技術的には制約付きランダム検証による検証が使われているスタティックフォーマルで網羅度を上げる技術に関してはツールの制約 ( 回路規模使い勝手 ) でまだまだ使えていないまた検証対象にバグを埋め込み検証項目をチェックするツールも一部出てきている現状の問題点検証項目の網羅度を客観的に確認する仕組みや技術がなく検証者のスキルに依存しているそれがなぜ問題なのか網羅度が過剰だと開発コストの増加になり一方網羅度が低いと不具合 ( バグ ) を混入させるリスクが増える現在の取り組み (Short Term Solution) ( 現在の状況 (2010 年 ) に記載のとおり ) レビューによる項目の確認や検証専任者による項目追加で網羅度を上げている今後何が必要か必要と予測されるか (Long Term Solution) 検証項目の自動抽出環境と網羅度を客観的に確認する仕組みが必要 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design

41 国内活動 IP モデルの整備と検証品質現在の状況 (2010 年 ) IP の品質が保証されていない IP ベンダが用意するテストベンチの内容が貧弱なときがあり導入後追加するブラックボックスと内部参照可能な IP が流通している現状の問題点 IP の品質を保証する仕組みがない IP モデルに対する標準化が無くベンダによって提供物がまちまちブラックボックス IP の品質検証をどう測定するか不明それがなぜ問題なのか共通規格がないため導入資料から品質を判断できない機能モデルや検証ベンチ追加を行うと設計コストや時間がかかる品質に不安が残る現在の取り組み (Short Term Solution) 社内レビューを実施している追加で品質確認作業を実施している未使用機能の明確化を実施している今後何が必要か必要と予測されるか (Long Term Solution) IP 品質認定 ( 共通規格品質確認結果 ) の制度化 IP モデル提供ガイドライン策定 (Must/Want で提供するファイル種類や内容の明確化 ) 41 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design

42 国内活動シミュレーションの高速化現在の状況 (2010 年 ) システムシミュレーション : モデル抽象度の向上による高速化ハードウェアシミュレーション : FPGA/Emulatorなどの活用 RTLレベルソフトウェアシミュレーション : CPUパワーの向上分散並列処理ツール性能の向上現状の問題点既存 IP(RTL) からのCモデル作成が困難現状のRTL C 変換では性能不足テストベンチを合成可能にしたり専用トランザクタを作成する必要がある分散並列処理化しているが逐次処理があると性能のネック高速化は計算機の数と性能に依存それがなぜ問題なのか既存 IPのCモデル作成に追加コストが発生また十分な仕様書が存在しない場合がある環境構築とデバッグに時間が掛かり立上げが遅れる CPU 台数分の性能向上しか得られず高速化が不十分計算機 EDAツールのコストが高くなる現在の取り組み (Short Term Solution) RTL C 変換ツールの改良を実施中 Cで書かれたテストベンチを高位合成にて変換することで環境構築の時間を短縮している市販ツールの分散シミュレーションは順次展開中ブレードサーバ等の導入による計算機コストの削減 EDAツールのクラウド化今後何が必要か必要と予測されるか (Long Term Solution) IPについては IPの供給に併せてCモデルの供給が必要そのためには Cモデルの整備を行い目的毎に使用するCモデルの標準化が必要 (Un-timed Loosely-timed Approximately-timedなど ) シミュレーション環境とFPGA/Emulator 環境間の検証環境移植の更なる自動化が望まれるスタティック検証 ( フォーマル検証等 ) の活用を広げていく Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design

43 国内活動デバッグの効率化現在の状況 (2010 年 ) アサーションフォーマル検証を使用スケマティックビューアー系のデバッグツールは成熟している Lint 系ツールでは大量の擬似エラーが発生するが基本は地道 ( 愚直 ) にレビュー等による確認作業を実施している現状の問題点設計者が Assertion 設計になれていないために普及しない検出エラーの優先順位付けやエラーへの適切な対処は担当者のスキル依存それがなぜ問題なのかデバッグの効率化が進まないデバッグの効率および品質が担当者のスキルに依存してばらつく現在の取り組み (Short Term Solution) EDA ベンダーによる Assertion の自動生成ツールのサポートツール使用のノウハウを EDA ベンダーまたは各社で蓄積されているデバックノウハウの蓄積技術者の教育を進めている今後何が必要か必要と予測されるか (Long Term Solution) IP としての再利用可能な Assertion の組み込みの手法の確立が必要蓄積したノウハウをツールで自動化する検証 IP 検証用ベンチの再利用により検証環境を短期で整備しすることでデバッグを効率化する Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design

44 国内活動設計レベル間検証現在の状況 (2010 年 ) C と RTL 間の差異 ( バグ ) の発見には動的シミュレーションを行っている現状の問題点 C と RTL 間の等価性検証には論理の深さや回路の規模などに制約が有るそれがなぜ問題なのか等価性検証でカバーできない範囲は動的シミュレーションを実施する必要が出て来る現在の取り組み (Short Term Solution) 等価性検証と動的シミュレーションを併用コーディングルールの策定と適用今後何が必要か必要と予測されるか (Long Term Solution) 等価性検証ツールの整備カバー範囲の拡張 44 Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design

Microsoft PowerPoint - ◆STRJ WG1 2014WS原稿.ppt

Microsoft PowerPoint - ◆STRJ WG1 2014WS原稿.ppt ITRS2013 改訂ポイントと新 Consumer Portable SOC モデル 2014 年 3 月 7 日 JEITA 半導体技術ロードマップ専門委員会 (STRJ) 設計ワーキンググループ (WG1) 1 目次はじめにワーキングメンバスコープミッションなど ITRS2013 アップデートのポイントシステムドライバ章デザイン章新 Consumer Portable SOCモデル