スライド 1

Size: px

Start display at page:

Download "スライド 1"

ふみなたかひ
7 years ago
Views:

1 2011 エレクトロニクス実装学会年度 STRJワークショップ第 1 回システムインテグレーション実装技術研究会公開研究会低密度実装を可能にするパッケージ技術 2011 年 3 月 2 日 ( 社 ) 電子情報技術産業協会半導体技術ロードマップ委員会 STRJ WG7 ( 実装 ) 中島宏文 ( ルネサスエレクトロニクス ) 1

2 1. 概要 2011 年度 STRJ WG7 メンバーリーダ : 中島宏文 ( ルネサスエレクトロニクス ) サブリーダ : 今村和之 ( 富士通セミコンダクター ) 国際対応 : 宇都宮久修 (ICT) 中島兼務委員 : 吉田浩芳 ( パナソニック ) ~2011 年 6 月川端毅 ( パナソニック ) 2011 年 7 月 ~ 杉崎吉昭 ( 東芝 ) 佐々木直人 ( ソニー ) 奥村弘守 ( ローム ) 木村通孝 ( ルネサスエレクトロニクス ) 特別委員 : 藤木達広 ( ナミックス ) 竹内之治 ( 新光電気工業 ) 2012 年 2 月 ~ 池田博明 (ASET) 2011 年 10 月 ~ 2

FEP ERD PIDS ERM Litho MET JEITA ロードマップ活動

committee (STRJ) TEST Seeds MEMS FI Design

日本実装技術ロードマップ Japan Jisso Technology Roadmap

3 FEP ERD PIDS ERM Litho MET JEITA ロードマップ活動 STRJ WG7( 実装 ) は電子機器セットのニーズと半導体技術のシーズからロードマップを検討している半導体技術ロードマップ Semiconductor Technology Roadmap committee (STRJ) TEST Seeds MEMS FI Design STRJ WG7 ES&H Interconnect Package M&S 日本実装技術ロードマップ Japan Jisso Technology Roadmap committee (JJTR) Application (Products) Needs JJTR WG3 Passive Components Assembly Equipments PWB 3

4 マーケット要求の分析日本実装技術ロードマップでは電子機器セットを携帯性と環境耐性の要素から分類してセグメント毎にマーケット要求分析を試みた Automotive electronics 日本実装技術ロードマップ 2011 から引用 Car navigation Cellphone High Note PC Mobile digital imaging Harsh environment mobility Home digital AV Wearable High 4

5 2011 年度実装 WG 活動実績 2 つの委員会活動を精力的にこなし ITRS2011 年版 ( 公開未了 ) に貢献した委員会半導体技術ロードマップ (STRJ) 日本実装技術ロードマップ (JJTR) 2011 年度の成果 Jan Feb ITRS 2011 年版を 2012 年 1 月に発行 ITRS 2010 年版の発行 STRJ ワークショップ開催日本実装技術ロードマップ 2011 年版を 2011 年 5 月に発行日本実装技術ロードマップの見直し 2011 年度活動計画立案 Mar Apr May, 2011 July, 2011 Aug Oct Dec Feb ITRS 春会議 ITRS A&P TWG ECTC 会議 ITRS A&P TWG 新潟会議準備 ITRS A&P TWG 新潟会議開催 - ITRS 冬会議 IITRS 翻訳担当の割り当て原稿の WG 内の最終審議原稿の校正 JJTR ワークショップ開催発行ワークショップでの指摘事項の確認 - ASET との TSV に関する質疑 WG5 の部品内蔵基板に関する質疑 LEDパッケージ IMSI WLPに関する発表と質疑日本実装技術ロードマップ2013の担当分野を各自に割り当て 5

6 2011 年度実装 WG 活動実績 1) ITRS 2011 ロードマップ作成 (2011 年 8 月 1 日提出完了 ) SiP ロードマップ改版インターポーザのロードマップ追加車載半導体パッケージロードマップ作成三次元技術ロードマップ充実薄ウェーハのハンドリング 2) 新潟のナミックスで 8 月 3 日に ITRS Package Workshop 会議開催 ITRS 3 名 STRJ 4 名 JEITA 4 名ナミックス殿 20 名全 31 名が参加 3) 実装 WG 内で各種テーマの勉強会と情報交換微細バンプ形成技術とチップスタック技術を使った 3 次元 LSI の技術と今後の方向 ( ソニー ) 電子実装工学研究所 (IMSI) の活動紹介 ( ルネサス ) LED パッケージ技術紹介 ( 東芝 ) 3D-TSV に関する ASET との質疑 ( 技術研究組合超先端電子技術開発機構 : ASET) しかし ITRS 2011 Package の章はまだ未公開 6

7 低密度実装を実現するパッケージ技術半導体デバイスの高密度化により電子機器内部の半導体部品点数は減ったチップの微細化チップの多機能化パッケージ内の高密度化 2007 年の携帯電話の実装基板 2011 年のスマートフォンの実装基板 7

8 チップの進化とパッケージへの要求チップの進化パッケージの課題解決策詳細 Tr の微細化高速信号対応サブストレートとチップの配線ルールのギャップが顕著に外部ピン数の増加 Ultra Low k 層採用伝送解析との協調設計サブストレートとチップの配線微細化の中間にインターポーザを導入 Cu ピラーへの切り替えが進行ストレス解析を駆使して Low k 層を保護するパッケージ設計 (Chip-package interaction) 協調設計環境の向上低電圧化電位の揺れ幅を抑制同時オンノイズ耐性の高い電源グランド設計三次元化 TSV 技術の確立と信頼性確保 TSVからのストレス信頼性の確立三次元構造からの放熱構造低コスト化貴金属材料の駆逐サブストレートの低コスト化銅ワイヤボンディングの量産展開協調設計により配線ネットを単純化しサブストレート層数を削減 (1) (2) (3) (4) (5) 放熱対応材料の熱伝導率向上パワーデバイスの放熱高放熱パッケージ構造高温耐 T/C ダイボンド材料開発 (6) 周囲温度の高温化車載用デバイスを主に Ta=175 要求が主流に高温信頼性の高い金属界面の確立封止材料の耐熱性向上 (6) 8

9 (1) サブストレートとチップの微細化のギャップを埋めるインターポーザシリコンに対してサブストレートの配線微細化が遅れており接続ピッチに大きなギャップがあった粗いピッチに整合させるために配線が長くなり信号遅延のボトルネックだった配線数に限界がありバス幅を広く取れないシリコン / ガラスインターポーザの微細配線によってこのギャップを埋める 9

10 インターポーザの新ロードマップ TSV Key Technical Parameters for Interposers Intermediate Silicon Interposer TSV 3D Integration Year of Production Minimum TSV pitch (um) Minimum TSV diameter (um) (D) TSV maximum aspect ratio (L/D) Minimum Si Wafer final thickness (um) TSV Methods and Materials see table AP14 Via fill method Cu ECD Fill Cu ECD Fill Cu ECD Fill TSV metal Cu Cu Cu Construction compatibility see interposer cross-sections Alignment requirement (um) (assume 25% exit dia) Number of RDL Layers Front side Number of RDL Layers Back side Cu-Cu, Cu-Cu, Cu-Cu, Interconnect methods Cu-Sn-Cu, Cu-Sn-Cu, Cu-Sn-Cu, Cu-Ni/Au- Cu-Ni/Au- Cu-Ni/Au- SnAg, AuSn SnAg, AuSn SnAg, AuSn Tables treat Si-Intermediate, Si-base and glass Interposers separately 10

11 (2) はんだバンプから Cu ピラーへの移行鉛フリー化 Sn95Pb bump SnAgCu/SnAg bump Cu pillar + SnAg cap 狭ピッチ対応 130um 未満のエリアアレイ対応周辺パッドバンプ対応大電流対応 ( 銅の固有抵抗 ) アンダーフィル充填性バンプ間の隙間ピラー高さ調整によるギャップ確保はんだバンプ銅ピラー 11

フリップチップの微細化に伴って Cu ピラーに移行アプリケーションの広がりから 2011 年版では周辺パッド型バンプ低コスト民生品用途携帯電子機器パソコン用途高性能用途に分類して各々の端子ピッチのロードマップを示した低コスト品は基板コストとのバランスから狭ピッチ化は遅い Bump pitch

12 フリップチップの微細化に伴って Cu ピラーに移行アプリケーションの広がりから 2011 年版では周辺パッド型バンプ低コスト民生品用途携帯電子機器パソコン用途高性能用途に分類して各々の端子ピッチのロードマップを示した低コスト品は基板コストとのバランスから狭ピッチ化は遅い Bump pitch (um) Low cost Handheld Highperformance Peripheral Solder bump Cu pillar 12

13 フリップチップ接合と樹脂封入方法バンプピッチの微細化に伴って多様な方法が出現先樹脂方法 : フリップチップ実装前に樹脂を予めサブストレートに塗布すると Wafer- level underfill: 予めウェーハ塗布して半硬化し接合後に完全硬化 Solder bump ACF/ACP NCF/NCP Au-solder Cu-solder Solder bump Underfill Solder Substrate Bump Underfill metal filler Substrate Bump Substrate Underfill Au bump Underfill Solder Substrate Cu pillar Underfill Solder Substrate Capillary underfill 毛細管現象で液状樹脂を注入する工法 Preapplying method NCP/ACP NCF/ACF No flow Underfill Mold underfill 予め液状樹脂をサブストレートに塗布しておきボンディング時に加熱することで硬化と接続を同時に行う工法予めフィルム樹脂をサブストレートに貼り付けておきボンディング時に加熱することで硬化と接続を同時に行う工法はんだリフロー工程で接続と樹脂硬化を同時に行う工法モールド工程とアンダーフィルを同時に行う工法樹脂をウェハに塗布もしくは貼り付けしボンディング時に硬化と接続 Wafer-level underfill を同時に行う 13

14 (3) ストレス解析を駆使して Low k 層を保護するパッケージ設計 (CPI) Cu ピラーと low k 層の採用によってサブストレートからのストレスが直接チップに影響 14

15 Low k 層剥離 (white bump) のFEM 分析 Energy release rate (ERR) に基づいて解析しパッケージ設計へフィードバック 15

16 (4) 三次元 TSV 技術と信頼性の検証 TSV の直径チップ厚チップ間ギャップが与える影響が次第に明確になってきた Cu-TSV 周囲の XY ストレスは TSV 径の 2 乗で増加するので Keep out zone を小さくするためには TSV 径が小さいほど有利 TSV 径の減少が加速アンダーフィル樹脂からの Z ストレスはチップ厚が薄いほど大きいアンダーフィル樹脂の特性改善チップ間ギャップの縮小チップ間ギャップが放熱を妨げるギャップを最小にできる Cu-Cu 拡散接合に注目が集まる t g Silicon TSVのロードマップはより微細化した値へと加速しているチップ厚 Tr へのストレス Tr へのストレス d Cu-TSV r Cu-TSV 起因トランジスタ位置アンダーフィル起因 t r 16

(5) 銅ワイヤボンディングの量産展開金ワイヤを銅ワイヤに置き換えることによるコスト低減が進行 Material Cost Ratio 1 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.

17 (5) 銅ワイヤボンディングの量産展開金ワイヤを銅ワイヤに置き換えることによるコスト低減が進行 Material Cost Ratio Au wire Pd-Cu wire Pure Cu wire 現在はパラジウムコートした銅ワイヤが主流金線に比較して 7 割コスト低減純銅ワイヤに変更すると更に 3 割コスト低減 Source: Dan Tracy, Semi, Semicon Taiwan

70 60 50 40 (5) 銅ワイヤボンディングの量産展開アルミスプラッシュのために金ワイヤに比較して銅ワイヤボンディングのパッドピッチは広いが 2016 年までには技術的に解決して同一ピッチに対応できる 30 20 10 0 Au wire, single Cu wire, single Au wire,

18 (5) 銅ワイヤボンディングの量産展開アルミスプラッシュのために金ワイヤに比較して銅ワイヤボンディングのパッドピッチは広いが 2016 年までには技術的に解決して同一ピッチに対応できる Au wire, single Cu wire, single Au wire, staggered Cu wire, staggered In-line Staggered Source: JJTR 2011 Al splash 課題パッド下強度の高い構造銅ワイヤのボンディング性銅線の評価項目の違い銅ワイヤの酸化防止管理樹脂の選択 18

19 (6) 高温 / 高放熱パッケージ構造 ( 車載電子機器のマーケット要求 ) 車のエレクトロニクス化パワーデバイスのパワー密度向上によって高温 / 高放熱パッケージが必要になっている 1. Power Train Engine/motor AT control Battery 5. Safety Predictive mechanism ABS, air bag Stability control Monitoring a driver Chassis Suspension Electric power steering 2. Networking CAN FlexRay MOST 3. Information & Entertainment GPS Navigation Audio Mobile Communication Service 4. Body & Security Cipher door lock Power window Air conditioning Intelligent beam 19

20 半導体パッケージへの高温耐性要求周囲温度要求の高温化とジャンクション温度の高温化高放熱能力の必要性パワーデバイス論理素子 Unit 最高周囲温度 C パワーデバイス - Si-MOSFET Si-IGBT Si-MOSFET, Si-IGBT SiC-MOSFET, GaN-MOSFET 最高ジャンクション温度 C インバータのパワー密度 W/cm Package resistance mω 封入樹脂の耐熱温度 C インバータのパワー密度の放 C/W 熱に必要な熱抵抗 (W/cm3) at 125 C. エンジン直截最高温度 C 最高ジャンクション温度 C ボンドパッド構造 - Al pad OPM OPM OPM OPM OPM 接続材 - Au wire Au wire Au/Cu Au/Cu Au/Cu Au/Cu 20

21 低抵抗パワー素子の実現 Lowering R on Reduction of Interconnection resistance Au wire Lead Frame Au Wire (Source,Gate) Die Die pad(drain) ~1.0mohm ~0.5mohm Thick Cu wire Al ribbon Cu-Si-Cu stack Cu clip 21

700 600 インバータ電力密度と必要な放熱能力 SiC ( 炭化ケイ素 ) のジャンクション耐熱温度は高温を維持しているが

200 100 0 2010 2012 2014 2016 2018 2020 両面水冷電力密度 x 10 (W/cm3)

22 インバータ電力密度と必要な放熱能力 SiC ( 炭化ケイ素 ) のジャンクション耐熱温度は高温を維持しているが電力密度の高騰のために放熱能力が不可欠となる Introduction of SiC/GaN 直接水冷両面水冷電力密度 x 10 (W/cm3) ドレインの電流密度 (A/cm2) 最大ジャンクション温度 (deg C) 最大周囲温度 ( ) インバータの熱抵抗 x 10 (deg C/W)? 22

23 まとめチップの微細化とマルチチップパッケージング技術によって電子機器内の半導体部品点数は減少しており基板実装側には易しくなっている一方半導体パッケージング技術への技術要求はより高くなっているチップのもろさをカバーする応力設計低電圧化高速化を実現する電気設計ホットスポットと電力消費を緩和する放熱設計 TSV の実用化ハードルが高く (TSV 直径の微細化放熱設計樹脂 ) 半導体デバイスの使用環境はねじくぎ並みに厳しくなっている高温耐熱接合高信頼性保証 23

スライド 1

スライド 1 わかりやすい低消費電力高速デバイスの普及を支えるパッケージ開発 2013 年 3 月 8 日中島宏文ルネサスエレクトロニクス STRJ WG7 Work in Progress - Do not publish STRJ WS: March 8, 2013, WG7 実装 1 Work in Progress - Do not publish STRJ WS: March 8, 2013, WG7