1 MOSFETの動作原理 しきい電圧 (V TH ) と制御 E 型とD 型 0 次近似によるドレイン電流解析
2 電子のエネルギーバンド図での考察 理想 MOS 構造の仮定 : シリコンと金属の仕事関数が等しい 界面を含む酸化膜中に余分な電荷がない 金属 (M) 酸化膜 (O) シリコン (S) 電子エ金属 酸化膜 シリコン (M) (O) (S) フラットバンド ネルギー熱平衡で 伝導帯 E c ゲートに正電圧 価電子帯 E i E F E v F qv G
3 表面電位と表面キャリア密度 バルク (bulk) 領域の正孔密度 :(4-14) 式 金属 (M) 酸化膜 (O) シリコン (S) p p0 = N 表面電位 : A = n i exp φ s > 0 E ip E kt F = n i q φ p exp kt qv G qφ s qφ p E c E i E F E v 表面正孔密度 表面電位のボルツマン因子だけ減少 p s q φ = s N A exp kt 表面電子密度 表面電位のボルツマン因子だけ増加 半導体表面は空乏 n s = 2 n i N A q φs exp kt
4 p 型表面の伝導型が n に反転 ゲート電圧をさらに増やしていくと 禁制帯中央から見て EFの位置がバルクと表面とで正反対! qv OX qv G qφ p E c E i E F E v E F がφ E i に一qφ p qφ p E v qv qφ TH 致s qφ s = 2qφ p E c E i E F 半導体表面は真性 d OX p 型表面が n に反転
5 理想 MOS 構造のしきい電圧
6 Q = C (V -VV ) C OX GS TH Q=Q SC +Q C チャネル電荷 (Q C ) 伝導電子 ある程度, 表面に電子が溜まると電界は遮蔽され, C が一定になる Cは空乏層の伸びにより減少 V TH 空乏層電荷 (Q SC ) アクセプタ V GS しきい電圧 (threshold voltage)
7 しきい電圧 (V TH ) n-mos の場合チャネル電荷 (Q C ) ゲート電圧を上げていったときに, 表面電子密度が増加し, バルク正孔密度に等しくなったときの値. 仕事関数の小さなゲート電極材料によりマイナス側にシフト. ソース ドレイン間のコンダクタンス ドナーなど, プラスのイオンをドーピングすることで, マイナス側にシフトできる V TH V GS
8 MOSFET はしきい電圧の コントロールが可能 エンハンスメント型 Enhancement 型 normally off 型ともいう デプレション型 Depletion 型 normally on 型ともいう Si バイポーラ I DS 出力電流 D E 立上がり電圧がしきい電圧. 約 0.7 V の normally off 型のみ. V GS 0 V TH 入力電圧
9 ゲート材料としきい電圧 ゲート金属の仕事関数 大 小 poly p-si p-si Gate E c ポリシリコンゲート l Si Si NMOS PMOS poly n-si Gate n-si E c E v E v
10 酸化膜中電荷による V TH シフト 酸化膜中に Na やKなどの陽イオンが汚染混入 電圧をかけなくても電子が表面に V TH は負側にシフト フローティングゲートに電子を注入 蓄積 電子は表面に行き難く V TH は正側にシフト EPROM 等 ( フラッシュメモリ ) Na + Na+ Na+ Na + Na + Na + Na + Na + Na + Na +
11 チャネルドープとしきい電圧
12 伝達V GS V DS 出力特回路記S S S S 号MOSFET を 4 種類に大別 ( しきい電圧の絶対値を 2V として例示 ) nmos (E) nmos (D) pmos (E) pmos (D) I DSS I DSS V GS V GS 特VGS VGS IDSS I DSS I D S V GS < 2 V +5 V +4 V V DS 性I > - 2 V > +1 1V I D S < - 2 V +1 V 0 V -1 V V DS V DS -3 V +1 V -4 V 0 V - 5V -1 V D D D D V GS I D S V GS 性+3 V I D S G sub G sub G sub G sub
13 チャネルコンダクタンス チャネルに誘導される伝導電荷 Q C = C OX ( V GS V TH ) ( 単位面積当たり ) Q C WL Q C WL チャネル電荷分布が, ドレイン印加電圧に影響さチャネ電荷分布, イン印加電圧影響されなければ
14 ドレイン電流を求めよう ε OX ε 0 Q WL C WL = V GS V TH d OX ( ) の電荷が t L C = vc の電荷が秒かかって走行. Q C WL Q C WL t C = L L 2 I DS = Q C WL = ε OX ε 0 μ n W μ n (V DS /L) = L μ n V DS t C d OX L L μ n E = ( V GS V TH )V DS
15 線形領域の特性と利得係数 I DS = Q C t WL C = ε OX d ε 0 OX μ n W L ( V GS V TH ) V DS = β ( V GS V TH ) V DS 利得係数 (gain) I DS V GS - V TH に比例して増加 VGS < V TH V DS
16 MOSFET の出力静特性 I DS = Q C WL = ε OX ε 0 μ n W t C d OX L ( V V )V GS TH DS ( ) (a) ソース ゲート ドレイン 0 V +5 V 0 V 5 V 5 V チャネル 0 V I DS V GS = +5 V n-mos V TH = +2 V V GS = +3 V +1 V +3 V V DS
17 MOSFET の出力静特性 (b) 0 V +5 V +1 V 0 V 空乏層 4 V I DS V GS = +5 V n-mos V TH = +2 V V GS = +3 V V DS が 0 の 1V 分は空乏層 ときに同じ に逆バイアス +1 V +3 V V DS
18 ピンチオフ電圧 V P ゲートとドレインの電圧差が 2 V! (c) 0 V +5 V +3 V 2 V ピンチオフ 0 V I DS しきい電圧に等しい V GS V DS = V TH V GS = +5 V n-mos V TH =+2V V GS = +3 V +1 V +3 V V DS V DS = V GS V TH V P
19 傾斜チャネル近似 Gradual channel approximation Q C ( z) Wdz OX ( V V ( z V ) = C W dz ) GS C TH V I (z) = (z)μ C (z) DS Q C n = const. z I DS = 1 L 1 L 0 I DS (z)dz 0V V GS V DS = 1 L L 0 Q C (z)μ n ( V C (z)/ z)dz V C (z ) ε ε = μ n OX 0 d OX ε ε = μ n OX 0 d OX W L V DS 0 ( V GS V C V TH )dv C 2 W V ( V ) GS V TH )V DS DS L 2 空乏層 0 V z 0 L
20 基板バイアス効果
21 線形領域と飽和領域 線形領域のドレイン電流 I DS = μ n ε OX ε 0 W ( V GS V TH )V DS V DS d OX L 2 = β ( V GS V TH )V DS V 2 DS 2 利得係数 β, プロセス係数 K P 2 I DS I DSS 飽和領域 β μ n ε OX ε 0 d OX W L W K P L 飽和電流値 I DSS 線形領域 1 ( ) 2 = 1 2 βv 2 V DS P 0 I DSS = 1 2 β V GS V TH V P = V GS V TH
22 ピンチオフ電圧以上で飽和する理由 0 V +5 V +3 V 2 V V C I DSS = β ピンチオフ 0 ( V GS V C V TH )dv C 小 0 V チャネルの抵抗 V z C (z) = V P 1 1 L 大 V C (z) +3 3V E z (z) = V C (z) z = V P 2L 1 z L 1 0 L z Q C (z)dz = C OX V P 1 L
23 高耐圧 MOSFET の工夫 ドレイン付近の電界集中を避ける.
24 小信号パラメータ I DS = β ( V GS V TH )V DS V DS 2 ドレインコンダクタンス 線形領域 : I g D 0 I DS V DS V DS 0 2 = β V P = β (V GS V TH ) 飽和領域 : g DS I DS V DS V DS >V P = I DSS V DS = 0 伝達コンダクタンス 線形領域 : g m I DS V GS = β V DS 飽和領域 : g m I V DSS GS = β V P
25 ゲートキャパシタンス 遮断領域線形領域飽和領域 S G D S G D S G D C OX WL C OX WL 2 C 2 2 3 OX WL C OX WL sub sub sub
26 チャネル長変調
27 等価回路と遮断周波数 f T G i G i D D G i G C GD i D D v GS C GS g mvv GS v GS C GS g mv GS g D S C GS = 2 3 C OX WL S 3 g m =βv p 電圧利得 電流利得 遮断周波数 = 利得帯域幅積