2011. 3. 2 高等研究院 インテックセンター成果報告会 極限を目指した 新しい半導体デバイスの実現 京都大学工学研究科電子工学専攻 木本恒暢 須田淳
光 電子理工学 エネルギー 環境問題や爆発的な情報量増大解決へ 物理限界への挑戦と新機能の創出 自在な光子制御 フォトニック結晶 シリコンナノフォト二クス ワイドバンドギャップ光半導体 極限的な電子制御 ワイドバンドギャップ (SiC) エレクトロニクス 原子揺らぎを考慮した LSI 設計 基礎物性 電磁工学 量子光学 電磁工学 ナノ電子工学
究極の電子デバイスを目指して 木本恒暢 須田淳 10,000 Vの電圧に耐える半導体デバイス 500 の高温でも動作する半導体デバイス 超高周波 高電力でも動作する半導体デバイス 消費電力が限りなくゼロの半導体デバイス SiC ( 炭化珪素 )
概要 1. SiCパワーデバイスの特徴 2. SiC 結晶成長と物性制御 3. SiCパワーデバイスの作製 4. まとめ
パワーデバイス パワーデバイス DC AC AC DC DC DC( 電圧変換 ) AC AC( 周波数変換 ) などの電力変換を行う 市場 :1.0 兆円 (2001) 1.6 兆円 (2008) 4 兆円 (2030) 10 兆円 (2050) Rated Current (A) 10 4 10 3 10 2 10 1 低耐圧デバイス DC-DC converter Server PC 中耐圧デバイス Automobile Electronics (ABS, Injector) HDD Telecom. HEV/EV Factory Automation Motor Control Home Appliance SW Power Supply AC Adaptor Lamp Ballast 高耐圧デバイス Power Transmission Traction 10 0 10 1 10 2 10 3 10 4 SiC デバイスのターゲット Rated Voltage (V)
SiC パワーデバイスの特徴 特性オン抵抗 vs. 耐圧 On-Resistance (m cm 2 ) 100 10 1 Si SiC 0.1 10 100 1000 10000 Blocking Voltage (V) Conversion Capacity (VA) 1 0 9 1 0 8 1 0 7 1 0 6 1 0 5 1 0 4 1 0 3 DC Transmission Large Factory THY. GTO Si BJT Telephone Line IGBT POWER-IC SiC Bullet Train UPS Inverter Electric Vehicle MOSFET Switching Power Module 10 1 1 0 2 1 0 3 1 0 4 1 0 5 1 0 6 1 0 7 Operating Frequency (Hz) 高耐圧低オン抵抗高速 SW 高温動作 電力変換損失の大幅な低減 ( 高効率化 ) 冷却装置簡素化 超小型変換システム
パワーデバイス : Si vs. SiC SBD MOSFET PiN IGBT, GTO Si SBD PiN MOSFET, JFET BJT IGBT, GTO SiC 100 V 300 V 600 V 1.2 kv 4.5 kv 10 kv 20 kv 定格耐圧 (V) 工業的には 600~1200 V 級の SiC SBD と MOSFET がターゲット 学術的には 10 kv 級の SiC PiN と IGBT, GTO が未開拓
概要 1. SiCパワーデバイスの特徴 2. SiC 結晶成長と物性制御 3. SiCパワーデバイスの作製 4. まとめ
シリコンカーバイド (SiC) ウェハ 低抵抗 (N ドープ )4H-SiC 半絶縁性 4H-SiC 低抵抗 (N ドープ )6H-SiC 電力用 SiC パワーデバイス 通信用 SiC, GaN 高周波デバイス 窒化物半導体発光デバイス
超高耐圧 (> 10 kv) SiC デバイス 6.6 kv 電力系統 13~20 kv 耐圧のスイッチ / ダイオード A G1 G2 A 未踏 未開拓 G G3 G4 K 5 kv Si GTO x 4 K 20 kv SiC GTO x 1 損失低減 設備の小型化
20 kv 耐圧を実現する条件 ( 材料面 ) パワーデバイスの定格電圧 膜厚 ( m) SiC ドナー密度 (cm -3 ) 膜厚 ( m) Si ドナー密度 (cm -3 ) 1.2 kv 11 1 10 16 130 1 10 14 2.5 kv 20 5 10 15 270 5 10 13 4.5 kv 42 2 10 15 610 2 10 13 20 kv 210 4 10 14 2400 3 10 12 超高純度 超厚膜 超高品質 SiC 結晶が必須 物理的に不可能
Growth Rate ( m/h) 100 80 60 40 20 C/Si = 1.2 SiC の高速エピタキシャル成長 standard 0 0 5 10 15 20 25 30 35 SiH 4 Flow Rate (sccm) 85 m/h で良好な表面平坦性 8 o off-axis, Si face エピ層厚さ : 120 m 成長圧力 : 35 Torr 500 m height scale: 3 nm CMP 研磨 5 m In-situ H 2 エッチング (1650 o C, 35 Torr) 低圧成長 RMS = 0.18 nm (20 m )
残留窒素ドナー密度の低減 ドナー密度の成長圧力依存性 ドナー密度の C/Si 比依存性 Donor Concentration (cm -3 ) 10 20 10 18 10 16 10 14 10 12 T = 1500 C/Si = 1.5 SiH 4 : 1.5 sccm C 3 H 8 : 0.75 sccm N-doped undoped 4H-SiC(0001) 8 o off 20 100 1000 Pressure (Torr) 低い圧力 + 高い C/Si 比 Net Donor Concentration (cm -3 ) 10 16 10 15 10 14 10 13 4H-SiC(0001) SiH 4 : 1.5 sccm P: 80 Torr 10 12 0 1 2 3 C/Si Ratio N D = 5x10 12 cm -3 ( 純度 99.99999999%)
SiC エピ成長層中の点欠陥 ( 深い準位 ) 0.0 Conduction Band Z 1/2 RD 1/2 E c 3.0 Z 1/2 センター密度とキャリヤ寿命の関係 10 7 1/ E C - E (ev) 1.0 2.0 3.0 UT1 EH 6/7 Detected in n-type Valence Band Detected in p-type HK4 HK3 HK2 HK1 2.0 1.0 E - E V (ev) 1/ (s -1 ) 10 6 1/ SRH (slope = 1) 1/ other 10 12 10 13 10 14 10 15 Z 1/2 concentration (cm -3 ) Z 1/2 センター : ライフタイムキラー K. Danno et al., Appl. Phys. Lett. 90 (2007), 202109. E v
DLTS Signal (ff) DLTS スペクトル (n 型 SiC) 10 8 6 4 2 熱酸化による SiC 中の深い準位の低減 Z 1/2 as-grown EH 6/7 10 = 0.6 s 11 > 10 s Z 1/2 センター密度の深さ方向分布 Z 1/2 Concentration (cm -3 ) 0 Detection Limit 100 200 300 400(as-grown) 500 600 700 (after defect 0 10 elimination) 20 30 40 50 Temperature (K) Depth From Surface ( m) 10 13 10 12 キャリア寿命の増大 after oxidation (1300 o C, 5h) 10 min as-grown 熱酸化 (1300, 5 h) 後のSiC Z 1/2, RD 1/2, EH 6/7 センター : 表面から深さ約 47 mの領域で検出限界 (1 10 11 cm -3 ) 以下に低減 1 h T. Hiyoshi et al., Appl. Phys. Express 2 (2009), 041101. 5 h
概要 1. SiCパワーデバイスの特徴 2. SiC 結晶成長と物性制御 3. SiCパワーデバイスの作製 4. まとめ
SiC ショットキー障壁ダイオード 1993-1995, 京大 2008, ROHM 1200 V 100 A J F = 100 A/cm 2 @ 1.0 V Current (A) V B = 1750 V Voltage (V) T. Kimoto et al., IEEE EDL, 14 (1993), 548. ( 世界初の高耐圧 SiC SBD) A. Itoh et al., Proc. of ISPSD1995, p.101. ( 現在の世界標準構造 )
SiC ショットキー障壁ダイオード 1993-1995, 京大 2008, ROHM 1200 V 100 A J F = 100 A/cm 2 @ 1.0 V Current (A) V B = 1750 V インバーターのスイッチング損失を60% 改善 Voltage (V) T. Kimoto et al., IEEE EDL, 14 (1993), 548. ( 世界初の高耐圧 SiC SBD) A. Itoh et al., Proc. of ISPSD1995, p.101. ( 現在の世界標準構造 )
SiO 2 L JTE 超高耐圧 SiC PiN ダイオード 6600 V 系統 13~20 kv パワーデバイス Ti/Al 高さ : 2.0 m n- バッファ層 p + 層 Al + 注入, 深さ 0.8 m N A : 2 10 18 cm -3 JTE 領域 (p) Al + 注入 : 深さ 0.8 m n - ドリフト層 N D : 3~7 10 14 cm -3 膜厚 : 90~100 m (50 m/h の高速成長 ) Ni n 型 4H-SiC 基板 (0001) 8 オフ
10 kv SiC PiN ダイオードの I-V 特性 ドリフト層膜厚 : 92 m N D = 4.0 10 14 cm -3 JTE 幅 : L JTE = 200 m オン抵抗 : 95 m cm 2 逆方向破壊電圧 : 10.2 kv SiC Breakdown @ 10.2 kv Current (A/cm 2 ) -10000-8000 -6000-4000 -2000 Si 50 40 30 20 10 0-15 10 15-2 -3-4 -5 10 kv SiC PiN 8 kv Si PiN Voltage (V) T. Hiyoshi et al., IEEE Trans. Electron Devices 55 (2008), p.1841.
Current Density (A/cm 2 ) 160 140 120 100 80 60 40 20 10 kv 級 SiC PiN ダイオードの特性改善 with oxidation 4H-SiC PiN without oxidation p + -Anode: 1x10 18 cm -3 0.8 m n + -substrate SiO 2 n - layer: N d = 6x10 14 cm -3 d epi = 145 m 0 5 10 15 Forward Voltage (V) 欠陥低減によるオン抵抗 (R on ) の改善 V B = 12 kv Without Oxidation With Oxidation R on = 97 m cm 2 R on = 46 m cm 2
SiC パワー MOSFET のオン抵抗 Gate DIMOSFET SiO 2 Source n + R n + p JFET p n - R Drift n + Drain R Ch R S Channel R Sub On-state Resistance (m cm 2 ) 100 10 Si-MOSFET SiC-MOSFET 1 Si drift limit SiC drift limit 0.1 10 100 1000 10000 Blocking Voltage (V) オン抵抗 R ON = R S + R Ch + R JFET + R Drift + R Sub
MOSFET チャネル移動度の向上 Effective Channel Mobility (cm 2 /Vs) 100 80 60 40 20 0 4H-SiC (1120), N 2 O N A ~1x10 16 cm -3 (0001) C, N 2 O (0001) Si, N 2 O (0001) Si, wet O 2 5 10 15 20 25 Gate Voltage (V) Effective Channel Mobility (cm 2 /Vs) 100 4H-SiC MOSFET 80 (1120) 60 40 (0001) C 20 (0001) Si 0 10 16 10 17 10 18 Doping Concentration of p-body (cm -3 ) eff : (1120) > (0001) C > (0001) Si (N 2 O) > (0001) Si (O 2 ) T. Kimoto et al. Jpn. J. Appl. Phys. 44 (2005), p.1213.
SiC パワー MOSFET の量産開始 世界初の量産化に成功 (2010 年 12 月 ~) 2.4 x 4.8 mm 2 Si SiC 200 o C 200 o C
大容量 SiC トレンチ MOSFET ( 京大 ローム ) トレンチ形 MOSFET Source Gate 400 単チップで 300 A を達成 4.8mm 角 300A 300 Ti/Al Ti p+ n+ p-well SiO 2 Poly-Si SiC n- epi-layer Ti Drain Current (A) 200 100 V gs = 20 V 5V step 従来 3.0mm 角 SiC n+ substrate Ni Metal 0 0 1 2 3 4 5 Drain Voltage (V) 耐圧 > 600 V Drain セルピッチ 6 m チャネル長 0.4 m セルの微細化耐圧構造の改善により エピ層抵抗を20% 低減
横型 SiC RESURF MOSFET: for power IC Source Gate top-p region thickness : 0.1 m SiO 2 Drain p + n + RESURF1 RESURF2 n + Region (n - ) region (n) 0.6 m p-epilayer substrate (p + ) L RES : 10 m L LDD : 10 m MOS 界面特性の改善ダブル RESURF 構造 2 ゾーン RESURF 構造デバイスシミュレーション 低い R ON 高い V B
Drain Current [ma] 20 10 0 SiC ダブル RESURF MOSFET の特性 L/W = 1.7/200 m V G = 0-20 V 4 V Step V T = 2.8 V 0 5 10 15 Drain Voltage [V] V B = 1580 V R ON = 40 m cm 2 V T = 2.8 V Specific On-Resistance (m cm 2 ) R ON = 40 m cm 2 V B = 1580 V (I D 1000) 300 200 100 500 1000 1500 0 300 200 100 0 Drain Current [A/cm 2 ] 4H-SiC 6H-SiC Si AIST '03 Kyoto '03 RPI '04 stable avalanche Lateral MOSFET Si limit (1D) Kyoto '03 Kyoto '03 RPI '02 this work 600 800 1000120014001600 Breakdown Voltage (V) M. Noborio et al., IEEE EDL, 30 (2009), 831.
1. SiC 結晶成長と物性制御 高速 高純度結晶成長 ( 不純物密度 < 1x10 13 cm -3 ) 熱酸化による欠陥消滅 ( 欠陥密度 < 1x10 11 cm -3 ) 2. SiC MOSFET Si の理論限界を 10 倍以上凌ぐ優れた性能 連携企業が量産化開始 ( 世界初 ) 3. PiN ダイオード 究極の電子デバイスを目指して SiC: 高耐圧 低損失 高速のパワーデバイス 超高耐圧 (> 10 kv) 達成さらなる性能向上の研究に取り組み中 ポスター