<4D F736F F F696E74202D E D836A834E83588AEE A837E B315F504995D C576322E B8CDD8AB B83685D>

Transcription

1 A 年 7 月 2 日 テクトロニクス イノベーション フォーラムク 2013 高速信号伝送の基礎と設計トレンド最前線 1-PI 編 芝浦工業大学電子工学科 須藤俊夫 1

2 内容 1.SI PI EMI の課題と背景 2. 電源ノイズの測定 解析例 3. 統合インピーダンスと反共振現象 4. 駆動源のスペクトラム 5. ターゲットインピーダンス 6. まとめ 2

3 CMOS 回路の構造 ゲート酸化膜 N チャネル MOS N-Well P-Sub P チャネル MOS 3

4 CMOS 回路の微細化動向 Moore の法則 90nm 65nm 45nm 32nm 22nm 4

5 コア電源電圧の低下傾向 電源電圧スペック ( リップル, 抵抗誤差, 温度マージン含む ): 5V ± 10% (±500mV) 3.3V ± 5% (±165mV) 1.2V ± 3% (±36mV) 09V± 0.9V ±?% 低電源電圧化により チップ性能は電源電圧により影響を受け易くなり IRドロップが小さくなるように制御が必要となってきた 引用 :EDN 2005 年 7 月 8 日 5

6 チップ内 ボード上信号の高速化動向 (MHz) 10GHz 1GHz GHz 帯に突入 Pentium4 PentiumⅢ Multi-core 差動伝送 高速シリアル I/O XIO(3.2Gbps) FlexIO(5Gbps) PCI Express (2.5Gbps) Serial ATA (1.5Gbps) HDMI USB3 DDR2 (~800Mbps) DDR3 (1.6 Gbps) DDR4(3.2 Gbps) 周波数 100MHz 内部クロック周波数 DDR (~400 Mbps) Pentium SDRAMA(133 MHz ) 100 MHz シングルエンド伝送 i386 66MHz 33MHz メモリバス周波数 10MHz XX 年 6

7 SI PI EMI の相互関連性 SI ( シク ナル インテク リティ ) ( ハ ワーインテグリティ ) 反射ノイズ クロストークノイズ アイパターン/ ジッタ 電源揺れによる信号シ ッタ増大 PI SSN グラウンドバウンス 基板給電面の共振解析 基板給電インピーダンス 電源デカップリング 信号系のEMI ( ノーマルモード放射 ) 電源系のEMI ( コモンモード放射 ) EMI/EMC 遠方界スペクトラム 3D 空間放射パターン 近傍電磁界 7

8 電源ノイズの測定 解析例 8

9 FPGA を用いた評価基板 FPGA cycloneⅢ(altera 社 ) 電源電圧,I/O 電圧, コア電圧 3.3V,2.5V,1.2V 測定線路 LVCMOS,DDR 線路長 10cm 9

10 Quad Flat Package のリードフレーム構造のモデル化 30 ports Bonding wires Leadframe Mold resin 30 ports X-ray photo of leadframe e structure u (Plane view) One eighth model of 3-D leadframe 10

11 抽出したインダクタンス行列 (16 16) A part of full inductance matrix of 自己インダクタンスは 15~18 nh で 相互インダクタンスの影響も考慮した 11

12 評価ボード全体の等価回路モデル 解析条件 動作周波数 :10MHz 同時スイッチング数 :2,4,8,15 本駆動電流 :8mA スルーレート :2(fast) 12

13 電源変動の Cdie 依存性解析 ) Noise voltage(v V(V) Nsso=8 ESR=0.4Ω measured sim. 650pF sim. 1100pF F ring =52MHz time(ns) リンギング周波数は Cdie 値に強く依存することが分かる 13

14 電源変動の Rdie 依存性解析 Noise voltage(v V) V(V) Nsso=8 C=1100 pf measured sim. 0ohm sim ohm sim. 1ohm time(ns) ノイズピーク値は Rdieに強く依存することが分かるる 14

15 測定と解析結果の比較 Power line fluctuation Nsso=8 Ground line fluctuation Nsso=8 実測と解析結果は非常に良く一致した 15

16 PDN インピーダンスの反共振ピーク F reso =50MHz C=1100 pf C=650 pf 反共振ピーク周波数は SSNのリンギング周波数と良く一致した 16

17 統合電源インピーダンスと反共振現象 17

18 システム全体の最適設計 チップ パッケージ ボード 18

19 チップ パッケージ ボードの電源系 (PDN) Gnd Vdd VRM (PDN:Power Distribution Network) チップバルクオンボードキャパシタキャパシタ ボード電源系 はんだボール パッケージ電源系 オンチップ電源配線 VRM バルクキャパシタ オンボードキャパシタ V(ω) I(ω) オンチップ Dcap コア回路 I/O 回路 ボード Z(ω) パッケージ チップ V(ω)= Z(ω) I(ω) 電源変動を抑えるには電源インピーダンスを小さくする必要がある 19

20 全電源網の等価回路 バルクキャパシタ チップキャパシタ オンチップキャパシタ VRM 100uF M ヶ 0.1uF 0.1~ N ヶ 10nF ボード パッケージ チップ 20

21 キャパシタの周波数特性両対数スケール 1 ohms] 現実の C ωc 1 ωl (ω) [o ESL C R Z ESR ω ω ω ω 0 + L j R Z ω ω 1 ) ( 21 + = C L j R Z ω ω (ω)

22 電源インピーダンス (PDN) 分担領域 電源源インピーーダンス バルクキャパシタチップキャパシタオンチップキャパシタ インダクタンス成分 P/G トレース P/G ビア インダクタンス成分 PCB P/Gプレーン KHz MHz 周波数 キャパシタの基本性能は V 字特性 GHz 22

23 チップとボードのキャパシタによる並列共振 ボード 電源電流 i(t I(ω)) Vdd プレーン p-mos 電源 Vdd-GND 間ノイズ v(t) V(ω) 並列共振 デカップリングキャパシタ n-mos CMOS 回路 GND プレーン V(ω)= Z(ω) I(ω) チップから見た電源インピーダンス Z(ω) 23

24 オンチッフ キャハ シタによる電源インピーダンスの反共振例 Magnitu ude [ Ω] Magnit tude [Ω] Imp pedance 一体 Bump パッド オンチップ C 無し チップコン全部 VRM1nH 一体 Bump パッド オンチップ C=10nF チップコン全部 VRM1nH オンチップキャパシタ無 共振周波数 インピーダンスの低下反共振ピークの出現オンチップキャパシタ有 E E E E E+10 Frequency [Hz] Frequency [MHz] 反共振ピークは チップキャパシタとオンチップの自己共振周波数が離れ過ぎているために よく起こり得る現象である 24

25 2 個のキャパシタの並列共振モデル C 1 C 2 直列共振 f = f r 1 f r 2 1 2π L C = 2π 1 1 L 2 1 C 2 L 1 L 2 f a R 1 R 2 並列共振 f = f a 2π ( L 1 L ) C C C C 2 L Q 1 C1C2 = C = R C C 1 + C2 25

26 2 個のキャパシタの並列共振の例 0.1uF と 0.01uF の組合せ 26

27 ボードの電源インピーダンス Board PDN Imp pedance[ω] SIwave K 100K 1M 10M 100M 1G 10G Frequency[Hz] ボードの電源インピーダンスは100MHz 以上の周波数ではインダクタンス成分により高くなる傾向を示す 27

28 チップから観測される統合電源インピーダンスの例 CPM BOARD PDN C die R die i(t) I(ω) ボード PDN e[ω] Impedanc anti resonance CPM PDN チップPDN (7nF) 反共振はほぼ 100 MHzに発生している K 100K 1M 10M 100M 1G 10G Frequency[Hz] 28

29 パッケージインダクタンスの影響 Impedan nce[ω] 10 1 Lpkg0 Lpkg1nH Lpkg5nH Lpkg10nH CPM L=10 nh L=5 nh L=1 nh K 100K 1M 10M 100M 1G 10G Frequency[Hz] パッケージインダクタンスが大きくなると インピーダンスは増加する 29

30 パッケージインダクタンスによる反共振ピークのシフト 1000 ance[ω] Imped Lpkg0 Lpkg1nH Lpkg5nH Lpkg10nH K 100K 1M 10M 100M 1G 10G Frequency[Hz] パッケージインダクタンスが大きくなると 反共振ピークは低域にシフトする. 30

31 オンチップキャパシタンスの影響 R die =20mΩ 1000 Board 100 ce[ω] Impedan Cdie7nF Cdie5nF Cdie3nF Cdie1nF Cdie0.5nF Cdie0.25nF Cdie0.1nF PDN Cdie 7nF 0.1 nf K 100K 1M 10M 100M 1G 10G Frequency[Hz] オンチップキャパシタンスが小さくなると インピーダンスは増大する. 31

32 オンチップキャパシタによる反共振ピークのシフト R die =20mΩ 1000 Cdie7nF Impedan nce[ω] Cdie5nF Cdie3nF Cdie1nF Cdie0.5nF Cdie0.25nF Cdie0.1nF Cdie value Cdie7nF Cdie5nF Cdie3nF Cdie1nF Cdie0.5nF Cdie0.25nF Cdie0.1nF peak frequency 110MHz 126MHz 157MHz 261MHz 361MHz 493MHz 732MHz K 100K 1M 10M 100M 1G 10G Frequency[Hz] オンチップキャパシタ値が小さくなると 反共振ピークは高域にシフトする. 32

33 反共振の定量化の難しさ SMDキャパシタの効く周波数帯域がLSIの動作周波数に追いつかなくなった LSIの電源系オンチップキャパシタの容量値は公開されていない 反共振ピークは チップ パッケージ ボードのそれぞれ単体では観測できない チップ外部からは通常反共振が観測できない 並列回路の合成により間接的に求めるしかない 33

34 駆動源のスペクトラム 駆動源の周波数スペクトラムと システムの内在する共振周波数とのオーバーラップを避けなければならない 34

35 駆動源スペクトラムとの重なりを避ける クロック信号デタ信号 データ信号 PRBS 信号で代用 狭帯域なノイズ源 広帯域なノイズ源 (PRBS:Pseudo Random Binary Sequence) f(t) A a A a/t 0 T 時間軸波形 t 0 1/T 1/a 2/a 周波数スペクトラム f 35

36 クロック信号と PRBS 信号のスペクトラム (Pseudo Random Binary Sequence) クロック信号 データ (PRBS) 信号 10MHz PRBS 信号は密度の高い広帯域なノイズスペクトラムをもつ 36

37 32bit 動作時の電源ノイズの解析結果 ODD(666MHz) 共振周波数での電位変動 15.9mVpp EVEN(666MHz) 特定のタイミングで共振周波数での励振発生 23.3mVpp PRBS( 非同相 ) 共振周波数と駆動周期が一致してノイズが増大 26.1mVpp EVEN95MHz EVEN(95MHz) 247.4mVpp 共振周波数 (91MHz) 付近での電位変動の影響が大きい 37

38 ターゲットインピーダンス コア回路だけでなく I/O 回路にも適用できるターゲットインピーダンスの考え方 38

39 従来のターゲットインピーダンスの考え方 電源の変動率 :5% とした場合 Z target = 電源電圧 許容リップル率 過渡電流 = 5V 5% =05Ω =0.5Ω 1A 50% 引用 :EPEP2005 Short course 39

40 ターゲットインピーダンスの新定義 V(ω)=Z(ω) I(ω) Z target (ω)=v(ω) I(ω) -1 ここで V(ω) は v(t) の許容変動を 例えば 5% としたときの値とする Z -1 target (ω) は動作状態のI(ω) に大きく依存する 40

41 DDR3 評価基板 ASIC DDR メモリ 構成層大きさ厚さ 寸法 4 層 [mm] 16[mm] 41

42 駆動モード毎の周波数依存性ターゲットインピーダンス ODD PRBS( 非同期 ) EVEN (32bit 時 電源電圧変動許容値 :±5%) 駆動周波数 :667MHz 余裕有 32bit Ztar = Vdd*5% i(ω) Ω@91MHz 電流スペクトラムの逆数から導出した最低値が Ztar を表す 42

43 1 反共振ピークとアイパターンとの関係 Ztar(PRBS 非同期 ) 3 ジッタ :0.2 ns 開口 : 0.73 V 電源ノイズ 630 mvpp ジッタ : ns 開口 : 0.83 V 4 電源ノイズ :330 mvpp 2 ジッタ :0.06 ns 開口 : 0.87 V 電源ノイズ 270 mvpp ジッタ :0.035 ns 開口 : 0.90 V 電源ノイズ :130 mvpp 反共振ピーク値が Ztar 以上になると 電源ノイズが増大し アイパターンが劣化する 43

44 まとめ 1. パワーインテグリティには 様々な側面があるが SI EMIに強く関 連する最も重要なファクタである 2. ボード上のキャパシタとオンチップキャパシタの共振周波数は離れシタの共振周波数は離れ ているため 並列共振ピークが生じ リンギングを生みだす根源と なる ただ直接観測できない 3. 励振源としての PRBS 信号に対するアイパターンは スペクトラム が密なため 高低にかぎらず並列共振の影響を受ける 4. ターゲットインピーダンスは 動作状態の電流スペクトラム I(ω) の逆数に依存する I(ω) はターゲットインピーダンスの高周波域で の理論的緩和 最適化に不可欠である 44

45 ご静聴ありがとうございました 45