Microsoft PowerPoint - 隅谷様(パナソニック).ppt [互換モード]

Size: px
Start display at page:

Download "Microsoft PowerPoint - 隅谷様(パナソニック).ppt [互換モード]"

Transcription

1 SOC の低消費電力設計技術の 課題と解決策 - 設計生産性向上との両立に向けて 年 1 月 29 日 JEITA 半導体技術ロードマップ専門委員会 (STRJ) 設計ワーキンググループ (WG1) 委員 パナソニック ( 株 ) セミコンダクター社 隅谷三喜夫

2 発表内容 ITRS と STRJ STRJ WG1 のミッション メンバー 活動史 SOC の低消費電力設計技術の課題と解決策 まとめ ( 簡易版ロードマップ )

3 発表内容 ITRS と STRJ STRJ WG1 のミッション メンバー 活動史 SOC の低消費電力設計技術の課題と解決策 まとめ ( 簡易版ロードマップ )

4 ITRS とは? International Technology Roadmap for Semiconductors の略 国際的な半導体 ( 製造 ) 技術のロードマップ 物理的な法則や材料によって明確に定義される限界に対して いかに目標達成するか 北米 欧州 アジアの各極協力 日本は JEITA 半導体技術ロードマップ専門委員会 (STRJ) が対応 向こう 15 年間にわたって 達成すべき定量的目標 (Requirement) と課題解決策 (Solution) を技術項目毎に明示 2 年毎の奇数年に改訂 偶数年に小修正 2009 年版 ( 改訂版 ) が公開

5 ITRSとSTRJ MicroTech 2000 Workshop Report 1992NTRS Europe Japan Korea Taiwan USA Update 1999 ITRS 1994NTRS NTRS Update 2001 SIA Roadmap ITRS ITRS Update 2003 ITRS 2004 Update 2005 ITRS 2006 Update 2007 ITRS 2008 Update 2009 ITRS STRJ1998 年発足 STRJ 報告 STRJ 報告 STRJ 報告 STRJ 報告 STRJ 報告 STRJ 報告 STRJ 報告 STRJ 報告 STRJ 報告 STRJ 報告

6 ITRSの構成と STRJ との対応 ITRS Introduction Grand Challenges ORTC Overall Roadmap Technology Characteristics 各技術 System Drivers Design Test and ATE PIDS FEP Asm. and Pkg. JEITA 半導体技術ロードマップ専門委員会 (STRJ) WG1 WG2 WG6 WG3 WG7

7 System Drivers 章 製造技術および設計技術をドライブする LSI 商品を定義 ITRS System Drivers SoC MPU Consumer Portable Consumer AMS Stationary Networking E-Memory Driver 毎に整理 Design Overall System-level Logic/Ckt/Phy Verification Test DFM 設計工程毎に整理

8 Design 章 ~ 設計技術のロードマップ ~ General Challenges シリコン複雑度とシステム複雑度への対応 Productivity Power DFM Interference Reliability Key Design Challenges 5 つの大きな課題 Mapping System design Logic/circuit Physical D Design verification 目標を定量化するための枠組み (= 設計工程 ) Design Test DFM

9 発表内容 ITRS と STRJ STRJ WG1 のミッション メンバー 活動史 SOC の低消費電力設計技術の課題と解決策 まとめ ( 簡易版ロードマップ )

10 WG1( 設計 WG) のミッション 国際活動 : ITRSのSystem Drivers 章とDesign 章を担当 System Drivers 章 ITRS の全ての技術分野をドライブする LSI 商品を定義 Design 章 設計技術に対する将来課題と課題解決策の提示 国内活動 SOC 構造 規模を時間軸で定量化し ロードマップ検討の基礎として提示 設計技術課題 ( 設計生産性 や 消費電力 の観点) を時間軸で定量評価し 解決策を提案 ( ロードマップ作成 ) 期待される効果 ITRSロードマップのSOC 設計に与える影響を定量化し 発信 ITRSロードマップ見直しのきっかけをつくる 設計技術革新 (EDA 技術 ) の加速を支援 (EDAベンダへのメッセージ)

11 WG1のメンバー のメンバー (2008 年度 ) 隅谷三喜夫 ( リーダ ) パナソニック松崎正己 ( サブリーダ ) 富士通マイクロエレクトロニクス樋渡有 ( 国際担当 ) 東芝柏木治久 ( 国際担当 ) 半導体理工学研究センター豊田忠雄 ( 幹事 ) シャープ中山勝敏ルネサステクノロジ澁谷洋志 NECエレクトロニクス森井一也三洋半導体唐澤純一セイコーエプソン 柿本勝ソニー浅井健史ローム山本一郎ロームグループOKIセミコンダクタ石橋孝一郎ルネサステクノロジ浅田善己富士通マイクロエレクトロニクス斎藤利忠東芝朝重浩喜パナソニック小野信任ジーダット今井正治大阪大学

12 2004 年度 2005 年度 2006 年度 2007 年度 WG1の活動史 の活動史 (2004 年度以降 ) 国内活動内容 SOC 設計生産性ロードマップの策定 ロードマップ策定のためのSOCモデル設定 システム/ アーキ分野の課題抽出と解決策提案 SOC 設計技術ロードマップの見直し SLD,L/C/P,Verification,DFM の 4 分野で重要な技術課題の明示と解決策の提案 設計遅れ要因変化の分析と提言 設計遅れ要因変化 (3 年間 ) の分析と課題解決策提言 DFMのSOC 設計への影響考察 SOC 設計へのばらつきの影響の考察 ( パス遅延ばらつき評価モデルの構築 ) SOC 設計技術ロードマップの詳細化 / 定量化 論理検証と物理設計の 2 分野で 設計生産性向上 の観点でロードマップを 詳細化 / 定量化 SOCの低消費電力設計技術の課題と解決策 2008 年度 最近のアーキトレンドに基づく SOC モデルの見直しと消費電力トレンドの再計算 設計生産性に対する低消費電力設計技術の課題と解決策のロードマップ作成

13 発表内容 ITRS と STRJ STRJ WG1 のミッション メンバー 活動史 SOC の低消費電力設計技術の課題と解決策 まとめ ( 簡易版ロードマップ )

14 2008 年度国内活動 SOC の消費電力 をテーマに活動 具体的活動内容 最近のアーキテクチャトレンドに基づく Consumer Portable SOCモデルの見直し 新 SOCモデルに基づく消費電力トレンドの計算 設計生産性に対する低消費電力設計技術の課題と解決策のロードマップとしての整理 見直し前 (ITRS2008) の Consumer Portable SOC モデルと消費電力トレンド 参考 過去の消費電力に関する活動内容 2003 年度 : 設計 TFで低電力 SOCの消費電力を見積もり 2005 年度 : 設計 WGで設計 TFの見積もり式を用いて Consumer Portable SOCで消費電力を見積もり 2006 年度 :Consumer Stationary SOCで消費電力を見積もり 2007 年度 : 消費電力設計技術の物理設計工程の設計生産性への影響を定量化 Power [m mw] 4,000 3,500 3,000 2,500 2,000 1,500 1, Figure 6 SoC Power Trends Trend: Memory Static Power Trend: Logic Static Power Trend: Memory Dynamic Power Trend: Logic Dynamic Power Requirement: Dynamic plus Static Power

15 Consumer Portable SOCモデルの見直し 最近の技術動向を調査 ヒアリングし SOCモデルのアーキテクチャ構造と数値パラメータを見直し アーキテクチャ構造 見直し前 PE-1 PE-2 PE-n Main Prc. 見直し後 Memory Peripherals PE-1 PE-2 PE-n Main Prc. Main Prc. Main Prc. Main Prc. Peripherals Main Memory 見直し前 面積面積 Die Die Size: Size: 49mm2( 49mm2( 一定一定 ) ) 面積オーバーヘッド :28%( 一定 ) 面積オーバーヘッド :28%( 一定 ) オーバヘッド :I/O アナログ 電源系オーバヘッド :I/O アナログ 電源系 Main Main Processor Processor 回路規模回路規模 : : 一定一定 1M Gate Logic 512kbit Memory 1M Gate Logic 512kbit Memory 搭載個数 : 1 個 ( 一定 ) 搭載個数 : 1 ( 一定 ) Processing Processing Engine Engine (PE) (PE) 回路規模回路規模 : : 一定一定 250k Gate Logic 64k bit Memory 250k Gate Logic 64k bit Memory 搭載個数 : 搭載個数 : 面積条件が許す最大個数搭載面積条件が許す最大個数搭載 Main Main Memory Memory 容量 : PE 数に比例容量 : PE 数に比例 PE 当たり 1M bit PE 当たり 1M bit Peripherals Peripherals SoC SoC 外とのインタフェース用回路外とのインタフェース用回路 I/O 回路はオーバヘッドに含む I/O 回路はオーバヘッドに含む回路規模回路規模 : : 1M 1M Gate( Gate( 一定一定 ) ) 数値パラメータ 見直し後 面積面積 Die Die Size: Size: 49mm2(2008) 49mm2(2008) からから 44mm2(2023) 44mm2(2023) へ縮小へ縮小面積オーバーヘッド面積オーバーヘッド : : 28% 28% (2008) (2008) からから 9%(2023) 9%(2023) へ縮小へ縮小 Main Main Processor Processor 回路規模 : 一定回路規模 : 一定 1M Gate Logic 512kbit Memory 1M Gate Logic 512kbit Memory 搭載個数 : マルチコアのトレンドを反映搭載個数 : マルチコアのトレンドを反映 1-4(2008) から10-14(2023) へ増加 1-4(2008) から10-14(2023) へ増加 見直し内容 Main Processor 搭載個数 マルチコア化のトレンド反映 Die Sizeと面積オーハ ーヘット も見直し

16 消費電力トレンドの再計算 新 SOC モデルに基づき 消費電力トレンドを再計算 エコロジーへの対応として 消費電力の要求値を半減 (1W 0.5W) 再計算後も消費電力は要求値を大幅未達 設計技術の革新による低消費電力化が急務!! 消費電力トレンド見直し前 見直し後 Figu re 6 So C P o w e r Tre n ds 4,500 Power [mw] 4,000 3,500 3,000 2,500 2,000 1,500 Power [mw] ,000 3,500 3,000 2,500 2,000 1,500 要求値とのギャップ拡大 1,000 1, Trend: Memory Static Power Trend: Logic Static Power Trend: Memory Dynam ic Power Trend: Logic Dynam ic P ower Requirement: Dynamic plus Static Power 要求値 Trend: Memory Static Power Trend: Logic Static Power Trend: Memory Dynamic Power Trend: Logic Dynamic Power Requirement: Dynamic plus Static Power Figure SYSD6 SOC Consumer Portable Power Consumption Trends

17 低消費電力設計とは? 消費電力 = 1/2 α C L V dd2 f + α V dd I cell f スイッチング電力貫通電力 Dynamic Power + V dd I leakage リーク電力 + V dd I DC DC 電力 Static Power 消費電力を下げるということは 無駄な動作を削減する 無駄に速い部分を遅くする 具体的には α: 動作率 C L : 負荷容量 V dd : 電源電圧 f : 動作周波数 I cell : セル内貫通電流 I leakage : Leak 電流 I DC : 定常電流 Dynamic Power 削減のために 負荷容量を削減する 信号の振幅を小さくする 電源電圧を低くする 動作率を下げる 動作周波数を下げる Static Power 削減のために Vthを高くする 電源電圧を低くする 電源を遮断する

18 設計生産性との両立が必要 消費電力の要求値とのギャップを埋めるためには様々な低消費電力設計技術を駆使する必要あり 3,000 消費電力削減のために 負荷容量を削減する 信号の振幅を小さくする 動作率を下げる Vthを高くする 電源電圧を低くする 動作周波数を下げる 電源を遮断する 低消費電力設計技術 小チップ面積小チップ面積 小トランジスタ小トランジスタ メモリービット/ ワード線の小振幅化 クロックゲーティング技術 マルチVt 手法 基盤バイアス制御 マルチ電圧手法 DVFS AVS 電源遮断技術 Power [mw W] 4,500 4,000 3,500 3,000 2,500 2,000 1,500 1, 消費電力トレンド Trend: Memory Static Power Trend: Logic Static Power Trend: Memory Dynamic Power Requirement: Dynamic plus Static Power Trend: Logic Dynamic Power Figure SYSD6 SOC Consumer Portable Power Consumption Trends そのため低消費電力設計は複雑化し 設計生産性への悪影響が増加設計生産性に対する低消費電力設計技術の課題と解決策のロードマップとしての整理

19 技術説明 クロックゲーティング 設計技術概要 動作していない回路のクロック供給を停止する技術 予めレジスタの入力が変化しないと分かっている場合にそのレジスタへのクロック供給を部分的に止めたり ( ローカルクロックゲーティング ), 休止しているブロックへのクロック供給を止める ( グローバルクロックゲーティング ) ことで消費電力を削減する 効果 動作時のスイッチング電力の削減 設計複雑度 ( 生産性への影響 ) グリッチ伝播防止用ラッチやテスト容易化のための付加回路など回路追加が必要 最適な形で如何にクロックをゲーティングするかクをゲ クロックゲート回路の故障検出率をいかにあげるかなど 出典 :EDN Japan 低消費電力 LSI の設計技術 出典 :EDSF2006 技術動向セミナー サブ 100 ナノメータ SOC で低消費電力設計を成功させる

20 技術説明 基板バイアス制御 設計技術概要 製造仕上りに応じて 基板バイアスを制御して閾値電圧 (Vth) を最適化する技術 速度に余裕があれば極力 Vthを高めてリーク電流を抑える との考えに基づき 消費電力を抑える 効果 動作時のリーク電力の削減 設計複雑度 ( 生産性への影響 ) 速度余裕( 製造仕上がり ) を計測し 基板バイアスを制御する機構 の組込みに伴う回路複雑度の増加 ( 同機構をチップ外に設置した場合は テストやシステム設計にも影響 ) 基板バイアス制御の効果を最大化するためのセル配置及びクロックツリー生成 基板バイアス制御によるクリティカルパス変動を考慮した At Speed テストなど 基板バイアス電圧を生成する電源回路 チップ内蔵 チップ外の2 通りの実現方法あり 論理機能の本体部分 各論理セルは電源アイランド内に配置される 基板バイアス電圧は電源アイランド毎に調整する 電源アイランドへの基板バイアス電圧を決定する回路 決定要素は 製造後の測定結果 ( 速度 リーク電流 ) 及びチップ内の動作モードである チップ内蔵 チップ外の2 通りの実現方法あり 基板バイアス生成回路 A B C D 基板バイアスを決定する回路 1 遅延測定用信号及び動作モード判定信号 2 電源モード信号 3 基板バイアス制御電源 4 電源アイランド

21 技術説明 電源遮断 ( パワーゲーティング ) 設計技術概要 休止中のブロックへの電源供給を遮断することによりリーク電力を激減させる なかでも,LSI 内部に電源遮断用のスイッチを設ける場合を オンチップパワーゲーティング と呼ぶ 電源遮断の手法として MTCMOS などがある 効果 待機時のリーク電力の削減 設計複雑度 ( 生産性への影響 ) 電源オン/ オフに対するシーケンス確認を含む論理検証が必要 電源アイランド間へのアイソレータの追加と境界接続の確認が必要 突入電流(Rush Current) の抑制が必要 データ退避のためのリテンション回路の追加が必要など出典 : 富士通マイクロエレクトニクス 低消費電力 LSI 設計技術解説

22 設計技術概要 技術説明 DVFS システムの処理負荷の重さに応じて 電圧と周波数を動的に制御する技術 ゆとりがあるのであれば 極力遅く仕事をする という考えの元 同じクロック周波数で結果が得られるのであれば より低い電圧で実行し 消費電力を抑えるというもの 効果 動作時のスイッチング電力の削減 設計複雑度 ( 生産性への影響 ) システムにどれだけゆとりがあって どこまでなら電圧と周波数を下げてもシステム動作に影響がないかという動的制御をどうやって実現するか SOCと電源 IC 間の通信方式や自動化のための仕様フォーマットの標準化が必要 電源アイランド間へのレベルシフター挿入と境界接続の確認が必要 可変電圧及びマルチ電源対応のタイミング検証を如何に効率化するか ( マルチコーナー マルチモードの最適化 ) など EDSF2010ローパワー設計の現状 課題とその対策 2010/1/29 (Dynamic Voltage and Frequency Scaling) SOC 電源 IC VDD 分周器 CPU PMU 電源用 IF 出典 : マイコミシ ャーナル ARM フ ロセッサ活用法 低消費電力のための機能 DVFS IEM の仕組み

23 技術説明 AVS AVS(Adaptive Voltage Scaling) 設計技術概要 SOCの動作条件(Process, Voltage, Temperature 等 ) をモニタし 動作条件に応じてSOCに最適な電圧を供給するようにした技術 効果 動作時のスイッチング電力の削減 設計複雑度 ( 生産性への影響 ) SOCと電源 IC 間の通信方式や自動化のための仕様フォーマットの標準化が必要 電源アイランド間へのレベルシフター挿入と境界接続の確認が必要 可変電圧及びマルチ電源対応のタイミング検証を如何に効率化するか ( マルチコー ナー マルチモードの最適化 ) など SOC 1) 電源 IC VDD 2) モニタ回路 3)PMU 4) 電源用 IF 1)AVS 対応電源 IC: 出力電圧可変の電源 IC 2) モニタ回路 : LSIの動作条件をモニタする 3)PMU(Power Management Unit): LSIに最適な電圧条件を算出し 電源 ICを制御する 4) 電源用 IF: PMUで算出された電圧条件を電源 IC に伝達する

24 低消費電力設計技術の課題解決策 (1/2) 大項目設計技術 クロックゲーティンインフ リ設計クロックツリー最適化挿入技術クロックゲート率考慮自動挿入高位レベルクロックゲーティンググ (CG) (CTS) RTLでのクロックゲート最適化技術技術自動挿入と等価検証技術非同期設計との混載設計技術 基板バイアス制御 テスト設計 工程間 I/F 効率化 クロックゲート回路の故障検出率向上技術 チップ内仕様の記述標準化と対応したチップ設計技術 クロックゲーティング対応の At Speed テスト技術 設計と製造 ( テスト, ボード製造 ) に関するインタフェース標準化 システムレベルの記述標準化と対応したシステム設計技術 インフ リ設計 クロックスキューの影響を最小 高位レベルでのクロックツリー (CTS) 化するクロックツリー生成技術 生成技術 インフ リ設計 ( 自動配置 ) インフ リ設計 ( タイミンク ) テスト設計 マルチ電源対応のタイミング検証技術 電源アイランド毎に基板バイアス制御の効果を最大化する自動配置技術 マルチ電源対応のタイミング検証技術の高速化サインオフコーナー削減 クリティカルパス変動を考慮したAt Speedテスト技術 電源遮断検証電源遮断考慮論理検証電源遮断考慮論理検証最適化高位レベル検証手法確立 仕様記述 パワーフォーマットの標準化 パワーフォーマットの拡張 高位レベル対応フォーマットの 標準化 テスト設計 電源遮断考慮 DFT 技術

25 低消費電力設計技術の課題解決策 (2/2) 大項目設計技術 DVFS/AVS 電源仕様 SOCと電源 ICとの通信方式 や仕様フォーマットの標準化 消費電力見積もり 電力管理 インフ リ設計 ( 電源 ) 可変電圧及びマルチ電源対応の電力管理技術 可変電圧及びマルチ電源対応の電源構造生成技術 通信方式の高度化仕様フォーマットの拡張 可変電圧及びマルチ電源対応の電力管理技術の高度化 可変電圧及びマルチ電源対応の電源構造生成の高度化 高位レベル対応フォーマットの標準化 高位レベルでの電力管理技術 インフ リ設計 クロックスキューの影響を最小 高位レベルでのクロックツリー (CTS) 化するクロックツリー生成技術 生成技術 インフ リ設計 ( タイミンク ) テスト設計 可変電圧及びマルチ電源対応のタイミング検証技術 ( マルチモード マルチコーナー最適化 ) 可変電圧及びマルチ電源対応のタイミング検証技術高速化サインオフコーナー削減 可変電圧及びマルチ電源対応の DFT 技術 システム設計システム考慮 DVFS 非同期 DVFS リーク電力見積もりの高精度化パワーフォーマット対応 RT レベル電力見積もりの高度化 / 高精度化 高位レベル電力見積もりの高度化 / 高精度化

26 関連 web サイトの URL ITRS のホームページ itrs ITRS 2009 はじめ ITRS の最新情報 JEITA/STRJ のホームページ jeita.elisasp.net/strj/index.htm ITRS 2007の日本語訳 STRJ( 半導体技術ロードマップ専門委員会 ) の活動情報

27 発表内容 ITRS と STRJ STRJ WG1 のミッション メンバー 活動史 SOC の低消費電力設計技術の課題と解決策 まとめ ( 簡易版ロードマップ )

28 まとめ ( 簡易版ロードマップ ) EDA 技術関連項目のみをピックアップ 大項目設計技術 クロックインフ リ設計クロックツリー最適化挿入技術クロックゲート率考慮自動挿入高位レベルクロックゲーティングゲーティング (CTS) RTLでのクロックゲート最適化技術技術自動挿入と等価検証技術非同期設計との混載設計技術 テスト設計 クロックゲート回路の故障検出率向上技術 クロックゲーティング対応の At Speed テスト技術 電源遮断検証電源遮断考慮論理検証電源遮断考慮論理検証最適化高位レベル検証手法確立 基板バイアス制御 DVFS/AVS 消費電力見積もり 仕様記述 パワーフォーマットの標準化 パワーフォーマットの拡張 高位レベル対応フォーマットの 標準化 テスト設計 電力管理 電源遮断考慮 DFT 技術 可変電圧及びマルチ電源対応の電力管理技術 可変電圧及びマルチ電源対応の電力管理技術の高度化 インフ リ設計 可変電圧及びマルチ電源対応 可変電圧及びマルチ電源対応 ( 電源 ) の電源構造生成技術 の電源構造生成の高度化 インフ リ設計 (CTS) インフ リ設計 ( タイミンク ) クロックスキューの影響を最小化するクロックツリー生成技術 可変電圧及びマルチ電源対応のタイミング検証技術 ( マルチモード マルチコーナー最適化 ) 可変電圧及びマルチ電源対応のタイミング検証技術高速化サインオフコーナー削減 テスト設計可変電圧及びマルチ電源対応電源対のDFT 技術 リーク電力見積もりの高精度化パワーフォーマット対応 RTレベル電力見積もりの高度化 / 高精度化 高位レベルでの電力管理技術 高位レベルでのクロックツリー生成技術 高位レベル電力見積もりの高度化 / 高精度化

untitled

untitled ITRS2005 DFM STRJ : () 1 ITRS STRJ ITRS2005DFM STRJ DFM ITRS: International Technology Roadmap for Semiconductors STRJ: Semiconductor Technology Roadmap committee of Japan 2 ITRS STRJ 1990 1998 2000 2005

More information

スライド 1

スライド 1 Shibaura Institute of Technology EDS Fair 2011 国際学会の技術トレンドを読み解く ~ 過去 現在 未来 ~ 低消費電力設計 芝浦工業大学工学部情報工学科 宇佐美公良 低消費電力技術の論文発表件数の推移 論文発表件数 20 18 16 14 12 10 8 6 4 2 0 2007 2008 2009 2010 2011 年 ASP-DAC DAC ICCAD

More information

Microsoft PowerPoint - ◆STRJ WG1 2014WS原稿.ppt

Microsoft PowerPoint - ◆STRJ WG1 2014WS原稿.ppt ITRS2013 改訂ポイントと 新 Consumer Portable SOC モデル 2014 年 3 月 7 日 JEITA 半導体技術ロードマップ専門委員会 (STRJ) 設計ワーキンググループ (WG1) 1 目次 はじめに ワーキングメンバ スコープ ミッションなど ITRS2013 アップデートのポイント システム ドライバ章 デザイン章 新 Consumer Portable SOCモデル

More information

設計現場からの課題抽出と提言 なぜ開発は遅れるか?その解決策は?

設計現場からの課題抽出と提言 なぜ開発は遅れるか?その解決策は? Work in Progress - Do not publish STRJ WS: March 4, 2004, WG1 1 WG1: NEC STARC STARC Work in Progress - Do not publish STRJ WS: March 4, 2004, WG1 2 WG1 ITRS Design System Drivers SoC EDA Work in Progress

More information

インダクタンス起因ノイズのトレンドークロストークと di/dt ノイズ JEITA EDA 技術専門委員会 DMD 研究会ノイズフリーデザインタスクグループ 山縣暢英 ( ソニー ) 貝原光男 ( リコー ) 蜂屋孝太郎 (NEC) 小野信任 ( セイコーインスツルメンツ )

インダクタンス起因ノイズのトレンドークロストークと di/dt ノイズ JEITA EDA 技術専門委員会 DMD 研究会ノイズフリーデザインタスクグループ 山縣暢英 ( ソニー ) 貝原光男 ( リコー ) 蜂屋孝太郎 (NEC) 小野信任 ( セイコーインスツルメンツ ) インダクタンス起因ノイズのトレンドークロストークと di/dt ノイズ JEITA EDA 技術専門委員会 DMD 研究会ノイズフリーデザインタスクグループ 山縣暢英 ( ソニー ) 貝原光男 ( リコー ) 蜂屋孝太郎 (NEC) 小野信任 ( セイコーインスツルメンツ ) 目次 活動目的と課題 ノイズの種類と影響 クロストークノイズのトレンド ダイナミック電源ノイズのトレンド まとめ 今後の課題

More information

ITRS Tokyo Meeting

ITRS Tokyo Meeting 機能検証の解決策の深耕ー SOC 機能検証技術の進展と今後の取り組み - 2011 年 3 月 4 日 JEITA 半導体技術ロードマップ専門委員会 (STRJ) 設計ワーキンググループ (WG1) Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 1 目次 はじめに ワーキングメンバ スコープ ミッションなど

More information

ITRS Tokyo Meeting

ITRS Tokyo Meeting SOC 設計技術ロードマップ - 論理検証と物理設計の生産性向上の課題と解決策 - 2008 年 3 月 6 日 JEITA 半導体技術ロードマップ専門委員会 (STRJ) 設計ワーキンググループ (WG1) 1 設計 WG メンバ 隅谷隅谷三喜夫 ( リーダ ) 松下電器産業松崎松崎正己正己 ( サブリーダ ) 富士通樋渡樋渡有 ( 国際担当 ) 東芝東芝柏木柏木治久治久 ( 国際担当 ) 半導体理工学研究センター富重富重了一了一

More information

富士通セミコンダクタープレスリリース 2009/05/19

富士通セミコンダクタープレスリリース 2009/05/19 [ デバイス ] 2009 年 5 月 19 日富士通マイクロエレクトロニクス株式会社 世界初!125 動作の SiP 向け低消費電力メモリを新発売 ~ メモリの耐熱性向上により 消費電力の大きな高性能デジタル家電に最適 ~ 富士通マイクロエレクトロニクス株式会社 ( 注 1) は DDR SDRAM インターフェースを持つメモリでは世界で初めて動作温度範囲を 125 まで拡張したコンシューマ FCRAM(

More information

機能検証トレーニング コース一覧

機能検証トレーニング コース一覧 機能検証トレーニング コース一覧 日本シノプシス合同会社 2016.03 トレーニング コース一覧 VCS/DVE 基本コース VCS-NLP/VC LP 基本コース VC Verification IP AXI 基本コース (UVM 版 ) VC Verification IP USB 基本コース (UVM 版 ) Verdi 3 基本コース SpyGlass Lint コース SpyGlass

More information

Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc

Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc 東芝 CMOS デジタル集積回路シリコンモノリシック TC4011BP,TC4011BF,TC4011BFT TC4011BP/TC4011BF/TC4011BFT Quad 2 Input NAND Gate は 2 入力の正論理 NAND ゲートです これらのゲートの出力は すべてインバータによるバッファが付加されているため 入出力特性が改善され 負荷容量の増加による伝達時間の変動が最小限に抑えられます

More information

IBIS Quality Framework IBIS モデル品質向上のための枠組み

IBIS Quality Framework IBIS モデル品質向上のための枠組み Quality Framework モデル品質向上のための枠組み EDA 標準 WG 1 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 2 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 3 1. 活動の背景

More information

基本的なノイズ発生メカニズムとその対策 電源 GND バウンス CMOS デジタル回路におけるスイッチング動作に伴い 駆動 MOS トランジスタのソース / ドレインに過渡的な充放電電流 及び貫通電流が生じます これが電源 GND に流れ込む際 配線の抵抗成分 及びインダクタンス成分によって電源電圧

基本的なノイズ発生メカニズムとその対策 電源 GND バウンス CMOS デジタル回路におけるスイッチング動作に伴い 駆動 MOS トランジスタのソース / ドレインに過渡的な充放電電流 及び貫通電流が生じます これが電源 GND に流れ込む際 配線の抵抗成分 及びインダクタンス成分によって電源電圧 デジアナ混載 IC ミックスド シグナル IC 設計の留意点 2005 年 5 月初版 2010 年 10 月改訂作成 : アナロジスト社森本浩之 まえがきデジタル アナログ混載 IC の回路本来の実力を引き出すためにはアナログ回路とデジタ ル回路の不要な干渉を抑える必要があり ノウハウを要します ですが十分な理解と注意の元で設 計を行えばさほど混載を恐れる必要もありません 用語 IP: Intellectual

More information

Microsoft PowerPoint - 9.Analog.ppt

Microsoft PowerPoint - 9.Analog.ppt 9 章 CMOS アナログ基本回路 1 デジタル情報とアナログ情報 アナログ情報 大きさ デジタル信号アナログ信号 デジタル情報 時間 情報処理システムにおけるアナログ技術 通信 ネットワークの高度化 無線通信, 高速ネットワーク, 光通信 ヒューマンインタフェース高度化 人間の視覚, 聴覚, 感性にせまる 脳型コンピュータの実現 テ シ タルコンヒ ュータと相補的な情報処理 省エネルギーなシステム

More information

SICE東北支部研究集会資料(2009年)

SICE東北支部研究集会資料(2009年) 計測自動制御学会東北支部第 5 回研究集会 (9.7.5) 資料番号 5- FPGA を用いたステッピングモータの制御に関する検討 Control of a Stepping Motor using FPGA 萩原正基 *, 秋山宜万 *, 松尾健史 *, 三浦武 *, 谷口敏幸 * Masaki Hagiwara*, oshikazu Akiyama*, Kenshi Matsuo*, Takeshi

More information

1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合(

1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合( 1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合( 理事長 : 豊木則行 / 以下 LEAP と略記 ) と国立大学法人東京大学は このたび マイコン等に使われる論理集積回路の大幅な省エネ化を可能とする

More information

Microsoft PowerPoint - 4.CMOSLogic.ppt

Microsoft PowerPoint - 4.CMOSLogic.ppt 第 4 章 CMOS 論理回路 (1) CMOS インバータ 2008/11/18 広島大学岩田穆 1 抵抗負荷のインバータ V dd ( 正電源 ) R: 負荷抵抗 In Vin Out Vout n-mos 駆動トランジスタ グランド 2008/11/18 広島大学岩田穆 2 抵抗負荷のインバータ V gs I d Vds n-mos 駆動トランジスタ ドレイン電流 I d (n-mos) n-mosの特性

More information

スイッチ ファブリック

スイッチ ファブリック CHAPTER 4 この章では Cisco CRS-1 キャリアルーティングシステムのについて説明します この章の内容は 次のとおりです の概要 の動作 HS123 カード 4-1 の概要 の概要 は Cisco CRS-1 の中核部分です はルーティングシステム内の MSC( および関連する PLIM) と他の MSC( および関連する PLIM) を相互接続し MSC 間の通信を可能にします は

More information

Microsoft PowerPoint - 集積回路工学(11)_LP改_100112

Microsoft PowerPoint - 集積回路工学(11)_LP改_100112 集積回路工学 東京工業大学大学院理工学研究科電子物理工学専攻 松澤昭 2//3 集積回路工学 () () 低消費電力設計 デバイスと回路設計 資料は松澤研のホームページ http://ssc.pe.titech.ac.jp にあります 2//3 集積回路工学 () 2 携帯電話 低消費電力技術無しでは携帯機器は実現しない!! 現在の携帯電話は万能の通信 A 機器である 携帯電話 (WCDMA/GSM)

More information

Microsoft PowerPoint - 3.3タイミング制御.pptx

Microsoft PowerPoint - 3.3タイミング制御.pptx 3.3 タイミング制御 ハザードの回避 同期式回路と非同期式回路 1. 同期式回路 : 回路全体で共通なクロックに合わせてデータの受け渡しをする 通信における例 :I 2 C(1 対 N 通信 ) 2. 非同期式回路 : 同一のクロックを使用せず データを受け渡す回路間の制御信号を用いてデータの受け渡しをす 通信における例 :UART(1 対 1 通信 ) 2 3.3.1 ハザード 3 1 出力回路のハザード

More information

Microsoft Word - TC74HC107AP_AF_J_P9_060201_.doc

Microsoft Word - TC74HC107AP_AF_J_P9_060201_.doc 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC17AP,TC74HC17AF Dual J-K Flip-Flop with Clear TC74HC17A は シリコンゲート CMOS 技術を用いた高速 CMOS JK フリップフロップです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます J および K 入力に与えられた論理レベルに従って クロックの立ち下がりで出力が変化します

More information

PIC の書き込み解説 PICライターを使うときに間違った使い方を見受ける 書き込み失敗の原因は知識不足にある やってはいけないことをしている 単に失敗だけならまだしも部品を壊してしまう 正しい知識を身に着けよう 書き込みに必要なピンと意味 ICSPを意識した回路設計の必要性 ICSP:In Cir

PIC の書き込み解説 PICライターを使うときに間違った使い方を見受ける 書き込み失敗の原因は知識不足にある やってはいけないことをしている 単に失敗だけならまだしも部品を壊してしまう 正しい知識を身に着けよう 書き込みに必要なピンと意味 ICSPを意識した回路設計の必要性 ICSP:In Cir PIC の書き込み解説 PICライターを使うときに間違った使い方を見受ける 書き込み失敗の原因は知識不足にある やってはいけないことをしている 単に失敗だけならまだしも部品を壊してしまう 正しい知識を身に着けよう 書き込みに必要なピンと意味 ICSPを意識した回路設計の必要性 ICSP:In Circuit Serial Programmming 原則論を解説 PIC の種類によって多少異なる 1

More information

NJM78L00S 3 端子正定電圧電源 概要 NJM78L00S は Io=100mA の 3 端子正定電圧電源です 既存の NJM78L00 と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および 3.3V の出力電圧もラインアップしました 外形図 特長 出力電流 10

NJM78L00S 3 端子正定電圧電源 概要 NJM78L00S は Io=100mA の 3 端子正定電圧電源です 既存の NJM78L00 と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および 3.3V の出力電圧もラインアップしました 外形図 特長 出力電流 10 端子正定電圧電源 概要 は Io=mA の 端子正定電圧電源です 既存の NJM78L と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および.V の出力電圧もラインアップしました 外形図 特長 出力電流 ma max. 出力電圧精度 V O ±.% 高リップルリジェクション セラミックコンデンサ対応 過電流保護機能内蔵 サーマルシャットダウン回路内蔵 電圧ランク V,.V,

More information

Microsoft Word - TC4013BP_BF_J_P9_060601_.doc

Microsoft Word - TC4013BP_BF_J_P9_060601_.doc 東芝 CMOS デジタル集積回路シリコンモノリシック TC4013BP,TC4013BF TC4013BP/TC4013BF Dual D-Type Flip Flop は 2 回路の独立な D タイプ フリップフロップです DATA 入力に加えられた入力レベルはクロックパルスの立ち上がりで Q および Q 出力に伝送されます SET 入力を H RESET 入力を L にすると Q 出力は H Q

More information

untitled

untitled 1-1 1.CMOS 技術の最前線 国際半導体技術ロードマップから見た CMOS 技術動向 Trends in CMOS Technology Based on ITRS 2011 Edition 石内秀美 ITRS( 国際半導体技術ロードマップ ) は, 世界 5 極 ( 欧州, 日本, 韓国, 台湾, 米国 ) の半導体工業会 (ESIA,JEI- TA,KSIA,TSIA,SIA) がスポンサーとなって,

More information

Microsoft PowerPoint - 集積回路工学(5)_ pptm

Microsoft PowerPoint - 集積回路工学(5)_ pptm 集積回路工学 東京工業大学大学院理工学研究科電子物理工学専攻 松澤昭 2009/0/4 集積回路工学 A.Matuzawa (5MOS 論理回路の電気特性とスケーリング則 資料は松澤研のホームページ htt://c.e.titech.ac.j にあります 2009/0/4 集積回路工学 A.Matuzawa 2 インバータ回路 このようなインバータ回路をシミュレーションした 2009/0/4 集積回路工学

More information

Microsoft PowerPoint - 6.memory.ppt

Microsoft PowerPoint - 6.memory.ppt 6 章半導体メモリ 広島大学岩田穆 1 メモリの分類 リードライトメモリ : RWM リードとライトができる ( 同程度に高速 ) リードオンリメモリ : ROM 読み出し専用メモリ, ライトできない or ライトは非常に遅い ランダムアクセスメモリ : RAM 全番地を同時間でリードライトできる SRAM (Static Random Access Memory) 高速 DRAM (Dynamic

More information

Microsoft PowerPoint - 【最終提出版】 MATLAB_EXPO2014講演資料_ルネサス菅原.pptx

Microsoft PowerPoint - 【最終提出版】 MATLAB_EXPO2014講演資料_ルネサス菅原.pptx MATLAB/Simulink を使用したモータ制御アプリのモデルベース開発事例 ルネサスエレクトロニクス株式会社 第二ソリューション事業本部産業第一事業部家電ソリューション部 Rev. 1.00 2014 Renesas Electronics Corporation. All rights reserved. IAAS-AA-14-0202-1 目次 1. はじめに 1.1 モデルベース開発とは?

More information

Microsoft Word - TC4017BP_BF_J_P10_060601_.doc

Microsoft Word - TC4017BP_BF_J_P10_060601_.doc 東芝 CMOS デジタル集積回路シリコンモノリシック TC4017BP,TC4017BF TC4017BP/TC4017BF Decade Counter/Divider は ステージの D タイプ フリップフロップより成る 進ジョンソンカウンタで 出力を 進数に変換するためのデコーダを内蔵しています CLOCK あるいは CLOCK INHIBIT 入力に印加されたカウントパルスの数により Q0~Q9

More information

RMS(Root Mean Square value 実効値 ) 実効値は AC の電圧と電流両方の値を規定する 最も一般的で便利な値です AC 波形の実効値はその波形から得られる パワーのレベルを示すものであり AC 信号の最も重要な属性となります 実効値の計算は AC の電流波形と それによって

RMS(Root Mean Square value 実効値 ) 実効値は AC の電圧と電流両方の値を規定する 最も一般的で便利な値です AC 波形の実効値はその波形から得られる パワーのレベルを示すものであり AC 信号の最も重要な属性となります 実効値の計算は AC の電流波形と それによって 入門書 最近の数多くの AC 電源アプリケーションに伴う複雑な電流 / 電圧波形のため さまざまな測定上の課題が発生しています このような問題に対処する場合 基本的な測定 使用される用語 それらの関係について理解することが重要になります このアプリケーションノートではパワー測定の基本的な考え方やパワー測定において重要な 以下の用語の明確に定義します RMS(Root Mean Square value

More information

富士通 UNIX サーバ SPARC Enterprise M4000 とAPC PowerChute Network Shutdown v2.2.3 との連携動作検証

富士通 UNIX サーバ SPARC Enterprise M4000 とAPC PowerChute Network Shutdown v2.2.3 との連携動作検証 動作確認完了報告書 評価内容 : 富士通 UNIX サーバ SPARC Enterprise M4000 と APC PowerChute Network Shutdown v2.2.3 との連携動作検証 評価実施者 : 白坂健一郎会社名 : 株式会社エーピーシー ジャパン評価実施日 : 2008 年 6 月 16 日 6 月 18 日 SEET080059-005 備考 : 株式会社エーピーシー

More information

CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続

CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続 CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを

More information

アクティブフィルタ テスト容易化設計

アクティブフィルタ テスト容易化設計 発振を利用したアナログフィルタの テスト 調整 群馬大学工学部電気電子工学科高橋洋介林海軍小林春夫小室貴紀高井伸和 発表内容. 研究背景と目的. 提案回路 3. 題材に利用したアクティブフィルタ 4. 提案する発振によるテスト方法 AG( 自動利得制御 ) バンドパス出力の帰還による発振 3ローパス出力の帰還による発振 4ハイパス出力の帰還による発振. 結果 6. まとめ 発表内容. 研究背景と目的.

More information

富士通セミコンダクター株式会社発表資料

富士通セミコンダクター株式会社発表資料 安心 安全を実現する安全を実現する FM3 マイコン 2012 年 6 月富士通セミコンダクター株式会社マイコンソリューション事業本部五十嵐稔行 Copyright 2010 FUJITSU LIMITED 目次 FM3 ロードマップ 安心 安全への取り組み安全への取り組み 1 Copyright 2010 FUJITSU LIMITED CPUロードマップとITRON系RTOS製品 T-Kernel/μT-Kernel

More information

NJU72501 チャージポンプ内蔵 圧電用スイッチングドライバ 概要 NJU72501はチャージポンプ回路を内蔵し 最大で3V 入力から 18Vppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更すること

NJU72501 チャージポンプ内蔵 圧電用スイッチングドライバ 概要 NJU72501はチャージポンプ回路を内蔵し 最大で3V 入力から 18Vppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更すること チャージポンプ内蔵 圧電用スイッチングドライバ 概要 はチャージポンプ回路を内蔵し 最大で3 入力から 18ppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更することができます また シャットダウン機能を備えており 入力信号を検出し無信号入力時には内部回路を停止することでバッテリーの長寿命化に貢献します

More information

TC74HC00AP/AF

TC74HC00AP/AF 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC00AP,TC74HC00AF Quad 2-Input NAND Gate TC74HC00A は シリコンゲート CMOS 技術を用いた高速 CMOS 2 入力 NAND ゲートです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 内部回路はバッファ付きの 3 段構成であり 高い雑音余裕度と安定な出力が得られます

More information

問題 バイポーラ電源がないと 正と負の電圧や電流を瞬断なくテスト機器に供給することが困難になります 極性反転リレーやスイッチ マトリクスを持つ 1 象限または 2 象限電源では V またはその近傍に不連続が生じ これが問題になる場合があります ソリューション 2 象限電圧のペアを逆直列に接続すれば

問題 バイポーラ電源がないと 正と負の電圧や電流を瞬断なくテスト機器に供給することが困難になります 極性反転リレーやスイッチ マトリクスを持つ 1 象限または 2 象限電源では V またはその近傍に不連続が生じ これが問題になる場合があります ソリューション 2 象限電圧のペアを逆直列に接続すれば 太陽電池セル / モジュール向けテスト ソリューション Agilent 663XB 電源を逆接続して 太陽電池セル / モジュール テスト用の 4 象限動作を実現 Application Note 概要 電源を使って太陽電池セル / モジュールの性能を完全に特性評価するには 電圧を正方向と逆方向で印加する必要があります ソーラ デバイスが明状態 ( 光が照射された状態 ) のときは 電源は可変電圧負荷として動作し

More information

Microsoft Word - N-TM307取扱説明書.doc

Microsoft Word - N-TM307取扱説明書.doc Page 1 of 12 2CHGATEANDDELAYGENERATORTYPE2 N-TM307 取扱説明書 初版発行 2015 年 10 月 05 日 最新改定 2015 年 10 月 05 日 バージョン 1.00 株式会社 テクノランドコーポレーション 190-1212 東京都西多摩郡瑞穂町殿ヶ谷 902-1 電話 :042-557-7760 FAX:042-557-7727 E-mail:info@tcnland.co.jp

More information

PFC回路とAC-DC変換回路の研究

PFC回路とAC-DC変換回路の研究 第 2 回電気学会東京支部栃木 群馬支所合同研究発表会 2012/2/29 EG1112 PFC 回路と ACDC 変換器 村上和貴小堀康功邢林高虹 小野澤昌徳小林春夫高井伸和新津葵一 ( 群馬大学 ) Outline 研究背景と目的 PFCについて 従来 PFC 付 ACDC 変換器 新提案 PFC 付 ACDC 変換器 シミュレーションによる検討 まとめ Outline 研究背景と目的 PFCについて

More information

3.5 トランジスタ基本増幅回路 ベース接地基本増幅回路 C 1 C n n 2 R E p v V 2 v R E p 1 v EE 0 VCC 結合コンデンサ ベース接地基本増幅回路 V EE =0, V CC =0として交流分の回路 (C 1, C 2 により短絡 ) トランジスタ

3.5 トランジスタ基本増幅回路 ベース接地基本増幅回路 C 1 C n n 2 R E p v V 2 v R E p 1 v EE 0 VCC 結合コンデンサ ベース接地基本増幅回路 V EE =0, V CC =0として交流分の回路 (C 1, C 2 により短絡 ) トランジスタ 3.4 の特性を表す諸量 入力 i 2 出力 負荷抵抗 4 端子 (2 端子対 ) 回路としての の動作量 (i) 入力インピーダンス : Z i = (ii) 電圧利得 : A v = (iii) 電流利得 : A i = (iv) 電力利得 : A p = i 2 v2 i 2 i 2 =i 2 (v) 出力インピーダンス : Z o = i 2 = 0 i 2 入力 出力 出力インピーダンスの求め方

More information

等価回路図 絶対最大定格 (T a = 25ºC) 項目記号定格単位 入力電圧 1 V IN 15 V 入力電圧 2 V STB GND-0.3~V IN+0.3 V 出力電圧 V GND-0.3~V IN+0.3 V 出力電流 I 120 ma 許容損失 P D 200 mw 動作温度範囲 T o

等価回路図 絶対最大定格 (T a = 25ºC) 項目記号定格単位 入力電圧 1 V IN 15 V 入力電圧 2 V STB GND-0.3~V IN+0.3 V 出力電圧 V GND-0.3~V IN+0.3 V 出力電流 I 120 ma 許容損失 P D 200 mw 動作温度範囲 T o 小型スタンバイ機能付高精度正電圧レギュレータ 概要 NJU7241 シリーズは, 出力電圧精度 ±2% を実現したスタンバイ機能付の低消費電流正電圧レギュレータ IC で, 高精度基準電圧源, 誤差増幅器, 制御トランジスタ, 出力電圧設定用抵抗及び短絡保護回路等で構成されています 出力電圧は内部で固定されており, 下記バージョンがあります また, 小型パッケージに搭載され, 高出力でありながらリップル除去比が高く,

More information

NSW キャリア採用募集職種一覧 2018/8/16 現在 求人番号 職種対象業務必要とするスキル 経験 資格等勤務地 1 営業スペシャリスト金融 ( 損保 生保 クレジット ) 業でのソリューション営業 IT 業界での営業経験 金融業界 IT 業界での人脈がある方尚可 渋谷 2 プロジェクトマネー

NSW キャリア採用募集職種一覧 2018/8/16 現在 求人番号 職種対象業務必要とするスキル 経験 資格等勤務地 1 営業スペシャリスト金融 ( 損保 生保 クレジット ) 業でのソリューション営業 IT 業界での営業経験 金融業界 IT 業界での人脈がある方尚可 渋谷 2 プロジェクトマネー NSW キャリア採用募集職種一覧 2018/8/16 現在 1 営業スペシャリスト金融 ( 損保 生保 クレジット ) 業でのソリューション営業 IT 業界での営業経験 金融業界 IT 業界での人脈がある方尚可 2 プロジェクトマネージャシステム開発またはインフラ構築のプロジェクトマネージャ プロジェクトマネージャ経験 PMP の資格保有者 高度情報処理試験資格保有者尚可 3 プロジェクトマネージャ生保または損保システム開発のプロジェクトマネージャ

More information

Original (English version) Copyright 2001 Semiconductor Industry Association All rights reserved ITRS 2706 Montopolis Drive Austin, Texas

Original (English version) Copyright 2001 Semiconductor Industry Association All rights reserved ITRS 2706 Montopolis Drive Austin, Texas INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS 2001 EDITION EECA, European Electronic Component Manufacturers Association () JEITA, Japan Electronics and Information Technology Industries Association

More information

NCB564個別00版

NCB564個別00版 HES-M00 シリーズの新機能 脱調レス / 脱調検出 1 1. 概要 EtherCAT モーションコントロール機能内蔵 2 相マイクロステップモータドライバ HES-M00 シリーズにエンコーダ入力が追加され, 脱調検出 / 脱調レス等の機能が付加されました 2. 仕様 項目 仕様 備考 制御軸数 1 ボードで 1 軸制御 最大 枚 ( 軸制御 ) までスタック可能 電源電圧 ( モータ駆動電圧

More information

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは?

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは? アルテラ FPGA 向け PLL リコンフィグの応用回路 1. PLL リコンフィグとは アルテラ FPGA は PLL 機能を内蔵しています PLL を利用して基本周波数を逓倍 分周したクロックを利用することができます 通常 FPGA 開発ツール Quartus2( 以下 Q2) の MegaWizard プラグインマネージャを利用して PLL を設定し 希望のクロック周波数を得ることができます

More information

TO: Katie Magee

TO:	Katie Magee アプリケーション ノート AN-1053 ip1201 または ip1202 を搭載した回路の電源起動法 David Jauregui, International Rectifier 目次項 1 はじめに...2 2 電源起動法...2 2.1 シーケンシャルな立ち上げ...3 2.2 比例関係を保った立ち上げ...3 2.3 同時立ち上げ...4 3 結論...6 多くの高性能な DSP( デジタル

More information

Microsoft Word - TC4538BP_BF_J_2002_040917_.doc

Microsoft Word - TC4538BP_BF_J_2002_040917_.doc 東芝 CMOS デジタル集積回路シリコンモノリシック TC438BP,TC438BF TC438BP/TC438BF Dual Precision Retriggerable/Resettable Monostable Multivibrator は リトリガ動作 リセット動作の可能な単安定マルチバイブレータでトリガは A B 2 つの入力により立ち上がり および立ち下がりのどちらでも行うこともできます

More information

Microsoft Word - TC74HCT245AP_AF_J_P8_060201_.doc

Microsoft Word - TC74HCT245AP_AF_J_P8_060201_.doc 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HCT245AP,TC74HCT245AF Octal Bus Transceiver TC74HCT245A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 回路入り双方向性バスバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レべルですので TTL レベルのバスに直結可能です

More information

名称 型名 SiC ゲートドライバー SDM1810 仕様書 適用 本仕様書は SiC-MOSFET 一体取付形 2 回路ゲートドライバー SDM1810 について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET

名称 型名 SiC ゲートドライバー SDM1810 仕様書 適用 本仕様書は SiC-MOSFET 一体取付形 2 回路ゲートドライバー SDM1810 について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET 1 1. 適用 本は SiC-MOSFET 一体取付形 2 回路ゲートドライバー について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET パワーモジュール BSM180D12P2C101 に直接実装できる形状で SiC-MOSFET のゲート駆動回路と DC-DC コンバータを 1 ユニット化したものです SiC-MOSFET

More information

ムーアの法則に関するレポート

ムーアの法則に関するレポート 情報理工学実験レポート 実験テーマ名 : ムーアの法則に関する調査 職員番号 4570 氏名蚊野浩 提出日 2019 年 4 月 9 日 要約 大規模集積回路のトランジスタ数が 18 ヶ月で2 倍になる というムーアの法則を検証した その結果 Intel 社のマイクロプロセッサに関して 1971 年から 2016 年の平均で 26.4 ヶ月に2 倍 というペースであった このことからムーアの法則のペースが遅くなっていることがわかった

More information

スライド 1

スライド 1 パワーインダクタ および高誘電率系チップ積層セラミックコンデンサの動的モデルについて 1 v1.01 2015/6 24 August 2015 パワーインダクタの動的モデルについて 2 24 August 2015 24 August 2015 動的モデルの必要性 Q. なぜ動的モデルが必要なのか? A. 静的モデルでは リアルタイムに変化するインダクタンスを反映したシミュレーション結果が得られないから

More information

スライド 1

スライド 1 SoC -SWG ATE -SWG 2004 2005 1 SEAJ 2 VLSI 3 How can we improve manageability of the divergence between validation and manufacturing equipment? What is the cost and capability optimal SOC test approach?

More information

スライド 1

スライド 1 RL78/G13 周辺機能紹介安全機能 ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ 安全機能の概要 フラッシュ メモリ CRC 演算機能 RAM パリティ エラー検出機能 データの保護機能 RAM ガード機能 SFR ガード機能 不正メモリ アクセス機能 周辺機能を使用した安全機能 周波数検出機能 A/D

More information

スライド 1

スライド 1 RL78/G13 周辺機能紹介 ADC A/D コンバータ ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ ADC の概要 ソフトウエア トリガ セレクト モード 連続変換モードのプログラム サンプル紹介 2 ADC の概要 3 ADC のブロック図 パワー オフが可能 入力 選択 記憶 比較 基準電圧 変換結果

More information

統合的高信頼化設計のためのモデル化と検出 訂正 回復技術 研究代表者安浦寛人九州大学大学院システム情報科学研究院 DVLSI 領域会議 (2011/7/2) DVLSI 安浦チーム 1 研究の目標 さまざまな種類のエラー ( 製造故障 ソフトエラー タイミングエラー 設計誤り 不完全な仕様に基づく誤

統合的高信頼化設計のためのモデル化と検出 訂正 回復技術 研究代表者安浦寛人九州大学大学院システム情報科学研究院 DVLSI 領域会議 (2011/7/2) DVLSI 安浦チーム 1 研究の目標 さまざまな種類のエラー ( 製造故障 ソフトエラー タイミングエラー 設計誤り 不完全な仕様に基づく誤 統合的高信頼化設計のためのモデル化と検出 訂正 回復技術 研究代表者安浦寛人九州大学大学院システム情報科学研究院 研究の目標 さまざまな種類のエラー ( 製造故障 ソフトエラー タイミングエラー 設計誤り 不完全な仕様に基づく誤り 悪意のある攻撃など ) に対して 統一的な視点からディジタルLSIシステムのディペンダビリティを確保するための設計技術の確立を目指す ディペンダビリティの解析と対策回路の合成を行うEA

More information

降圧コンバータIC のスナバ回路 : パワーマネジメント

降圧コンバータIC のスナバ回路 : パワーマネジメント スイッチングレギュレータシリーズ 降圧コンバータ IC では スイッチノードで多くの高周波ノイズが発生します これらの高調波ノイズを除去する手段の一つとしてスナバ回路があります このアプリケーションノートでは RC スナバ回路の設定方法について説明しています RC スナバ回路 スイッチングの 1 サイクルで合計 の損失が抵抗で発生し スイッチングの回数だけ損失が発生するので 発生する損失は となります

More information

<4D F736F F F696E74202D E93788B5A8F7088CF88F589EF95F18D902D B5A8F7090EA96E588CF88F589EF BC967B

<4D F736F F F696E74202D E93788B5A8F7088CF88F589EF95F18D902D B5A8F7090EA96E588CF88F589EF BC967B 委員長樋渡有 ( 株式会社東芝 ) 1 委員会の目的 組織概要 EDA( Electronic Design Automation ) に関連する技術およびその標準化の動向を調査し その発展 推進を図り もって国内外の関係業界の発展に寄与することを目的とする ミッション 日本エレクトロニクス業界全体の EDA 技術レベルの向上 米国 EDA ベンダ主導の国際 EDA 標準化に対し 日本業界の意向 意見

More information

招待論文 フルスペック 8K スーパーハイビジョン圧縮記録装置の開発 3.3 記録制御機能と記録媒体 144 Gbps の映像信号を 1/8 に圧縮した場合 18 Gbps 程度 の転送速度が要求される さらに音声データやその他のメ タデータを同時に記録すると 記録再生には 20 Gbps 程度 の転送性能が必要となる また 記録媒体は記録装置から 着脱して持ち運ぶため 不慮の落下などにも耐性のあるこ

More information

形式 :WYPD 絶縁 2 出力計装用変換器 W UNIT シリーズ パルスアイソレータ ( センサ用電源付 2 出力形 ) 主な機能と特長 パルス入力信号を絶縁して各種のパルス出力信号に変換 オープンコレクタ 電圧パルス リレー接点パルス出力を用意 センサ用電源内蔵 耐電圧 2000V AC 密着

形式 :WYPD 絶縁 2 出力計装用変換器 W UNIT シリーズ パルスアイソレータ ( センサ用電源付 2 出力形 ) 主な機能と特長 パルス入力信号を絶縁して各種のパルス出力信号に変換 オープンコレクタ 電圧パルス リレー接点パルス出力を用意 センサ用電源内蔵 耐電圧 2000V AC 密着 絶縁 2 出力計装用変換器 W UNIT シリーズ パルスアイソレータ ( センサ用電源付 2 出力形 ) 主な機能と特長 パルス入力信号を絶縁して各種のパルス出力信号に変換 オープンコレクタ 電圧パルス リレー接点パルス出力を用意 センサ用電源内蔵 耐電圧 2000V AC 密着取付可能 アプリケーション例 フィールド側のパルス信号を直流的に絶縁してノイズ対策を行う パルス出力の種類を変換 ( 例

More information

形式 :PDU 計装用プラグイン形変換器 M UNIT シリーズ パルス分周変換器 ( レンジ可変形 ) 主な機能と特長 パルス入力信号を分周 絶縁して単位パルス出力信号に変換 センサ用電源内蔵 パルス分周比は前面のスイッチで可変 出力は均等パルス オープンコレクタ 電圧パルス リレー接点パルス出力

形式 :PDU 計装用プラグイン形変換器 M UNIT シリーズ パルス分周変換器 ( レンジ可変形 ) 主な機能と特長 パルス入力信号を分周 絶縁して単位パルス出力信号に変換 センサ用電源内蔵 パルス分周比は前面のスイッチで可変 出力は均等パルス オープンコレクタ 電圧パルス リレー接点パルス出力 計装用プラグイン形変換器 M UNIT シリーズ パルス分周変換器 ( レンジ可変形 ) 主な機能と特長 パルス入力信号を分周 絶縁して単位パルス出力信号に変換 センサ用電源内蔵 パルス分周比は前面のスイッチで可変 出力は均等パルス オープンコレクタ 電圧パルス リレー接点パルス出力を用意 密着取付可能 アプリケーション例 容積式流量計のパルス信号を単位パルスに変換 機械の回転による無接点信号を単位パルスに変換

More information

目的 システムLSIの電力性能比 ( 性能 / 電力 ) 向上 背景 : 通勤電車のひとコマ 一昔前 今は 社会全体が要求する情報処理能力の飛躍的増大 CREST ULP 領域公開シンポジウム ( 東京大学中村宏 ) 2012/11/30 2

目的 システムLSIの電力性能比 ( 性能 / 電力 ) 向上 背景 : 通勤電車のひとコマ 一昔前 今は 社会全体が要求する情報処理能力の飛躍的増大 CREST ULP 領域公開シンポジウム ( 東京大学中村宏 ) 2012/11/30 2 回路 ~ アーキテクチャ ~ システムソフトウェア協調で実現する低消費電力化技術 プロジェクト名 : 革新的電源制御による次世代超低電力高性能システム LSI の研究 中村宏 ( 東京大学 ) 宇佐美公良 ( 芝浦工業大学 ) 天野英晴 ( 慶應義塾大学 ) 近藤正章 ( 電気通信大学 ) 並木美太郎 ( 東京農工大学 ) 黒田忠広 ( 慶應義塾大学 ) 目的 システムLSIの電力性能比 ( 性能

More information

【NanotechJapan Bulletin】10-9 INNOVATIONの最先端<第4回>

【NanotechJapan Bulletin】10-9 INNOVATIONの最先端<第4回> 企画特集 10-9 INNOVATION の最先端 Life & Green Nanotechnology が培う新技術 < 第 4 回 > プリンテッドエレクトロニクス時代実現に向けた材料 プロセス基盤技術の開拓 NEDO プロジェクトプロジェクトリーダー東京 学教授染 隆夫 に聞く 図6 4 3 解像度を変えた TFT アレイによる電子ペーパー 提供 凸版印刷 株 大面積圧力センサの開発

More information

Microsoft Word - TC74HC245_640AP_AF_P8_060201_.doc

Microsoft Word - TC74HC245_640AP_AF_P8_060201_.doc 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC245AP,TC74HC245AF,TC74HC640AP,TC74HC640AF Octal Bus Traceiver TC74HC245AP/AF 3-State, Non-Inverting TC74HC640AP/AF 3-State, Inverting TC74HC245AP/640AP TC74HC245A/640A

More information

NJM78L00 3 端子正定電圧電源 概要高利得誤差増幅器, 温度補償回路, 定電圧ダイオードなどにより構成され, さらに内部に電流制限回路, 熱暴走に対する保護回路を有する, 高性能安定化電源用素子で, ツェナーダイオード / 抵抗の組合せ回路に比べ出力インピーダンスが改良され, 無効電流が小さ

NJM78L00 3 端子正定電圧電源 概要高利得誤差増幅器, 温度補償回路, 定電圧ダイオードなどにより構成され, さらに内部に電流制限回路, 熱暴走に対する保護回路を有する, 高性能安定化電源用素子で, ツェナーダイオード / 抵抗の組合せ回路に比べ出力インピーダンスが改良され, 無効電流が小さ 3 端子正定電圧電源 概要高利得誤差増幅器, 温度補償回路, 定電圧ダイオードなどにより構成され, さらに内部に電流制限回路, 熱暴走に対する保護回路を有する, 高性能安定化電源用素子で, ツェナーダイオード / 抵抗の組合せ回路に比べ出力インピーダンスが改良され, 無効電流が小さくなり, さらに雑音特性も改良されています 外形 UA EA (5V,9V,12V のみ ) 特徴 過電流保護回路内蔵

More information

富士通セミコンダクタープレスリリース 2013/04/22

富士通セミコンダクタープレスリリース 2013/04/22 [ プレスリリース ] 2013 年 4 月 22 日富士通セミコンダクター株式会社 低炭素社会に貢献するエナジーハーベスティング電源 IC 2 製品を新発売 ~ 電子機器やワイヤレスセンサーノードなどの電池レス化を実現 ~ 富士通セミコンダクター株式会社 ( 注 1) は エナジーハーベスティング電源 IC として 降圧型 DC/DC コンバーター ( 注 2) MB39C811 と 昇圧型 DC/DC

More information

elm73xxxxxxa_jp.indd

elm73xxxxxxa_jp.indd 概要 ELM73xxxxxxAは 遅延機能付きの CMOS 電圧検出器 ICであり 遅延時間は外付けコンデンサで調整可能です また 非常に低い消費電流 (Tpy.26nA) で動作します ELM73xxxBxxAシリーズはマニュアルリセット機能付きタイプで いつでも手動でリセットすることができます 出力スタイルは N-chオープンドレイン出力と CMOS 出力の 2つがあります 電源電圧 ddは検出電圧以下に低下したとき

More information

VLSI工学

VLSI工学 25/1/18 計算機論理設計 A.Matsuzawa 1 計算機論理設計 (A) (Computer Logic Design (A)) 東京工業大学大学院理工学研究科電子物理工学専攻 松澤昭 3. フリップフロップ回路とその応用 25/1/18 計算機論理設計 A.Matsuzawa 2 25/1/18 計算機論理設計 A.Matsuzawa 3 注意 この教科書では記憶回路を全てフリップフロップと説明している

More information

NJM2591 音声通信用ミキサ付き 100MHz 入力 450kHzFM IF 検波 IC 概要 外形 NJM259 1は 1.8 V~9.0 Vで動作する低消費電流タイプの音声通信機器用 FM IF 検波 IC で IF 周波数を 450kHz ( 標準 ) としています 発振器 ミキサ IF

NJM2591 音声通信用ミキサ付き 100MHz 入力 450kHzFM IF 検波 IC 概要 外形 NJM259 1は 1.8 V~9.0 Vで動作する低消費電流タイプの音声通信機器用 FM IF 検波 IC で IF 周波数を 450kHz ( 標準 ) としています 発振器 ミキサ IF 音声通信用ミキサ付き MHz 入力 45kHzFM IF 検波 IC 概要 外形 NJM59 は.8 V~9. Vで動作する低消費電流タイプの音声通信機器用 FM IF 検波 IC で IF 周波数を 45kHz ( 標準 ) としています 発振器 ミキサ IF リミッタアンプ クワドラチャ検波 フィルタアンプに加えノイズ検波回路とノイズコンパレータを内蔵しています V 特徴 低電圧動作.8V~9.V

More information

TC74HC4017AP/AF

TC74HC4017AP/AF 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC4017AP,TC74HC4017AF Decade Counter/Divider TC74HC4017A は シリコンゲート CMOS 技術を用いた高速 10 進ジョンソンカウンタです CMOS の特長である低い消費電力で 等価な LSTTL に匹敵する高速動作を実現できます CK あるいは CE 入力に印加されたカウントパルスの数により

More information

正転時とは反対に回転する これが逆転である 図 2(d) の様に 4 つのスイッチ全てが OFF の場合 DC モータには電流が流れず 停止する ただし 元々 DC モータが回転していた場合は 惰性でしばらく回転を続ける 図 2(e) の様に SW2 と SW4 を ON SW1 と SW3 を O

正転時とは反対に回転する これが逆転である 図 2(d) の様に 4 つのスイッチ全てが OFF の場合 DC モータには電流が流れず 停止する ただし 元々 DC モータが回転していた場合は 惰性でしばらく回転を続ける 図 2(e) の様に SW2 と SW4 を ON SW1 と SW3 を O コンピュータ工学講義プリント (1 月 29 日 ) 今回は TA7257P というモータ制御 IC を使って DC モータを制御する方法について学ぶ DC モータの仕組み DC モータは直流の電源を接続すると回転するモータである 回転数やトルク ( 回転させる力 ) は 電源電圧で調整でき 電源の極性を入れ替えると 逆回転するなどの特徴がある 図 1 に DC モータの仕組みを示す DC モータは

More information

電子回路I_8.ppt

電子回路I_8.ppt 電子回路 Ⅰ 第 8 回 電子回路 Ⅰ 9 1 講義内容 1. 半導体素子 ( ダイオードとトランジスタ ) 2. 基本回路 3. 増幅回路 小信号増幅回路 (1) 結合増幅回路 電子回路 Ⅰ 9 2 増幅の原理 増幅度 ( 利得 ) 信号源 増幅回路 負荷 電源 電子回路 Ⅰ 9 3 増幅度と利得 ii io vi 増幅回路 vo 増幅度 v P o o o A v =,Ai =,Ap = = vi

More information

JEITA 電子情報技術産業協会規格 Standard of Japan Electronics and Information Technology Industries Association ED-5001A 3. 3 V 電源電圧仕様 3.3V±0.3V (normal range) and

JEITA 電子情報技術産業協会規格 Standard of Japan Electronics and Information Technology Industries Association ED-5001A 3. 3 V 電源電圧仕様 3.3V±0.3V (normal range) and JEITA 電子情報技術産業協会規格 Standard of Japan Electronics and Information Technology Industries Association 3. 3 V 電源電圧仕様 3.3V±0.3V (normal range) and 2.7V to 3.6V(wide range) Power supply voltage and interface

More information

HA17458シリーズ データシート

HA17458シリーズ データシート お客様各位 カタログ等資料中の旧社名の扱いについて 1 年 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)

More information

NJW V 単相 DC ブラシレスモータドライバ 概要 NJW4320 は 24Vファンモータ用の単相 DCブラシレスモータドライバICです PWMソフトスイッチング方式を採用し 高効率でモータ駆動時の静音化が実現できます ロック保護回路 過電流検出回路 サーマルシャットダウン (TSD

NJW V 単相 DC ブラシレスモータドライバ 概要 NJW4320 は 24Vファンモータ用の単相 DCブラシレスモータドライバICです PWMソフトスイッチング方式を採用し 高効率でモータ駆動時の静音化が実現できます ロック保護回路 過電流検出回路 サーマルシャットダウン (TSD 2V 単相 DC ブラシレスモータドライバ 概要 は 2Vファンモータ用の単相 DCブラシレスモータドライバICです PWMソフトスイッチング方式を採用し 高効率でモータ駆動時の静音化が実現できます ロック保護回路 過電流検出回路 サーマルシャットダウン (TSD) 回路を内蔵し 安全性を高めています 回転数コントロールは 外部からの PWM 入力信号に対応しています 外形 V 特長 電源電圧範囲

More information

ハード・ソフト協調検証サービス

ハード・ソフト協調検証サービス ハード ソフトのトータルサービス 富士通エレクトロニクス株式会社株式会社富士通ソフトウェアテクノロジーズ 目次 モデル概要 モデル 特徴 このサービス利用のメリット サービスメニュー 1 企画から開発 量産までトータルでサポート 富士通エレクトロニクスと富士通ソフトウェアテクノロジーズはお客様の製品開発を 企画段階から開発 量産までサポートします 製品開発をサポートする検証 認定作業のご提供 製品要求仕様の作成をコンサルティング

More information

CCD リニアイメージセンサ用駆動回路 C CCD リニアイメージセンサ (S11155/S ) 用 C は 当社製 CCDリニアイメージセンサ S11155/S 用に開発された駆動回路です S11155/S11156-

CCD リニアイメージセンサ用駆動回路 C CCD リニアイメージセンサ (S11155/S ) 用 C は 当社製 CCDリニアイメージセンサ S11155/S 用に開発された駆動回路です S11155/S11156- CCD リニアイメージセンサ用駆動回路 C11165-02 CCD リニアイメージセンサ (S11155/S11156-2048-02) 用 C11165-02は 当社製 CCDリニアイメージセンサ S11155/S11156-2048-02 用に開発された駆動回路です S11155/S11156-2048-02と組み合わせることにより分光器に使用できます C11165-02 は CCD 駆動回路

More information

AKI-PIC16F877A開発キット (Ver1

AKI-PIC16F877A開発キット (Ver1 STM32F101C8T6 STM32F103CxT6 マイコンキット仕様書 (Ver2012.05.11) この文書の情報は事前の通知なく変更されることがあります 本開発キットを使用したことによる 損害 損失については一切の責任を負いかねます 製造上の不良がございましたら 良品とお取替えいたします それ以外の責についてご容赦ください 変更履歴 Version Ver2012.05.08 新規 Ver2012.05.11

More information

RXファミリ搭載マイコン評価ボード

RXファミリ搭載マイコン評価ボード RX ファミリ搭載マイコン評価ボード一覧 1 200 シリーズ (210, 21A, 220) RX210/ RX220 64pin HSBRX210/220-100B (RX210/220-) RX210/ RX220 64pin HSBRX210/220-64B (RX210/220-64pin) RX21A アナログ信号源サーミスタ アナログ切断検出模擬回路 アナログ信号源サーミスタ アナログ切断検出模擬回路

More information

ブロック図 真理値表 入力出力 OUTn (t = n) CLOCK LATCH ENABLE SERIAL-IN OUT 0 OUT 7 OUT 15 SERIAL OUT H L D n D n D n 7 D n 15 D n 15 L L D n No Change D n 15 ( 注 )

ブロック図 真理値表 入力出力 OUTn (t = n) CLOCK LATCH ENABLE SERIAL-IN OUT 0 OUT 7 OUT 15 SERIAL OUT H L D n D n D n 7 D n 15 D n 15 L L D n No Change D n 15 ( 注 ) 東芝 Bi CMOS 集積回路シリコンモノリシック TB62706BN,TB62706BF TB62706BN/BF 16 ビット定電流 LED ドライバ TB62706BN TB62706BF は 16 ビットの電流値を可変可能な定電流回路と これをオン オフ制御する 16 ビットシフトレジスタ ラッチおよびゲート回路から構成された定電流 LED ドライバです ( アノードコモン ) Bi CMOS

More information

電子回路I_6.ppt

電子回路I_6.ppt 電子回路 Ⅰ 第 6 回 電子回路 Ⅰ 7 講義内容. 半導体素子 ( ダイオードとトランジスタ ). 基本回路 3. 増幅回路 バイポーラトランジスタの パラメータと小信号等価回路 二端子対回路 パラメータ 小信号等価回路 FET(MOFET) の基本増幅回路と等価回路 MOFET の基本増幅回路 MOFET の小信号等価回路 電子回路 Ⅰ 7 増幅回路の入出力インピーダンス 増幅度 ( 利得 )

More information

TC74HC109AP/AF

TC74HC109AP/AF 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC19AP,TC74HC19AF Dual J-K Flip-Flop with Preset and Clear TC74HC19A は シリコンゲート CMOS 技術を用いた高速 CMOS JK フリップフロップです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます J および K 入力に与えられた論理レベルに従って

More information

Microsoft Word - TestReport_PRIMEPOWER250_ doc

Microsoft Word - TestReport_PRIMEPOWER250_ doc 動作確認完了報告書 評価内容 : 富士通 PRIMEPOWER250 と当該サーバ自動電源制御機能 APCS ハードウェア監視機能 SCF APC PowerChute Network Shutdown2.2.1 との連携動作について 評価実施者 : 白坂健一郎会社名 : 株式会社エーピーシー ジャパン評価実施日 : 2006 年 1 月 13 日 17 日 27 日 2 月 20 日 OEMFJ060127-005

More information

TC74HC112AP/AF

TC74HC112AP/AF 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC112AP,TC74HC112AF Dual J-K Flip Flop with Preset and Clear TC74HC112A は シリコンゲート CMOS 技術を用いた高速 CMOS JK フリップフロップです CMOS の特長である低い消費電流で LSTTL に匹敵する高速動作を実現できます J および K 入力に与えられた論理レベルに従って

More information

-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR

-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR 第 回マイクロプロセッサのしくみ マイクロプロセッサの基本的なしくみについて解説する. -1 マイクロプロセッサと周辺回路の接続 制御バス プロセッサ データ バス アドレス バス メモリ 周辺インタフェース バスの基本構成 Fig.-1 バスによる相互接続は, 現在のコンピュータシステムのハードウェアを特徴づけている. バス (Bus): 複数のユニットで共有される信号線システム内の データの通り道

More information

DSP用いたスイッチング電源回路 軽負荷場合の効率向上手法の検討

DSP用いたスイッチング電源回路 軽負荷場合の効率向上手法の検討 第 56 回システム LSI 合同ゼミ Gunma-Univ. Kobayashi Lab 2014 年 1 月 18 日 ( 土 ) 於早稲田大学 DSP を用いたスイッチング電源回路 軽負荷場合の効率向上手法の検討 群馬大学 工学研究科電気電子専攻 靳光磊 ( ジンコウライ ) 1 OUTLINE 研究背景 目的 電源効率劣化の原因 研究方法 BLPFC AC/DC 変換回路部の検討 リンク電圧最適可変

More information

TC74HC14AP/AF

TC74HC14AP/AF 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC14AP,TC74HC14AF Hex Schmitt Inverter TC74HC14A は シリコンゲート CMOS 技術を用いた高速 CMOS シュミットトリガインバータです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます ピン接続 機能は TC74HCU04 と同じですが すべての入力は約

More information

600 V系スーパージャンクション パワーMOSFET TO-247-4Lパッケージのシミュレーションによる解析

600 V系スーパージャンクション パワーMOSFET TO-247-4Lパッケージのシミュレーションによる解析 [17.7 White Paper] 6 V 系スーパージャンクションパワー MOSFET TO-247-4L パッケージのシミュレーションによる解析 MOSFET チップの高速スイッチング性能をより引き出すことができる 4 ピン新パッケージ TO-247-4L 背景 耐圧が 6V 以上の High Voltage(HV) パワー半導体ではオン抵抗と耐圧のトレードオフの改善を行うためスーパージャンクション

More information

業務用コンピュータサーバーに関する

業務用コンピュータサーバーに関する ENERGY STAR データセンター用ストレージ初期データ収集方法の草案 2009 年 11 月 概要 ENERGY STAR データセンター用ストレージ基準の策定作業の一環として EPA は関係者に対して 本書に規定される方法を使用した データセンター用ストレージに対する一連の試験と性能モデル化の実施を要請する この第 1 回データセンター用ストレージ消費電力試験の目的は 稼働およびアイドル状態の両方における

More information

スライド 1

スライド 1 プリント回路基板の EMC 設計 京都大学大学院工学研究科 松嶋徹 EMC( 電磁的両立性 ): 環境電磁工学 EMC とは? 許容できないような電磁妨害波を, 如何なるものに対しても与えず, かつ, その電磁環境において満足に機能するための, 機器 装置またはシステムの能力 高 Immunity イミュニティ ( 耐性 ) 低 EMI 電磁妨害 EMS 電磁感受性 低 電磁妨害波によって引き起こされる機器

More information

形式 :AEDY 直流出力付リミッタラーム AE UNIT シリーズ ディストリビュータリミッタラーム主な機能と特長 直流出力付プラグイン形の上下限警報器 入力短絡保護回路付 サムロータリスイッチ設定方式 ( 最小桁 1%) 警報時のリレー励磁 非励磁が選択可能 出力接点はトランスファ形 (c 接点

形式 :AEDY 直流出力付リミッタラーム AE UNIT シリーズ ディストリビュータリミッタラーム主な機能と特長 直流出力付プラグイン形の上下限警報器 入力短絡保護回路付 サムロータリスイッチ設定方式 ( 最小桁 1%) 警報時のリレー励磁 非励磁が選択可能 出力接点はトランスファ形 (c 接点 直流出力付リミッタラーム AE UNIT シリーズ ディストリビュータリミッタラーム主な機能と特長 直流出力付プラグイン形の上下限警報器 入力短絡保護回路付 サムロータリスイッチ設定方式 ( 最小桁 1%) 警報時のリレー励磁 非励磁が選択可能 出力接点はトランスファ形 (c 接点 ) リレー接点は 110V DC 使用可 AEDY-12345-67 価格基本価格 75,000 円加算価格 110V

More information

光変調型フォト IC S , S6809, S6846, S6986, S7136/-10, S10053 外乱光下でも誤動作の少ない検出が可能なフォト IC 外乱光下の光同期検出用に開発されたフォトICです フォトICチップ内にフォトダイオード プリアンプ コンパレータ 発振回路 LE

光変調型フォト IC S , S6809, S6846, S6986, S7136/-10, S10053 外乱光下でも誤動作の少ない検出が可能なフォト IC 外乱光下の光同期検出用に開発されたフォトICです フォトICチップ内にフォトダイオード プリアンプ コンパレータ 発振回路 LE 外乱光下でも誤動作の少ない検出が可能なフォト IC 外乱光下の光同期検出用に開発されたフォトICです フォトICチップ内にフォトダイオード プリアンプ コンパレータ 発振回路 LED 駆動回路 および信号処理回路などが集積化されています 外部に赤外 LEDを接続することによって 外乱光の影響の少ない光同期検出型のフォトリフレクタやフォトインタラプタが簡単に構成できます 独自の回路設計により 外乱光許容照度が10000

More information

周波数特性解析

周波数特性解析 周波数特性解析 株式会社スマートエナジー研究所 Version 1.0.0, 2018-08-03 目次 1. アナログ / デジタルの周波数特性解析................................... 1 2. 一巡周波数特性 ( 電圧フィードバック )................................... 4 2.1. 部分周波数特性解析..........................................

More information

小林研究室2000年度の研究成果

小林研究室2000年度の研究成果 応用科学学会 電子回路と計測制御技術 群馬大学大学院工学研究科電気電子工学専攻小林春夫 連絡先 : 376-8515 群馬県桐生市天神町 1 丁目 5 番 1 号群馬大学工学部電気電子工学科電話 0277 (30) 1788 FAX: 0277 (30)1707 e-mail: k_haruo@el.gunma-u.ac.jp 1 発表内容 アナログ電子回路と計測制御技術 AD 変換器計測制御機器のキーコンポーネント高性能化のためには計測制御技術が必要

More information

S1F77330 シリーズ USB 用バススイッチ IC 2 to 1 Bus Switch 概要 S1F77330 シリーズは USB アプリケーションに適したバススイッチ IC です CMOS プロセスを採用しているため 低消費電力を特徴としています パッケージは小型の WCSP を採用している

S1F77330 シリーズ USB 用バススイッチ IC 2 to 1 Bus Switch 概要 S1F77330 シリーズは USB アプリケーションに適したバススイッチ IC です CMOS プロセスを採用しているため 低消費電力を特徴としています パッケージは小型の WCSP を採用している USB 用バススイッチ IC 2 to 1 Bus Switch 概要 は USB アプリケーションに適したバススイッチ IC です CMOS プロセスを採用しているため 低消費電力を特徴としています パッケージは小型の WCSP を採用しているため 高密度実装への対応が可能です 本 IC の入力にレベルシフト回路内蔵のため 外付けレベルシフト回路は不要です 特長 入力電圧範囲 :3.0V~3.6V

More information

TC7SET08FU_J_

TC7SET08FU_J_ CMOS デジタル集積回路 シリコンモノリシック 1. 機能 2-Input AND Gate 2. 特長 (1) AEC-Q100 (Rev. ) ( 注 1) (2) 動作温度が広い : T opr = -40125 ( 注 2) (3) 高速動作 : t pd = 4.2 ns ( 標準 ) ( CC = 5.0, C = 15 ) (4) 低消費電流 : = ( ) (T a = 25 )

More information

Fujitsu Standard Tool

Fujitsu Standard Tool わが社の Green 戦略 富士通マイクロエレクトロニクス 2010 年 1 月 28 日富士通マイクロエレクトロニクス株式会社取締役執行役員常務八木春良 富士通の環境活動 2007 年 12 月 Green Policy Innovation を発表 : 目標 : Total 700 万 t CO2 削減 07~10 年 (4 年間 ) グリーン IT の提供によるお客様や社会の環境負荷低減プロジェクト

More information

回路シミュレーションに必要な電子部品の SPICE モデル 回路シミュレータでシミュレーションを行うためには 使用する部品に対応した SPICE モデル が必要です SPICE モデルは 回路のシミュレーションを行うために必要な電子部品の振る舞い が記述されており いわば 回路シミュレーション用の部

回路シミュレーションに必要な電子部品の SPICE モデル 回路シミュレータでシミュレーションを行うためには 使用する部品に対応した SPICE モデル が必要です SPICE モデルは 回路のシミュレーションを行うために必要な電子部品の振る舞い が記述されており いわば 回路シミュレーション用の部 当社 SPICE モデルを用いたいたシミュレーションシミュレーション例 この資料は 当社 日本ケミコン ( 株 ) がご提供する SPICE モデルのシミュレーション例をご紹介しています この資料は OrCAD Capture 6.( 日本語化 ) に基づいて作成しています 当社 SPICE モデルの取り扱いに関するご注意 当社 SPICE モデルは OrCAD Capture/PSpice 及び

More information

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは?

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは? レジスタ アクセスの拡張機能 1. レジスタ アクセスの概要 Smart-USB Plus 製品で利用できるレジスタ アクセスとは FPGA 内にハードウエア レジスタを実装し ホスト PC の制御ソフトウエアから USB 経由でそれらのレジスタに値を設定したり レジスタの設定値を読み出すことができる機能です このレジスタ アクセス制御には USB バス仕様に基づく コントロール転送 を利用しています

More information

enus MLD-030-ST ブラシレス DC モータドライバ スイッチ詳細 内蔵ポテションメータ ピーク出力設定 ( モータ保護機能 ) 配線説明 ドライバ側マーク Ref+ Hu Hv Hw Ref- モータ配線色黄色茶色オレンジ青色灰色緑黒赤 安心のフェニックスコンタクト社製コネクターを搭載

enus MLD-030-ST ブラシレス DC モータドライバ スイッチ詳細 内蔵ポテションメータ ピーク出力設定 ( モータ保護機能 ) 配線説明 ドライバ側マーク Ref+ Hu Hv Hw Ref- モータ配線色黄色茶色オレンジ青色灰色緑黒赤 安心のフェニックスコンタクト社製コネクターを搭載 S MLD-030-ST ブラシレス DC モータドライバ コネクター定義 マーク 定義 DC+/DC- DC 電源入力 (DC24~DC48),, モータリード線 Hu,Hv,Hw ホール素子リード線 REF+ ホール素子電源 (+) REF- ホール素子電源 (-) S 外部ポテションメータ ( 内蔵ポテションメータにてスピード調整時は接続なし ) 又は記述 1 のパルスレート COM コモングラウンド

More information

S-89210/89220シリーズ コンパレータ

S-89210/89220シリーズ コンパレータ S-89210/89220 シリーズ www.ablic.com www.ablicinc.com ミニアナログシリーズ CMOS コンパレータ ABLIC Inc., 2002-2010 ミニアナログシリーズは汎用アナログ回路を小型パッケージに搭載した IC です S-89210/89220 シリーズは CMOS 型コンパレータで 低電圧駆動 低消費電流の特長を持つため 電池駆動の小型携帯機器への応用に最適です

More information

S1F77330 シリーズテクニカルマニュアル Rev.2.1

S1F77330 シリーズテクニカルマニュアル Rev.2.1 シリーズテクニカルマニュアル Rev.2.1 本資料のご使用につきましては 次の点にご留意願います 本資料の内容については 予告無く変更することがあります 1. 本資料の一部 または全部を弊社に無断で転載 または 複製など他の目的に使用することは堅くお断りいたします 2. 本資料に掲載される応用回路 プログラム 使用方法等はあくまでも参考情報であり これらに起因する第三者の知的財産権およびその他の権利侵害あるいは損害の発生に対し

More information