Microsoft PowerPoint - ◆STRJ WG1 2014WS原稿.ppt

Size: px

Start display at page:

Download "Microsoft PowerPoint - ◆STRJ WG1 2014WS原稿.ppt"

えみあきます
5 years ago
Views:

1 ITRS2013 改訂ポイントと新 Consumer Portable SOC モデル 2014 年 3 月 7 日 JEITA 半導体技術ロードマップ専門委員会 (STRJ) 設計ワーキンググループ (WG1) 1

2 目次はじめにワーキングメンバスコープミッションなど ITRS2013 アップデートのポイントシステムドライバ章デザイン章新 Consumer Portable SOCモデルまとめ 2

3 用語集 RTL:Register Transfer Level の略で回路をフリップフロップと組み合わせ回路で表現したレベルのこと SLD:System Level Design の略 LCP:Logic/Circuit/Physical Design の略 DFM:Design For Manufacturability の略で製造性 ( 歩留まり ) を考慮した設計のこと SOC:System On Chip の略 CP:Consumer Portable の略 MtM: More than Moore の略 AMS : Analog Mix Signal の略 RF : Radio Frequency の略で高周波信号のこと WiFi : Wireless Fidelity の略で無線による機器間接続のこと DES:Design-based Equivalent Scaling の略で設計技術で transistor Scaling の減速を補うこと AVS:Adaptive Voltage Scaling の略でばらつきに応じて電源電圧を制御すること MPU:Micro Processing Unit の略で信号処理やその制御を行うマイクロプロセッサのこと GPU: Graphic Processing Unit の略で画像処理向けのプロセッサのこと : Processing Engine の略で信号処理回路ブロックのこと 3

4 目次はじめにワーキングメンバスコープミッションなど ITRS2013 アップデートのポイントシステムドライバ章デザイン章新 Consumer Portable SOCモデルまとめ 4

5 設計 WG(WG1) メンバー斎藤斎藤利忠利忠 (( リーダ ) 東芝東芝中山中山勝敏勝敏 (( サブリーダ ) ルネサスエレクトロニクス柿本柿本勝 (( 国際担当 )) ソニー浅田浅田善己善己 (( 国際担当 )) 富士通セミコンダクター (6 (6 月まで )) 小野小野信任信任 ( 幹事幹事 )) ジーダット松崎松崎正己正己富士通セミコンダクター山本山本一郎一郎ローム今井今井正治正治大阪大学石橋石橋孝一郎電気通信大学 (( 新任新任 )) 瀬戸瀬戸謙修謙修東京都市大学 (( 新任新任 )) 計 9 名 (3 (3 月現在 )) 5

6 設計 WG のスコープ SOC 設計全般の広範囲な技術分野を担当 System Level Design 仕様から最適な HW/SW に分割し HW に関しては RTL 記述を生成する Logic / Circuit / Physical Design RTL 記述から製造可能な設計品質のレイアウトデータ (GDSⅡ) を生成する Design Verification 機能と性能を仕様に基づき検証する Design For Manufacturability プロセスの物理現象モデルに基づき製造可能性 / 歩留まりを検証 / 最適化する設計フロ仕様 SLD RTL Gate Verification L/C/P GDS マスクデータ DFM 6

7 設計 WG のミッション国際活動 : ITRS の System Drivers 章と Design 章を担当 System Drivers 章 ITRS の技術分野をドライブする各応用分野で使用される中核デバイスの要求仕様を定義 Design 章設計技術に対する将来課題と課題解決策を提示国内活動 SOC 構造規模を時間軸で定量化し技術開発の指標として提示設計生産性消費電力性能を切り口として設計課題を時間軸で定量評価し解決策を提案期待される効果中核デバイス要求仕様が ITRS ロードマップ見直しのきっかけとなる ITRS ロードマップが設計に与える影響を定量評価して技術課題を明らかにすることで解決への取り組みを加速する 7

8 設計 WG の活動内容 (2009 年度 ~) 2009 年度 2010 年度 2011 年度国際活動 (ITRS への主な貢献 ) System Drivers 章 Consumer Portable SOC モデルの変更 Design 章低消費電力設計の設計工程の貢献度合を新規掲載 System Drivers 章 Consumer SOC Driver の更新を実施 Design 章 SOC Cost モデルの更新 RF+AMS セクションの更新 System Drivers 章 : 消費電力制約による MPU 周波数の見直し Design 章 : Power-Aware のロードマップを新規掲載 Verification に STRJ WG1 の提案を反映国内活動設計 WG SOC 大規模化に向けての検証阻害要因分析検証課題の深耕をテーマに活動各社か検証課題を抽出し検証対象毎に分類分析を実施検証対象 ( ブロック検証ブロック間検証 1 チップ検証 ) それぞれの要件定義を行い解決すべき課題を明確化機能検証の解決策の深耕 SOC 機能検証技術の進展と今後の取り組みをテーマに活動各社からヒアリングした課題を分析課題に対する現在および今後の取り組みを検討 2007 年度の解決策に対する進捗状況を確認今後の解決に向けての取り組みを深耕提言のまとめを実施 SOC の IF 高速化に伴う設計課題抽出と今後の取り組み SOC の IF 高速化に伴う設計課題抽出と今後の取り組みをテーマに活動参画会社から高速 IF の課題を収集し伝播品質 ( ノイズタイミング ) の課題を整理 PKG/ ボードとの連係を取ったチップ開発が必要で文化が異なる SOC 設計とボード設計を統合するロードマップの作成が求められることを提言 2012 年度 System Drivers 章 : Consumer SOC のテーブル数値の見直し ITRS2013 に向けて Consumer Portable SOC モデル改訂案を提案 Design 章 : 新たな低電力技術の導入検討 Consumer Portable SOC モデルの見直し Consumer Portable SOC モデルの見直しをテーマに活動アプリケーションプロセッサを対象とし公開情報を基に主要な SOC を調査 SOC-CP モデルの構成についてブロック構成チップサイズ ( 回路規模 ) テクノロジなどが確認できたデータを使って定量化 GPU を主要コンポーネントとして位置付け 2013 年度 :Consumer Portable SOC モデルの改訂 ITRS2013 掲載予定 8

9 目次はじめにワーキングメンバスコープミッションなど ITRS2013 アップデートのポイントシステムドライバ章デザイン章新 Consumer Portable SOCモデルまとめ 9

10 Design, System Drivers History 1. ロードマップの定量化 2. システムドライバの成熟 3. More Than Mooreへの取り組み 2004 System Driver Drivers Study Chapte Explore r Design Design Chapte Metrics r 2005 Consumer Portable Driver Design Technology Metrics 2006 Consumer Stationary, Portable Drivers Revised Design Metrics 2007 More Than Moore (MTM) 2008 MTM Extension + inemi + SW!! 2009 MTM Extension + inemi Synch + SW!! Updated Consumer Stationary, 2010 MTM RF+AMS Driver Start MTM roadmap 2011 inemi alignment MTM MTM Roadmap RF+AMS Driver start RF+AMS Driver Continued Updated Drivers (MPU, SoC, ) 2012 Marketdriven Updates MPU, SOC Updates analysis Updated Consumer + inemi Updated Portable Consumer Stationary, Consumer architecture, SOC and Portable, Stationary, and MPU Consumer Networking Portable, Networking Drivers Stationary, Upgraded Drivers and Drivers Portable, DFM, SL, Networking Networking Verification Upgraded Drivers Drivers Additional Upgraded Sections Cost, Design RF+AMS Low-Power Revised Metrics Section Power Roadmaps Revised Design DFM Design Upgraded Design Metrics Extension Technology DfTest, Technology DFM System Roadmap Resilience, Metrics Extension level 10 Memory DT Extension 2013 inemi alignment More Than Moore reboot Major revisions MPU, CP- SOC, A- factor Design capability gap fill Updated Cost, Low-Power Roadmaps 10

11 Moore s Law Scaling 理想と現実セルの A-factors は不変ノード毎に 2 倍のデバイス密度トランジスタ密度を Intel Xeon E5420(2007) で再校正現実のデバイス密度は 2007 年以降 2 2/3 倍 (1.6 倍 / ノード ) Xeon E5420 (IS) Core i7, Opteron (WAS) 11

12 Design-Based Equivalent Scaling 困難な課題 : Mxハーフピッチサイクルが3 年毎にペースダウンムーアの法則 (1.6x/2 年 ) のトランジスタ密度の維持の6 年間は 3 年毎の微細化サイクルに対して3 世代分の実効トランジスタ密度を維持する解決策 : Design-based Equivalent Scaling の導入 MPU: に1 世代分の実効トランジスタ密度を確保 1.6 ^ (1/6) = 倍 / 年の設計上のトランジスタ数改善 SOC: に1 世代分の実効トランジスタ密度を確保 1.6 ^ (1/7) = 倍 / 年の設計上のトランジスタ数改善 12

13 DES を実現する技術の例 : Signoff at Typical Corner 現状のサインオフ条件プロセスのベストコーナ / ワーストコーナ & 最大 / 最小電圧でのマージン確保適応型電圧制御 (AVS): プロセスベスト / ワーストコーナを補償する制御でティピカル条件でサインオフを実現設計マージンを小さくすることでコストを削減 Process condition Region A: 要求性能達成のためにコスト増加 Region B: 消費電力制約によるコスト増加 Design cost reduction Conventional signoff corners Signoff corners with AVS WC TYP BC A B Signoff corners with typical silicon Voltage 13

14 DES を実現する技術の例 Design for variability Error-correcting code (ECC) improves memory reliability Error tolerance memory system improves yield [Eltawil,Kurdahi06] Double patterning-aware design technique reduces design guard band Low power design techniques Sleep modes, hibernation, clock gating, adaptive V dd and frequency, etc. Reduced power enables more transistors per chip addressing the need of more functionality Multi-core SOC architectures Enables continued performance scaling although performance per core does not scale 14

15 目次はじめにワーキングメンバスコープミッションなど ITRS2013 アップデートのポイントシステムドライバ章デザイン章新 Consumer Portable SOCモデルまとめ 15

Design Cost と Low-Power のロードマップ Design Technology Improvement Year Productivity Delta Productivity (Gates/Year/Designer) Reusable Platform Blocks 2013 200% HW, 100% SW 4949K HW, 5168K SW Silicon

2019 60% SW 19794K HW, 16537K SW Parallel SW Language 2021 200% SW Super Computer Class Servers 2023 100% HW 75% SW System-Level Design Automation (SDA) 2025 60% HW, 37.

Software Virtual Prototype 2011 1.23 1.20 Allow the programmer to develop software prior to silicon Frequency Islands 2013 1.26 1.

16 Design Cost と Low-Power のロードマップ Design Technology Improvement Year Productivity Delta Productivity (Gates/Year/Designer) Reusable Platform Blocks % HW, 100% SW 4949K HW, 5168K SW Silicon Virtual Prototype % HW 9897K HW, 5168K SW Heterogeneous (AMP) Parallel % HW, 100% SW 19794K HW, 10336K SW Processing Transactional Memory % SW Many-Core SW Development Tools % SW 19794K HW, 16537K SW Parallel SW Language % SW Super Computer Class Servers % HW 75% SW System-Level Design Automation (SDA) % HW, 37.5% SW 31671K HW, 45476K SW Executable Specification % HW, 200% SW 95013K HW, K SW Design Cost 低減の施策とトレンド Design Technology Improvement Year Improvements Description Dynamic Static Software Virtual Prototype Allow the programmer to develop software prior to silicon Frequency Islands Designing blocks that operate at different frequencies Extreme Power Gating Shutting down applications (Dark Silicon) Hardware/Software Co- Partitioning Hardware/software partitioning at the behavioral level based on power Heterogeneous Parallel Processing (AMP) Using multiple types of processors in a parallel computing architecture Many Core Software Development Tools Using multiple types of processors in a parallel computing architecture Power-Aware Software Developing software using power consumption as a parameter Near-Threshold Computing Lowering Vdd to mv Asynchronous Design Total Non-clock driven design Total (2023) Supercomputer-Class Servers +100% HW, +75% SW productivity (2017) Heterogeneous (AMP) Parallel Proc +100% HW, +100% SW productivity Low-Power 設計と電力トレンド (2013) Reusable Platform Blocks +200% HW, +100% SW productivity 16

17 MtM に向けての設計の取り組み注力領域 : ソフトアナログミックスシグナル, MEMS, 3 次元実装さらなる設計技術の高度化と設計生産性向上への取り組み 3 次元実装設計フローの構築連成モデルの作成シミュレーションと解析技術例 1: thermal / mechanical analysis (base station) 例 2: MEMS + electrical analysis (mobile gaming) 例 3: sensors + signal processing (industrial, medical) 例 4: software + HW simulation (data center network) 17

18 目次はじめにワーキングメンバスコープミッションなど ITRS2013 アップデートのポイントシステムドライバ章デザイン章新 Consumer Portable SOCモデルまとめ 18

19 WG1 提案 SOC-CP モデルへの取組み STRJ から SOC-CP モデルを提案 2005 年 :ITRS2005 に掲載 2009 年 : 面積見直しと Main Proc. をマルチコア化 2013 年 : モデルを携帯電話向け SOC からスマートフォン向けアプリケーションプロセッサに見直し ITRS2013 の見直しポイント M1 HP の値 27nm@ITRS nm@ITRS2013 モデルの想定チップサイズ 49mm 2 140mm 2 SOC-CP の構成要素 GPU を追加 RF/AMS を追加 19

WG1 提案 M1 HP の見直し市販 SOC/MPU の公開チップ写真を解析内蔵 MPU のトランジスタ数が想定値の 2 倍 Kahng 教授 ( 米国 Design WG リーダ UCSD 大 ) に M1 HP の妥当性を確認 Kahng 教授の実チップ分析結果から ORTC リソ配線などの各 ITWG で協議され M1 HP 見直しへ見直し後の M1 HP で市販 SOC/MPU

20 WG1 提案 M1 HP の見直し市販 SOC/MPU の公開チップ写真を解析内蔵 MPU のトランジスタ数が想定値の 2 倍 Kahng 教授 ( 米国 Design WG リーダ UCSD 大 ) に M1 HP の妥当性を確認 Kahng 教授の実チップ分析結果から ORTC リソ配線などの各 ITWG で協議され M1 HP 見直しへ見直し後の M1 HP で市販 SOC/MPU を再解析想定値とトランジスタ密度の整合を確認見直し M1HP で 2013 年版 SOC-CP モデルを構築写真 :Chipworks M1(Mx) Half Pitch [nm] M1(Mx) Half Pitch 見直し Year ITRS2011(M1 HP) ITRS2013(Mx HP) 20

100mm2 を提案 ) チップサイズの増加要因実装機能の増加 MxHP 微細化率の鈍化 2.

21 WG1 提案チップサイズのトレンドチップサイズを決める要素 Cost Power スマートフォン形状からの制約 140mm 2 想定チップサイズ 140mm 2 従来モデルで含めていなかった RF/AMS I/O をモデルに追加 ( 当初 WG1 では上記を除いて 100mm2 を提案 ) チップサイズの増加要因実装機能の増加 MxHP 微細化率の鈍化 2.5D logic-logic integration [PCWatch] 21

22 WG1 提案新 SOC-CP モデルの構成 Main Main Proc. 面積 Proc. Main Proc. Main Proc. Main Memory Peripherals Function A Function B Function C Function D Function E Function A Function B Function C Function D Function E MPU MPU MPU MPU MPU MPU MPU MPU Memory GPU GPU GPU GPU GPU GPU GPU GPU GPU GPU Peripherals Function F Function G Function H RF/AMS Function I Added Functions IO 22 IO IO IO

23 WG1 提案 SOC-CP プロファイルトレンド GPU dominates area (19% in 2013, 41% in 2028) コア数の推移 23

24 SOC-CP 動作周波数トレンド旧モデル : MPU / / Peripheral 全てが最高周波数で動作新モデル :MPU が最高周波数で動作 GPU やは消費電力制約の下で動作 24

25 ITRS と共同 SOC-CP 消費電力トレンド Hit power wall after 2016 Dominated by GPU Power budget for SOC-CP: 4W 25

26 目次はじめにワーキングメンバスコープミッションなど ITRS2013 アップデートのポイントシステムドライバ章デザイン章新 Consumer Portable SOCモデルまとめ 26

27 ITRS2013 アップデートシステムドライバ章まとめ Design-Based Equivalent Scaling の導入デザイン章 Design Cost Model Low-Power Design Roadmap Design Tech for More Than Moore Fabrics 新 Consumer Portable SOC モデル新モデルのために見直した要素 SOC-CP モデルの対象アプリ M1 HP 想定チップサイズ SOC 構成要素に GPU を追加新モデルによるトレンドの算出新モデルの構成要素の面積トレンド消費電力トレンド WG1 提案モデルを ITRS2013 に掲載予定 27

28 END 28

ITRS Tokyo Meeting

ITRS Tokyo Meeting 機能検証の解決策の深耕ー SOC 機能検証技術の進展と今後の取り組み - 2011 年 3 月 4 日 JEITA 半導体技術ロードマップ専門委員会 (STRJ) 設計ワーキンググループ (WG1) Work in Progress - Do not publish STRJ WS: March 4, 2011, WG1 Design 1 目次はじめにワーキングメンバスコープミッションなど