Microsoft PowerPoint ppt [互換モード]

Transcription

1 計算機アーキテクチャ特論 前半 ( 並列アーキテクチャの基本 枝廣 ) 10/1, 10/15, 10/22, 10/29, 11/5, 11/12( 程は予定 ) 内容 ( 変更の可能性あり ) 序論 ( マルチコア= 並列アーキテクチャ概論 ) キャッシュ コヒーレンシ メモリ コンシステンシ 並列アーキテクチャモデル OSモデル スケーラビリティに関する法則 並列プログラミングモデル 語 後半 ( 最先端トピックス 加藤 ) 11/19, 11/26, 12/3, 12/10, 12/17, (12/25), (1/9), 1/21 内容 ( 変更の可能性あり ) 最先端計算機アーキテクチャのトレンド Very Large Instruction Word (VLIW) Simultaneous Multithreading (SMT) Chip Multiprocessor (CMP) Networks on Chips (NoC) Graphics Processing Unit (GPU) Many Integrate Core (MIC) 2012 年 10 月 1 日枝廣 Page 1

2 前半の進め 講義 + 理解度テスト ( およそ半分の時間 ) 理解度テストが終われば帰ってよい 理解度テストの配点 : 出席 =5, 問題 =5 ( 提出 =1, Q1=3, Q2=1) アンケート1 回 (10 点 ) 単位が欲しいのに 席が多い場合 要相談 ( 基本的に前半部に関しては試験もレポートもない ) インターンシップなどは配慮する ( 注 ) 後半の進め は異なる 第 回アンケート 第 回講義 ( 概要 ) 理解度テストはなし Page 2

3 次 マルチコア化の背景 マルチコア アーキテクチャとソフトウェアのモデル マルチコア向けソフトウェア開発 Page 3

4 あらゆる機器にマルチコア シングル: 性能向上に限界 半導体の微細化は継続 低電 または 性能 ( 従来は両 達成 ) あらゆる機器にマルチコア 厳しい電 制約 マルチ 低電 サーバー パソコン 性能組込機器 ( 携帯 載 情報家電 etc.) ソフトウェアに きな課題 : 並列性がなければ今後性能向上しない ( 従来は が新しくなれば勝 に性能向上した ) Page 4

5 背景 : ハイエンドプロセッサでの電 傾向 Power (W) 100W クラスに到達し これ以上電力は増やしずらくなってきた ( 冷却や信頼性確保などでコスト増 ECO が問われる時代でもある ) um Power Limitation 0.25um 0.18um Performance (MIPS) 0.13um 90nm Pentium4 PentiumIII PentiumII Pentium PentiumPro Itanium NEC Corporation 2010 Page 5 Xeon K6 Athlon Opteron Alpha PowerPC Sparc MIPS

6 背景 : 周波数向上だけには頼れない時代に ハイエンド MPU の回路は 9FO4 ( インバータ 9 段 ) に到達 最高速動作回路 (e.g. ALU) では 4FO4 も出現 NEC Corporation 2010 Page 6

7 背景 : 今後のテクノロジスケーリングが直 する課題 長期レンジでは 電力増大問題のみならず トランジスタ性能向上にも課題が生じる可能性がある (32nm ノードから ) 半導体デバイス プロセスの研究開発 ブレークスルー創出がより重要に! CMOS のマクロ トレンド 集積度は継続して向上 トランジスタの性能向上は鈍化 ( 速度や電力のスケーリング ) 並列化 ( 面積活用 ) アプローチであるマルチコア化が進展 Gate delay time CV/I [psec] in progress LSTP LOP HP ITRS2003, nmos Open: pmos Close: nmos L g 2 L g NiSi Fin Physical gate length L g [nm] NEC Corporation 2010 Page 7

8 背景 : リーク電流の増 リーク電流 トランジスタの微細化により 漏れ ( リーク ) が発 動作していないトランジスタでも電流消費 もはや無視できない きさ ( 将来的に動作時電 よりも きくなる ) 速トランジスタほどリーク電流は きい リーク電流削減 低速プロセッサの利 ( 性能を達成するためにはマルチコア化が必然 ) 使われていないプロセッサは電源 OFF CREST 資料より NEC Corporation 2010 Page 8

9 マルチコアプロセッサの必要性 ( 性能電 ) ある単一機能を低電力化したい場合 汎用 よりもヘテロジニアス マルチコアが有利 MPEG4 CODEC 実行時の性能 / 電力 MPEG4 専用 HW 性能電力比においてヘテロジニアス マルチコアが有利! DSP 他アプリケーションへの適用可能性 NEC Corporation 2010 Page 9

10 マルチコアプロセッサの必要性 ( 性能電 ) ホモジニアス マルチコアにより同じ性能を低電力で達成性能を並列によって確保し 動作周波数を下げ低電圧 低電力化 動作周波数 1/4 4 並列の場合 f x C x V 2 (1/4 f) x (4 x C) x V 2 電力の基本式 Power f x C x V 2 (1/4 f) x (4 x C) x (Lower V) 2 Ferq. C Power (1/4f) 4C 4PEs (1/4f) 4C 4PEs Voltage シングルプロセッサ 電圧不変周波数 => (1/(#PEs)) 電力は変わらない 低電圧化周波数 => (1/(#PEs)) 性能同じで電力低減 NEC Corporation 2010 Page 10

11 マルチコアプロセッサの必要性 ( リアルタイム性能 ) 処理時間の見通し : 難 マルチコアにより リアルタイム性を向上させ 性能保証を容易に シングルプロセッサ方式 MPEG-4 CODEC 割込み処理 MPEG-4 CODEC 割込み等予測不能要因 キャッシュミス等予測不能要因 ( 性能保証のため大きな 性能マージンが必要 ) マルチプロセッサ方式 専用エンジン 起動処理 他からの割込み処理 終了処理 MPEG-4 CODEC 処理時間の見通しが悪いシステムは組込みで使いにくい! NEC Corporation 2010 Page 11 時間処理時間の見通し : 易

12 マルチコアプロセッサの必要性 ( 性能 電 スケーラビリティ ) 同じソフトウェアプラットフォームで様々な製品対応 今後リーク電流が増大する時代に 電力制御容易 ハイエンド TV ミドルレンジ ローエンド SMP 対応 OS x4 SMP 対応 OS x2 SMP 対応 OS x1 専用HW DSP DSP NEC Corporation 2010 Page 12 消費電力 ( 正規化 ) 低負荷時 ( 電源遮断 ) Better 高負荷時 シングルプロセッサ 3 s 1 2 sマルチコア 性能 ( 正規化 ) シングルプロセッサとの性能 電力スケーラビリティ比較

13 ここまでのまとめ マルチコアは広まっている 組込みシステムの性能向上に対し 電 や リアルタイム性能の から考えると DSP や専 ハードウェアの追加が有利であり LSI の微細化と共にヘテロジニアス マルチコアとして進化している ところが組込みシステムであっても 携帯電話関連等において様々なアプリケーションが実 されるようになり い 性能が要求される分野が出てきた このような要求に対して い動作周波数の で対応すると電 の で 合わなくなるため パソコンと同様 ホモジニアス マルチコアの時代に りつつある NEC Corporation 2010 Page 13

14 次 マルチコア化の背景 マルチコア アーキテクチャとソフトウェアのモデル マルチコア向けソフトウェア開発 Page 14

15 マルチコアプロセッサの分類 ( ハードウェアの AMP vs. SMP) ヘテロジニアス vs. ホモジニアス ヘテロジニアス : 異種コアによるマルチプロセッサ ホモジニアス : 同種コアによるマルチプロセッサ ( システムの )AMP vs. SMP AMP (Asymmetric Multi-Processor 対称型 ) 各コアが別々のソフトを実 ( 機能分散 ) SMP (Symmetric Multi-Processor 対称型 ) OS が複数ソフトウェアを複数コアに負荷分散しながら実 (SMP はホモジニアス型のみ ) DSP HW ヘテロジニアス ホモジニアス ただし組込み向け SoC では様々な専 エンジンを搭載するため 全体はヘテロジニアス AMP になり その中の 部の やメディアエンジンがホモジニアス AMP/SMP になることが多い Page 15

16 SMP 型の定義 様々な定義がある ここでは以下のように考える SMP 型 = つの OS で管理され, すべての処理 ( タスク, プロセス, スレッドなど ) がすべての において対称的に実 可能であるようなマルチプロセッサによる並列処理 式 AMP 型 =SMP 型以外のもの 同じバイナリがすべての で動作する必要がある ( 少なくとも命令セットは ) 同じ である必要がある = ホモジニアス ホモジニアス AMP 型と SMP 型とはキャッシュ 貫性に対するハードウェアサポートに違いがある キャッシュの 貫性とは? SW1 SW2 SW3 SW4 SMP OS ポイント 2: ポイント 1: 一つの OS 対称的に実行可能 = 別の に移すことが可能 (1 で動作させ中断していたものを 2 で再開することが可能 問題はキャッシュに一時保存しているデータの扱い ) Page 16

17 キャッシュと対称的動作 SW1 を 1 から 2 に移したとき キャッシュにデータが残っていると正しく動作しない? SW1 SW1 SW1 SW ? 3 キャッシュ 3 4 キャッシュ 3 4 キャッシュ メモリバス メモリバス SW1 があるメモリ番地から値 3 を読む 2.SW1 が値を 4 に書き換える 3.SW1 を 1 から 2 に移して同じメモリ番地からデータを読んだとき キャッシュにデータが残っていると正しく動作しない? Page 17

18 AMP と SMP の違い ( キャッシュの 貫性 (coherency) (1)) AMP 型 ( ハードウェアサポートなし ) SMP 型 ( キャッシュの Snoop( 盗み見 ) 機構 ) SW1 SW1 SW1 SW ? キャッシュ 3 4 キャッシュ 4 メモリバス 3 AMP 型の場合 キャッシュ一貫性を保つためのハードウェアサポートがない そのためSW1を移動後にメモリ上の同じデータを使いたい場合 キャッシュの内容を一度共有メモリに戻す必要がある そのオーバーヘッドが大きいため 別 に移すことは普通は考えない 共有メモリ 3 SMP 型では隣ののキャッシュの内容を盗み見る (Snoop) ハードウェア機構を持つ そのため 比較的容易にSW1を1から2に移すことができ 対称的動作 が可能になる Page 18

19 AMP と SMP の違い ( キャッシュの 貫性 (coherency) (2)) シングルプロセッサ SW1 1 SW2 3 4 キャッシュ メモリバス AMP 型 ( ハードウェアサポートなし ) キャッシュ 2 3? メモリバス SMP 型 ( キャッシュの Snoop( 盗み見 ) 機構 ) SW1 SW2 SW1 SW キャッシュ シングルプロセッサの場合 SW1 も SW2 も同じキャッシュから読むので オーバーヘッドなく正しい値が読める 共有メモリ 3 共有メモリ 3 AMP 型の場合 SW2でメモ SMP 型では隣のの リ上の同じデータを使いたい キャッシュの内容を盗み見 場合 SW1はキャッシュの内 る (Snoop) ハードウェア機 容を一度共有メモリに戻す必 構を持つ ソフトでは気に 要がある せずにSW1とSW2のデー SW1からSW2への 通信 を タ共有ができる プログラムに明示的に書く ( オーバーヘッドが小さい ) Page 19

20 AMP と SMP の違い ( まとめ ) SMP 型 = つの OS で管理され, すべての処理 ( タスク, プロセス, スレッドなど ) がすべての において対称的に実 可能であるようなマルチプロセッサによる並列処理 式 SMP 型にはホモジニアスしかない SMP 型は つのOSがすべてのソフトウェアを動的に負荷分散しながら実 する AMP 型は 各プロセッサにOS * を持ち 各プロセッサが実 するソフトウェアが静的に決められている * プロセッサ管理のみの簡易的な基本ソフトウェアも含む 従ってAMP 型はそれぞれのプロセッサがサブシステムとなる Page 20

21 マルチコアプロセッサの分類 ヘテロジニアス AMP ホモジニアス AMP ホモジニアス SMP SW1 OS SW2 OS DSP SW3 HW1 SW4 HW2 SW1 SW2 SW3 SW4 OS OS OS OS SW1 SW2 SW3 SW4 SMP OS HW&SW 一体でサブシステム最適化 サブシステム内変更が他に影響しにくい リアルタイム性確保や テストで有利 ヘテロジニアスでは電力 性能 コスト面で最適なHWを選択 ホモジニアスではHWを同一化 SW 環境を同じにしつつサブシステム分離性確保 SW-HWの割り当ては固定的 HW 能力に分割損が発生しがち OS が SW モジュール ( スレッド ) を動的に HW へマッピング SW モジュール変更が全体性能に影響 リアルタイム性確保やテストで不利 SW 機能のマッピング自由度が大 HW 能力の分割損は発生しにくい Page 21

22 AMP 型マルチコアシステムのリアルタイム性 Delay from Scheduled Time (= Points above 40ms) Discontinuity of Audio & Video Execute Time for Periodical Processes Time a) 1 b) 3 Many Delays NO DELAY 22

23 SMP 型マルチコアシステムのスケーラビリティ ぶれ補正処理 シャッタースピードを遅くすると ぶれ発 速くすると暗くなる (I, II) シャッタースピードを速くしつつ 複数枚撮影し 画像補正 (III) 画質を くすればするほど い 性能が必要 並列性能向上率 (1 対 4) --- VGA: 2.94 倍, QVGA: 3.15 倍 Speedup QVGA VGA Number of Processors (I) slow shutter: bright but blurry (II) fast shutter: dark but not blurry Page 23 Image Stabilizer (III) bright and not blurry

24 マルチプロセッサの分類 ヘテロジニアス AMP CELL( ソニー 東芝 IBM) Uniphier( 松下 ) MeP( 東芝 ) EMMA(NEC) など SMP ホモジニアス MP211(NEC) FR-1000( 富士通 ) など MPCore(NEC) SH-X3( ルネサス ) など (SoC 中の主たる構成部分における分類であり 実際には混在している ) Page 24

25 ヘテロジニアス AMP の例 : CELL 同一構造をした多数の SPE を結合しメディアエンジンを構成し ひとつのホストプロセッサである PPE を結合する. SPE (PPE: 管理コア /OS が走行 : PowerPC ベース, SPE: 小型 DSP- メディアエンジン 8 個の SPE はホモジニアス AMP と考えることもできる ) ハードウエアを簡単化して極 ソフトにオフロード クロックを重視 HW/SWのライフタイムが いゲーム 途からの展開を配慮 PPE 出展 : 10.2 The Design and Implementation of a First-Generation CELL Processor, D. Pham, et.al ISSCC 2005 Page 25

26 ヘテロジニアス AMP の例 : UniPhier 基本ユニットである命令並列コア (IPP) に アレイ拡張可能な DPP ハードウエアアクセラレータを追加し メディア処理部である UniPhier プロセッサを構成する さらに汎用コア ( ホストプロセッサ ) を結合する コスト 電力を考慮 すべてをシングルチップ化情報家電向け 出典 : 日経エレクトロニクス Page 26

27 ヘテロジニアス AMP の例 : MeP 命令やアーキテクチャを個別 ( ヘテロジェニアス ) に拡張したプロセッサを疎結合しメディア処理部を構成し ひとつのホストプロセッサで制御する 部 メディア処理部 ホストプロセッサ : ARM or MIPS (TX) 出典 : Page 27

28 ホモジニアス AMP の例 : MP211 ARM926(200MHz) 3, DSP(200MHz), Graphics Engine, Image Processor, Security Engine, etc. はARM3 個のホモジニアス AMPであるが SoC 全体でみると多くの携帯電話向けエンジンを搭載したヘテロジニアス マルチコア Power Switched Area (Logic1) ARM926 PE0 ARM926 PE1 ARM926 PE2 DSP SPX-K602 MP nm -8.9mm 角 DMAC Async Bridge0 FLASH USB OTG Async Bridge1 I 2 C APB Bridge0 UA RT 3D Acc. Mem. Card Rotat Image er Acc. Multi -Layer AHB TIM1 TIM2 TIM3 WDT SIO Quad BUS Interface PCM CCP I/F Scheduler SDRAM Controller Mobile DDR SDRAM DDR SDRAM NSTC I/F APB Bridge 1 DTV I/F Cam I/F Frame Cache SRAMIF LCD I/F On-Chip SRAM Inst. RAM (512KB) PMU PLLOSC SMUuWIRE INTC TIM0 CameraLCD GPIO SIO Always On Area (Logic0) BaseBand 出展 : S. Torii et al., A 600MIPS 120mW 70uA Leakage Triple- Mobile Application Processor Chip, ISSCC2005 Page 28

29 ホモジニアス SMP の例 : MPCore ARM11 ベース (VFP: 浮動 数点演算ユニット ) 1 4コア構成 SCU (Snoop Control Unit) によりキャッシュの 貫性をハードウェアで保証 効率なSMPを実現 負荷量に応じ動的にコア電源のON/OFFが可能 AMPモード ハイブリッド (AMP+SMP) モードも可能 Configurable number of hardware interrupt lines Private lines PE0 FPU PE2 Interrupt Distributor Per Peripheral s Configurable SMP (1 and 4 PEs) Timer Wdog interface IRQ /VFP L1 Cache Timer Wdog interface /VFP L1 Cache Timer Wdog interface /VFP L1 Cache Timer Wdog interface /VFP L1 Cache PE1 SCU PE3 Snoop Control Unit (SCU) I & D 64bit Primary AXI R/W 64bit bus bus Optional 2 nd AXI R/W 64bit bus Coherence Control Bus 出展 : P. Middleton, A New ARMv6 Symmetric Multiprocessing Core, Embedded Processor Forum, 2004 Page 29

30 タスク並列のメリットを かしながらスケーラビリティも実現 SMP LinuxのAffinity: タスクを固定的に特定 に割り付け可能 AMP-SMPハイブリッド リアルタイム系連携タスクと 度なマルチメディアタスクが混在する今後の組み込みシステムに適合 MMタスクを自動負荷分散 Task A Task C Task B Task F Task D Task E Task A Task C Task B Task D 固定割付 タタススククEF Snoop Cache Cache スレッド化されたタスク A~D Task E 制御系連携タスク Task F OS シングル, マルチタスク SMP Linux RTOS MPCore マルチ, マルチタスク マルチスレッド Page 30

31 次 マルチコア化の背景 マルチコア アーキテクチャとソフトウェアのモデル マルチコア向けソフトウェア開発 Page 31

32 マルチコア活かすも殺すもソフト次第 ソフトが複数のコアを有効利 しなければマルチコアの意味が無い システム ソフトウェアの並 処理 並列処理 並 並列化の種類 複数ソフトウェアの並 処理 ( 機能分割 ) 単 ソフトウェアの並列処理 ( スレッド化など ) アルゴリズム システムロジックが並列 並 実 可能 分割可能 依存がない プログラムが並列 並 実 可能に記述 Page 32

33 アルゴリズムが並列実 可能 (1) アルゴリズムが並列実 可能でなければマルチコア上で性能向上しない 例 : 総和 (1から までの和を求める ) int i, sum; for (i=1,sum=0; i<= ; i++) { sum += i; } return sum; i=k-1の時のsumの値を いて i=kの時の sumを計算するため 並列化は難しい Page 33

34 アルゴリズムが並列実 可能 (2) 並列実 可能なアルゴリズム 例 : 総和 (4 コアで 1 から までの和を求める ) int i, j, p, sum; for (p=0,sum=0; p<4; p++) { for(i=0,j=p* ,s=0; i<=250000; i++, j++) { s += j; } sum += s; } return sum; 4 コアで並列実 可能 変数 i, j, s をコアごとの局所変数として割り当てて計算し 最後にそれぞれのコアの結果 s を集計 ( 注意 : 現状の 動並列化コンパイラでは 前 のプログラムから 動的に上記のような並列化は われる 従ってアルゴリズム変更が必要な場合は より複雑な例となる ) Page 34

35 システムロジックが並 実 可能 並行実行で性能向上する例 並行実行で性能向上しない例 START START 処理の依存関係 処理 A 処理 B 処理 C 処理 D 処理 A 処理 B 処理 C END 処理 D END Page 35

36 プログラムが並列 並 実 可能に記述 AMP 型と SMP 型 AMP 型はプロセッサごとの ( 別々の OS 上の ) プログラムとなり プログラム間の同期 通信を記載する へのタスク ( スレッド ) 割り当てはプログラム時に静的に われる SMP 型は SMP OS 上の つのプログラムとなり 同期 通信も含め 並列化 援 語 API として記載する SMP OS が負荷分散を考慮しながら動的にタスク ( スレッド ) をプロセッサに割り当てる 1 向けプログラムタスク1 タスク4 タスク6 2 向けプログラム タスク 2 タスク 7 3 向けプログラムタスク3 タスク5 並列化プログラム タスク1 タスク2 タスク4 タスク 3 タスク 5 タスク 7 タスク 6 OS 1 OS OS 2 AMP 型 3 SMP OS SMP 型 Page 36

37 プログラムが並列 並 実 可能に記述 AMP 型のプログラム 同期 通信以外は通常のソフトウェア SMP 型のプログラム スレッド プログラミング その他 ヘテロジニアス マルチコア向け OpenCL GPU 向け CUDA Page 37

38 AMP 型マルチコアの同期 通信 ( 起動 終了 ) 起動 : から専 エンジンのレジスタに書き込み 終了 : 専 エンジンから への割込み 専 エンジンのレジスタを からポーリング 起動 終了に多少の時間オーバーヘッドがある 変数共有を考えなくても数 数百サイクル必要 (SMP 型のような ) 変数共有を考えるならば 1 変数を 1 回共有するのにさらに数 数百サイクル必要 時ソフトウェアモデルハードウェアモデル (AMP 型 ) 間 専用エンジン 起動処理 他からの割込み処理 終了処理 MPEG-4 CODEC Reg. MPEG-4 専用 HW Page 38

39 AMP 型マルチコアの同期 通信 ( 共有メモリ ) AMP 型ではデータ共有オーバーヘッドが きいため 画像データ転送などを除き 可能な限りメモリ共有しない 共有メモリを いたプロセッサ間データ授受 専 エンジンでデータを使う前に 必要なデータが のキャッシュからメモリに戻されている必要あり キャッシュ無効化などの処理が必要となり 同 プロセッサでのデータ授受より時間オーバーヘッドがある データ書込後 起動 終了または割り込みなどで通知 時間ソフトウェアモデル 専用エンジンデータ書込起動処理データ読込 MPEG-4 CODEC データ書込終了処理データ読込 ハードウェアモデル Mem Reg. MPEG-4 専用 HW Page 39

40 スレッド化プログラミング スレッドライブラリの例 pthread IEEE の POSIX Section c 規格 POSIX: Portable Operating System Interface Linux などで標準的にサポート Java Thread Java 語の中に標準で定義 OpenMP C/C++/FORTRAN を並列プログラム可能にするために 国コンパイラベンダグループによって作られた指 パソコン向けの開発環境などで標準的にサポート TBB Intel 社が開発した 語 OpenMP と似ているレベルであるが 動的な負荷分散などをランタイムで う TPL Microsoft 社の 語 同様のレベル.NET に含まれる参考 献 : Nichols, Buttlar, and Farrell( 榊訳 ): PThreads プログラミング オライリー ジャパン 1998 : Oaks and Wong( 松 村訳 ): Java スレッドプログラミング オライリー ジャパン 1997 : : James Reinders ( 菅原訳 ): インテルスレッドビルディングブロック オライリー ジャパン 2008 Page 40

41 スレッド化プログラミング (OpenMP) OpenMPでの記述例 ( 銀 系サーバの例 ) sections 指 されたブロック内の各 sectionは並列実 可能 #pragma omp parallel sections メインスレッド { 客#pragma omp section リwithdraw() main(); ク支払スレッド #pragma omp section エwithdraw(); ス#pragma omp section トdeposit() deposit(); 預金スレッド #pragma omp section balance(); balance() } 残高スレッド顧 sectionsの } において同期する ( つまりすべてのsectionが終了後に待ち合わせ る ) -41- 銀行系サーバ main()

42 スレッド化プログラミング (OpenMP) OpenMP での記述例 ( 画像復号処理の例 ) for 指 されたループは並列実 可能 #pragma omp parallel for for(i=1; i<=n; i++) 復号処理 #i; 複号処理 #1 画像復号処理 複号処理 #2 複号処理 #3 複号処理 # 4 複号処理 #5 複号処理 #8 複号処理 #7 複号処理 #5-42-

43 演習問題 1 ( マルチプロセッサ : 電 ) あるプロセッサの負荷容量を 1[nF] とする また このプロセッサは 1 クロックに最 1 命令の処理をする このとき以下の問いに答えよ なお 電 = 動作周波数 負荷容量 電圧 2 とする 1 このプロセッサは 1.5V の電源電圧で動作周波数 300MHz の性能が出せると仮定する この時の最 MIPS 値および電 を求めよ なお MIPS=Million Instructions Per Second(1 秒間に処理できる命令数 ) 2 このプロセッサは 1.2V の電源電圧で動作周波数 150MHz の性能が出せると仮定する このプロセッサを 2 並列で使ったときの最 MIPS 値および電 を求めよ 3 このプロセッサは 0.9V の電源電圧で動作周波数 100MHz の性能が出せると仮定する このプロセッサを 3 並列で使ったときの最 MIPS 値および電 を求めよ 43