<4D F736F F F696E74202D F53434F50458DC58F4990AC89CA95F18D905F C835B83938E9197BF5F938C8D4891E55F89768CA48

Transcription

1 成果発表会資料 Oct 4, 次世代超微細 CMOS プロセスに適した高マイクロ波帯デジタル RF 回路技術の研究開発 ( ) このたびの東日本大震災により被災された皆様方に心よりお見舞い申し上げますとともに 皆さまの安全と一日も早い復旧を心よりお祈り申し上げます 研究代表者益一哉 Kazuya Masu 東京工業大学ソリューション研究機構 Solutions Research Laboratory Tokyo Institute of Technology

2 あらまし 2 研究の背景と目的 研究成果 : 高マイクロ波帯デジタル RF CMOS 回路技術 1 高マイクロ波帯インダクタレス回路技術 インバータベース低雑音増幅回路 (LNA) リングVCOを用いた位相同期 (PLL) 回路 デジタルパルスからのルスからの RF 信号生成回路 2 MEMSとの融合技術 MEMS インダクタのポテンシャル MEMSスイッチと制御用 CMOS 昇圧回路 3 プロセスばらつき 電源 温度変動に対する耐性の確保 LNAにおけるチップ間ばらつきの影響 電源回路 総括

3 研究の背景 3 無線システムの多様化 広帯域化は必至 RF 回路技術におけるマルチバンド化 高周波化は当然の流れ 微細化による性能向上とチップ面積低減の両立 従来型の RF CMOS 回路では,CMOS デバイスが微細化してもインダクタや容量の面積が減少しないので回路面積は減少せず 伝送符合速度 (b/s) 1 G 100 M 10 M 1M 100 K WCDMA GSM 1 GSM WiFi UWB WiMAX Bluetooth ZigBee 高マイクロ波帯 (6~30GHz) 高速データ通信領域として期待 18GHz 帯 FWA 19GHz 帯 LAN 22GHz 帯 FWA 24GHz 帯 ISM 26GHz 帯 FWA FWA: Fixed Wireless system ISM(24GHz) 無線周波数 (GHz) V sw V in V dd mm C 2 C 2 C 1 C 1 L 1 V b1 L 2 V b2 V out RF CMOS 増幅回路チップ例

4 研究の目的 4 超微細 CMOS プロセスを用いた 6~30GHz 帯の高マイクロ波帯デジタル RF 回路技術の確立 微細化による性能向上と低コスト化を可能とする RF 回路技術 LNA 40 nm PA VCO 90 nm PLL 65 nm 45 x 60 μm 90 nm Wideband Antenna Wideband Antenna RFコンポーネント回路技術を開発 Target TL TL CMOS Inverter LNA Digital Controller Cascode PA Passive mixer ADC Digitally it controlled Synthesizer (Ring VCO) ctrl Digital RF signal generator (time to analog conversion) 1.5V, 5GHz BB 1.5V, 5GHz MEMS Inducyor RF Generator 90 nm RF Digital RF 100μm 90 nm ~ 65nm ~ 40nm ~ D 1V 1V, 6~30GHz 次世代 RF D_rich 本研究開発 1.5V, ~6GHz マルチ RF D 高コスト低性能 1V プロセス技術の微細化 安心 安全 グリーンのデータベース社会を支える RF 回路技術 : ワイヤレス瞬時データ転送 ( サーバ間 キオスク端末 大容量センサノード間 ) 高性能能化 高機能能化

5 インダクタレス広帯域低雑音増幅回路 (LNA) インダクタレス ( 抵抗負荷 ) 対インダクタ負荷 5 G R L Id D v out Q 1-drain / db 利得 (db) 課題抵抗負荷型の広帯域化 G L L Id D v out v in C L S S 特徴特徴 30 直流からの LC 共振により広帯域動作が可能 20 高周波動作が可 RC 成分による能 10 ローパス特性により動作帯域が制限 高利得化が容易 0 線形動作範囲が広 RLでの電圧降下い -10 で 線形動作範囲 インダクタ面積が大が制限 回路面積が小 100M 200M 400M 1G 2G 4G 10G 20G 40G 100G Frequency / Hertz 周波数 (Hz) C L

6 インバータベース増幅回路 CMOS インバータの高利得増幅特性に注目 G v in R L D S Id v out 広帯域化回路技術 Vout Av Vin gm ( r // R ) 2 gm r o L 単純な抵抗負荷よりも CMOS インバータの方が高利得で アナログの要素回路として有利 Cherry Hooper 構成をCMOSインバータで構成 20 R 2 段目のミラー容量の影響を緩和可能 f 5K Cherry Hooper 構成インハ ータ1 段 Rf 値により任意の利得設定が可能 R f 利得 (db) 10 o R f 3K R f 2 K G v in D S Id v out 6 g m 1 g m 2 r r o1 o 2 R f 1K M 1G 10G 周波数 (Hz)

7 インバータベース LNA アクティブ帰還段 : 入力整合 & 広帯域化 7 g mf r of v in R f 1 R f 2 v out r s v s ~ g m1 g m 2 r r o1 o 2 主増幅段 :Cherry Hooper 構成 g m 3 g m 4 r r o 3 o 3 出力バッファ Supply voltage: 1.1 V Area: 40 x 26 m 2 20 高マイクロ波帯 10 利得 S21 (db) Vdd=1.30V Vdd=1.25V Vdd=1.20V Vdd=1.15V 15V Vdd=1 1.30V Vdd=1.10V NF (db) Vdd=1.10V Vdd=1.20V 周波数 (GHz) 利得 S21 の周波数特性 周波数 (GHz) 雑音指数 NF の周波数特性

8 インバータベース LNA のプロセス世代依存性 8

9 リング VCO を用いた位相同期 (PLL) 回路 電圧制御発振回路 VCO のインダクタンスレス化 9 リング型 インバータによる差動リング発振回路構成 特徴 回路面積が小 スケーラブル インバータの遅延時間制御により広帯域動作が可能だが位相雑音特性が悪い LC 共振型 v out L C Ic L v out 特徴 回路面積が大 アン スケーラブル 狭帯域だが位相雑音特性に優れる インジェクションロックによる低位相雑音化を検討 システムの基準クロック ( 低周波の低位相雑音信号 ) を注入 ( インジェクション ) インシ ェクション信号

10 リング VCO の試作評価結果 1 インジェクションロックによる低位相雑音化 Injection 90 nm CMOS リング VCO chip コアサイス 18 μm x 30 μm I Q Q I 発振周波数 fo = 2.62 ~ 10.5 GHz 消費電力 Pc = 10.4 mw GHz Injection -46 db オフセット周波数 (MHz) (c) 位相雑音特性 (10GHz) 10

11 リング VCO の試作評価結果 2 広帯域動作化 nm CMOS ring VCO chip 45 x 60 μm コアサイス 45 μm x 60 μm リンク 型 QVCO I Q 逓倍 (Ex OR) fo 2 x fo (a) 逓倍リング型 VCO の (b) 発振スペクトラム (13.55 GHz) (c) 逓倍信号出力 (27.1 GHz) リング型 VCO の試作評価結果 項目 リング型 ( 注入同期 ) リング型 ( 逓倍 ) LC 共振型 (C 級 ) 発振周波数 (GHz) 2.62 ~ ~ ± 250 MHz 位相雑音 (dbc/hz@1mhz) 10 GHz 23 GHz 消費電力 (mw) チップコア面積 (mm 2 ) GHz ( リンク の 70 倍以上 ) 適用プロセス 90 nm CMOS 65 nm CMOS 90 nm CMOS

12 リング VCO を用いた位相同期 (PLL) 回路 インジェクションロック型リング VCO を用いた PLL 回路の構成法 設計法を明確化 12 (a) 2 ステージ PLL 回路の構成 (b) 90nmCMOS による試作チップ fo= 6.1 GHz fo= 9.5 GHz (c) 6.1 GHz 発振時 (d) 9.5 GHz 発振時 (e) 位相雑音特性 (6.1 GHz)

13 デジタルパルスからの RF 信号生成回路技術 13 パルス信号加算回路 (3 ビット構成の場合 ) Vgg VDD RF 信号出力 SE1 SE2 SE3 SE4 SE5 SE6 SE7 SE8 電圧軸離散制御 時間軸離散制御 時間刻み一定振幅刻み一定 ( 外部入力 ) AND1 AND2 AND3 AND4 AND5 AND6 AND7 AND8 選択制御 マルチタップ遅延回路 (3 ビット構成の場合 ) f 0 =3.7GHz (3 fo : 53.21dBc) Pout f 0 2 f 0 3 f E-01 0mV/div) 5.00E-02 amplitude(5 0.00E E E E E E E E E E E E E E E-10 time(100ps/div) チップ写真生成信号のスペクトラム生成信号波形

14 MEMS 回路との融合 MEMS インダクタの重要性 パワーアンプやLNAとのアンテナインターフェース部では インピーダンス変換やチョーク用のインダクタが不可欠で不要化が困難 MEMS インダクタの高周波特性を評価 試作した MEMS インダクタ μm 斜景シールド占占有面積 50% シールド占占有面積 100% (nh) 占有面積 0 % φ = 200μm n= 1.5 占有面積 インダダクタンス値 25 % 50 % 75 % 100 % Q 値 0 % 25 % 50 % 75 % 100 % 周波数 (GHz) (a) インダクタンス値 周波数 (GHz) (b) Q 値

15 MEMS スイッチと制御用 CMOS 昇圧回路 15 マルチバンド / 広帯域動作化には インダクタンスや容量値の切り換えが必要 MEMS SW 制御 RF CMOS 高圧 MEMS 制御 20 ~ 30 V MEMS 水平スイッチ 昇圧回路 Inductor L 水平スイッチ スプリング 電界 支点 出力電電圧 (V) Vdd=3.3V PCP NCP PCP 機械動作を確認 150 μ m 10 NCP 負荷電流 (μa)

16 微細 CMOS におけるチップ間ばらつき 40nmCMOS プロセスで試作した LNA について評価 16 r of g mf r s v s ~ v in g R f 1 g m1 g m 2 r r o1 o 2 高利得動作時 ばらつき小 帰還により動作が安定化 6 帰還回路の適用は有効 さらなるばらつきの抑圧には 3 デジタル回路などによる補償が必要 R LNA f 2 g m 3 g m 4 r r o3 o 3 帯域 (GH Hz) BW (GHz) Vdd =1.1 V v out Vdd = 12V 1.2 Vdd = 1.3 V 40 チッフ Gain (db) 利得 (db) LNA における利得と帯域の相関

17 電源回路 V 出力の LDO 電源を実現 参照電圧源も内蔵 NMOS PMOS の閾値電圧差を利用 (a) 電源回路 実測 250 μm x 140 μm (b) 試作チップ 0.18 μm CMOS (c) 入出力特性

18 総括 18 超微細 CMOS プロセスを用いた 6~30GHz 帯の高マイクロ波帯デジタル RF 回路技術の確立 微細化による性能向上と低コスト化を可能とする RF 回路技術 1 高マイクロ波帯インダクタレス回路技術 CMOSインバータベース広帯域低雑音増幅回路 (LNA) インジェクションロックによる広帯域低位相雑音リング VCO 回路 リング VCO を用いた位相同期 (PLL) 回路 2 MEMSとの融合技術 中空構造 MEMS インダクタ素子 MEMS スイッチ MEMSアクチュエータ制御用 CMOS 昇圧回路 3 プロセスばらつき 電源 温度変動に対する耐性の確保 LDO 電源回路 ナノ CMOS 回路のばらつき特性 スケーラブル特性を秘匿

19 END 19