設計 TF/PIDS/FEP クロスカット報告 低電力 SoC のロードマップ - モバイルマルチメディアへのアプローチ - 設計 TF 主査日立製作所内山邦男
本クロスカットの目的と活動内容 低電力 SoCのロードマップ作成と問題点 技術課題の明確化 (1) モバイルマルチメディアの動向調査 (2) 現状 (0.18um) の低電力 SoCの分析 (3) 低電力 SoC 設計モデルの作成 ( 初期モデル 集積度トレンドの設定 ) (4) 設計モデルとHP LOP(-HS -UHS) LSTP デバイスモデルを用いた設計パラメータの検証 ( 動作周波数 消費電力の確認 )
デジタル民生機器の動向 : モハ イルマルチメテ ィア機器
マルチメディア処理の要求性能 0.01 0.1 1 10 MPEG1 伸張 JPEG 伸張圧縮 MP/ML MPEG4 MPEG2 伸張 MP/HL 圧縮 GOPS 100 MPEG Dolby-AC3 単語認識 タスク限定 タスク限定 文章翻訳 ケースヘ ース 音声自動翻訳 2 次元描画 3 次元描画 10Mpps 100Mpps FAX Data モテ ム VoIP モテ ム声紋認識 顔認識 ソフトウェア無線動画像認識 GOPS: Giga Operations Per Second
PDA 向け SoC の例 機器仕様 使用時間 6-10Hr MM アフ リ MP3 JPEG 簡易動画 0.18um/400MHz/470mW (typ.) PWM FICP RTC SSP PWR CPG CPU プロセッサ領域 6.5MTrs. Max 400MHz Sound USB if I2C USB GPIO OST I-cache 32KB D-cache 32KB MMC MMC I2S DMA cnt. KEY UART AC97 MEM Cnt. LCD Cnt. データ転送領域 100MHz ペリフェラル領域 4 48MHz SDRAM 64MB Flash 32MB LCD
機器仕様 通話時間 140min. 待受け時間 200Hr MM アフ リ MP3 JPEG MPEG4 Java 携帯電話向け SoC の例 RF Baseband SoC RAM ROM Flash プロセッサ領域 133MHz データ転送領域 66MHz 0.18um/133MHz/170mW (typ.) 13.4Trs. ( 内 SRAM:9.5Mtrs.) CPU Cache 32KB MFI DSP URAM 128KB XYRAM 16KB MEM Cnt. CPG WDT CMT DMAC RAM VIF SCIF SIOF FLC MMC KEYIF RAM ROM Flash LCD ペリフェラル領域 - 33MHz CMOS camera Bluetooth Sound NAND/AND Flash MMC KEY
低電力 SoC の設計モデル 高周波領域動作周波数 : F h F h TL h 論理部 CPU, FPU, DSP, Media Proc. HW accelerator, Config. Arrays,.. F h TM h メモリ部 トランシ スタ数 : トランシ スタ数 : TL = TL h +TL l TM = TM h +TM l Cache, XY memory, Work memory, 低周波領域動作周波数 : F l F h TL h Memory cnt., DMAC, Graphic eng., Peripheral module,.. (Ser., Par., Comm.,.) F l TM l 2 nd -Cache, 2 nd - work mem., Global mem., Temp. buffer,.
低電力 SoC 設計モデルの初期値 (@130nm) 39.7Mtrs. / 64mm 2 高周波領域 F h : 180MHz (LSTP) 330Hz (LOP) 620MHz (HP) 低周波領域 論理部 11.5Mtrs. 4.7Mtrs. メモリ部 28.2Mtrs. 8.6Mtrs. F l = F h / 4 6.8Mtrs. 19.6Mtrs.
集積度のロードマップ 1200 Mtrs. チッフ 面積 :64mm 2 Tr 数増加率 : x1.26/year (x2/3years) トランシ スタ数 1000 800 600 400 200 0 2002 3 4 5 6 7 8 9 2010 11 12 13 14 15 16 メモリ ( 低周波 ) 論理 ( 低周波 ) メモリ ( 高周波 ) 論理 ( 高周波 )
チップ面積の分析 200 mm 2 180 チップ面積 120 80 40 64mm 2 0 0.35u 0.25u 0.18u 0.13u テクノロジーノード ref. ISSCC, CoolChips
デバイスモデル HP: High performance LOP, LOP-HS, LOP-UHS: Low operating power, -high speed, -ultra high speed LSTP: Low standby power Year of Production 2002 2004 2007 2010 2013 2016 Technology Node DRAM nm 115 90 65 45 32 22 PhysicalGate Length (HP) nm 53 37 25 18 13 9 (LOP&LSTP) nm 75 53 32 22 16 11 Supply Voltage (HP) V 1.1 1 0.7 0.6 0.5 0.4 Supply Voltage (LOP) V 1.2 1.1 0.9 0.8 0.7 0.6 Supply Voltage (LSTP) V 1.2 1.2 1.1 1 0.9 0.9 CV/I (HP) ps 1.3 0.99 0.68 0.39 0.22 0.15 CV/I (LOP) ps 2.45 1.84 1.14 0.85 0.56 0.35 CV/I (LOP-HS) ps 2.1 1.58 1 0.74 0.5 0.32 CV/I (LOP-UHS) ps 1.84 1.38 0.89 0.66 0.45 0.29 CV/I (LSTP) ps 4.41 2.68 1.81 1.43 0.91 0.66 Isd,leak (HP) A/um 3.00E-08 1.00E-07 1.00E-06 3.00E-06 7.00E-06 1.00E-05 Isd,leak (LOP) A/um 1.00E-10 3.00E-10 7.00E-10 1.00E-09 3.00E-09 1.00E-08 Isd,leak (LOP-HS) A/um 1.00E-09 3.00E-09 7.00E-09 1.00E-08 3.00E-08 1.00E-07 Isd,leak (LOP-UHS) A/um 1.00E-08 3.00E-08 7.00E-08 1.00E-07 3.00E-07 1.00E-06 Isd,leak (LSTP) A/um 1.00E-12 1.00E-12 1.00E-12 3.00E-12 7.00E-12 1.00E-11
動作周波数の設計目標 2.5 2.0 GHz x1.2 / year x1.1 / year F h 動作周波数 1.5 1.0 F l =F h /4 ( 高周波領域 ) F l ( 低周波領域 ) 0.5 0 2002 3 4 5 6 7 8 9 2010 11 12 13 14 15 16
動作周波数の算出モデル F next /F now Td now /Td next Cg now /Cg next V now /V next Ids next /Ids now (C V/I) now / (C V/I) next Td clk Tc=T clk-q + Td + T setup +T skew clk
動作周波数の見積もり 動作周波数 6.0 5.0 4.0 3.0 2.0 1.0 0 GHz 2002 3 4 5 6 7 8 9 2010 11 12 13 14 15 16 HP LOP-UHS LOP-HS LOP LSTP
消費電力の算出モデル 消費電力 P P = p f C Vdd 2 +p Isc Δtsc Vdd f+ileak Vdd + Idc Vdd ダイナミック電力貫通リーク電力 直流 Cnext=Cnow x k x B と想定 k : スケーリンク 係数 B : 素子数増加率 Tr 当たりの消費電力 logic : memory = 4.4 : 1 logic 部のリーク電流 = (7xLg) x ケ ート数 x I leak SRAM 部のリーク電流 = = 2x(3xLg) x ヒ ット数 x I leak * sub-threshold のみ計算
消費電力の設計目標 現状 携帯電話動作時 :50~200mW 待機時 :10~100uA PDA 動作時 :200~800mW 待機時 : ~1mA 今後 バッテリ能力改善 動作時 待機時電力が緩和 機器温度 ( 体感温度 ) が問題 動作時電力の制約 動作時 :~1W
消費電力の見積もり (HP モデル ) 70 W 57.4W:1.8(d)+55.6(l) 60 50 消費電力 40 30 20 10 4.05W:0.53(d)+3.52(l) 0.58W: 0.46(d)+0.12(l) リーク (l) タ イナミック (d) 0 2002 3 4 5 6 7 8 9 2010 11 12 13 14 15 16
消費電力の見積もり (LOP モデル ) 12 W LOP LOP-HS LOP-UHS リーク (l) タ イナミック (d) 10 8 6 4 2 0 2002 2004 2007 2010 2013 2016 消費電力 LOP:0.38W/0.0013(l) LOP-HS:0.45W/0.013(l) LOP-UHS:0.64W/0.13(l) LOP:1.25W/0.021(l) LOP-HS:1.45W/0.21(l) LOP-UHS:3.44W/2.1(l)
消費電力の見積もり (LSTP モデル ) 2.5 W 2091mW:2091(d)+0.125(l) 2.0 消費電力 1.5 1.0 0.5 160mW: 160(d)+0.0043(l) 490mW:490(d)+0.0056(l) リーク (l) タ イナミック (d) 0 2002 3 4 5 6 7 8 9 2010 11 12 13 14 15 16
12.0 10.0 8.0 6.0 4.0 2.0 0.0 消費電力 / 周波数比 HP LOP-UHS LOP-HS LOP LSTP 消費電力 / 周波数比 2002 3 4 5 6 7 8 9 2010 11 12 13 14 15 16 mw/mhz
まとめ 低電力 SoCの設計モデルを作成 設計モデルとHP LOP(-HS -UHS) LSTP デバイスモデルを用いて設計パラメータを検証 低電力 SoCの設計において (1)HP: 設計困難 LOP-UHS: 設計難易度大 (2010~) (2)LOP LOP-HS: 低電力 SoC 設計の中心モデル (3)LSTP: 低スタンバイ指向のSoC (4) 電力性能比 (mw/mhz):lop<lop-hs<lstp better 今後 設計モデル パラメータ算出モデルの更なる詳細化により 設計 プロセス両面での課題の具体化が必要