9 章 CMOS アナログ基本回路 1
デジタル情報とアナログ情報 アナログ情報 大きさ デジタル信号アナログ信号 デジタル情報 時間
情報処理システムにおけるアナログ技術 通信 ネットワークの高度化 無線通信, 高速ネットワーク, 光通信 ヒューマンインタフェース高度化 人間の視覚, 聴覚, 感性にせまる 脳型コンピュータの実現 テ シ タルコンヒ ュータと相補的な情報処理 省エネルギーなシステム アナログ回路 ADC,DAC 高周波回路センサー知能処理回路電源回路 3
音声用 AD,DA 変換 LSI 世界発の CMOS アナデジ混載 LSI C アレイ型 AD,DA 変換器, スイッチトキャパシタフィルタ,PLL 4
カムコーダー用制御 LSI AD,DA,MPU 搭載 5
CMOS イメージセンサー (IIS) プロセス :0.35umCMOS チップサイズ :9.8x9.8mm 電源電圧 :3.3 チップ写真 ピクセル回路 6
カレントミラー dd dd dd dd I Q1 Q I Q1 Q I =I I I 8
Q1 の等価回路 ゲート v gs1 v m1 ds1 ソース ドレイン = = 出力インピーダンスを調べる g r ds1 y y y i = g v m1 ds1 gs1 ds1 r ds1 ds1 i y 1/ g m1 v y 飽和領域では 1/ g m1 << rds i = g y v m1 ds1 1 であるので i ダイオード接続ト g m1 ランジスタ y 9
カレントミラーの等価回路 Q1 Q 1/ gm 1 v gs g v m ds r ds i x x m i = g v i x x = g v gs = m gs r x ds g g m m1 i y r ds 出力抵抗 飽和領域では高い出力抵抗 = 定電流源電圧によらず一定の電流を流す 10
ソース接地アンプ カレントミラー型アクティブロード dd dd dd RL 負荷抵抗 Q1 Q v v v Q1 I bias v Q1 11
ソース接地アンプの動作 ドレイン電流 I ds 負荷抵抗の特性 R L nmos の特性 v dd 0 v 出力電圧 = dd R L I ds 1
ソース接地アンプの動作 負荷抵抗の特性 アクティブロードの特性 ドレイン電流 I ds 直流電流を流す機能 大きな微分抵抗 v 0 v = dd dd R L I ds 出力電圧 500KΩ 100uA=50 13
ソース接地アンプの動作 抵抗負荷とアクティブロードの比較 ドレイン電流 I ds 負荷抵抗の特性 nmos の特性 直流電流を流す機能 大きな微分抵抗 0 dd 出力電圧 dd L ds dd * = R I 500 ΚΩ 100μΑ = 50 14
ソース接地アンプの等価回路と利得 R Q 1 電圧制御電流源 i =g m v 1 gs1 v v gs1 r ds1 r ds あるいは R L v 電圧利得 : A = v / v v R =r ds r 1 // ds = gm 1R = gm 1( rds 1 // rds) = 10 ~ 100 数値例 1 ma / 100ΚΩ = 100 15
ソース接地アンプの交流小信号等価回路 v g m v R C gd1 1 gs1 C gs1 v gs1 電圧制御電流源 R C v T ( s) = v v ( s) ( s) = 1 s g R [ R [ C C (1 g R )] R (c C )] gs1 gd1 m1 m1 gd1 16
T ( s) = v v ソース接地アンプの周波数特性 ( s) ( s) = 1 jω g R [ R [ C C (1 g R )] R (c C )] gs1 gd1 m1 m1 gd1 i n 電圧利得 逆位相 DC 利得 g m1 R 3dB 180 5 位相 電圧利得 ( 振幅 ) f 3dB = 3dB 低下周波数 70 周波数 17
ソース接地アンプの信号帯域 f 3dB = πr [ c c 1 g R )] R ( c c ) gs1 1 gd1( m1 gd1 = 1 [ ] πr cgs1 cgd1( 1 A) ミラー容量 A = g R m1 R C gd1 (1A) R C gd1 v A c gs1 c gs1 18
ソースフォロワ ( ドレイン接地アンプ ) dd dd Q1 p ウエルを使用している場合ソースに接続すれば Body Effect が起きない I bias Q3 Q アクティブロード 19
ソース結合差動対 差動増幅回路 入力電圧 出力電流 Id1 Id c 出力電圧 R L Id1 dd Id R L c bias Ib定電流飽和領域で動作 bias Ib 0
差動増幅回路の動作 dd R L I d1 I d R L 出力電圧 dd 出力電圧 dd R L I b / c 入力電圧 bias I b dd R L I b 0 ー 定電流 I b =I d1 I d 入力差動電圧 1
OPA : Operational Amplifier v = Ad ( ) 差動入力 同相入力 に対する利得 A d 出力インピーダンス=0 入力インピーダンス= に対する利得 = ( ) / = 0 A c 同相入力
オペアンプのブロック構成 段構成 C c 位相補償容量 v A 1 A v 容量負荷 3 段構成 v 差動アンプ A 1 ソース接地アンプ A C c ソースフォロワ 1 v 抵抗負荷 Differential put stage Second ga stage Output buffer 3
オペアンプを用いた基本回路 反転アンプ非反転アンプ R i R v v 1 仮想接地 irtual Ground A d v = Ad ( ) R 1 R A d i v = Ad ( R R1 0) /( R1 R )) A d = / = R R / 1 A d = R 1 = = Ad ( R1 /( R1 R)) / = 1 ( R / R ) 1 / = 1 ボルテージフォロワ 4
オペアンプを用いた基本回路 加算回路 R 積分回路 v 1 v R 11 R 1 O v 1 R 1 O v 3 R 13 仮想接地 ertial Ground 5
全差動 OPA( 差動入力差動出力 ) PSRR 特性 ( 電源電圧変動抑圧 ) が良好シリコン基板の雑音抑圧特性が良好信号入力雑音の同相成分抑圧が良好 Q Q 1 基板 同相成分には現れるが差動成分には影響がない 同相出力 適当な値に制御する必要 6
コンパレータ ( 電圧比較器 ) の機能 アナログ信号をデジタル化 ( 値化 ) する > : =1 ref < : = 0 ref 7
オペアンプを用いたコンパレータ オープンループのオペアンプはコンパレータになる. > ref の時出力 High ref < ref の時出力 low 感度 ( 精度 ) は利得で決まり, 高い 応答速度は遅い 8
インバータチョッパ型コンパレータ φ dd C ref φ φ 9
インバータチョッパ型コンパレータの動作 リセット ( オフセット補償 ) φ ref ref φ コンパレート φ C c C 貫通電流 th th i i c = ref th = ( th ) ( ref th ref φ c c は保持される i = ref > 0 :"1" < 0 :"0" 30
宿題 1 月 15 日オペアンプを用いた基本回路 i 非反転アンプ R 仮想接地 irtual Ground R R 1 A d = R 1 i A d = 図に示す反転アンプでゲインがとなることを説明せよ. / = R R / オペアンプの差動利得をゲインの式を求め 1 A d A d = として とせよ 図に示す非反転アンプでゲインがとなることを説明せよ. / = 1 ( R / R1 ) オペアンプの差動利得をゲインの式を求め A d A d = として とせよ 31
反転アンプ非反転アンプ R i R v v 1 仮想接地 irtual Ground オペアンプを用いた基本回路 A d = Ad ( R R1 0) /( R1 R )) ( A d = / = R R R1 R AdR1) = AdR / = AdR /( R1 R AdR1) = R /(( R R ) / A ) / 1 d R1 / 1 v = Ad ( ) R 1 = R 1 R A d i v = Ad ( R1 /( R1 R)) ( R1 R) = Ad (( R1 R) R1 A d = (( 1 R) AdR1 ) = Ad ( R1 R R ) / = Ad ( R1 R) /(( R1 R) AdR1 ) / = 1 ( R / R ) 1 / = 1 ボルテージフォロワ ) 3
宿題 1 月 15 日オペアンプを用いた加算回路 R v 1 R 11 v R 1 v 3 R 13 この回路で の式を求めよ v, v v を重み付け加算するのはどうするかを説明せよ 1, 3 34
宿題解答 1 月 15 日オペアンプを用いた加算回路 R Σi i v 1 R 11 i 1 v R 1 i v 3 R 13 i 3 0 仮想接地 R i を流れる電流は ii = v i / R1 i R を流れる電流は Σi i v = ( R / 11v 1, R1v R13v 3) R 重み係数はR / 11 / R, R1 / R, R13 R3 35