MO プロセスフロー ( 復習 集積デバイス工学 ( の構成要素 ( 抵抗と容量 素子分離 -well 形成 ゲート形成 拡散領域形成 絶縁膜とコンタクト形成 l 配線形成 6 7 センター藤野毅 MO 領域 MO 領域 MO プロセスフロー ( 復習 素子分離 -well 形成 ゲート形成 拡散領域形成 絶縁膜とコンタクト形成 l 配線形成 i 膜 ウエルポリシリコン + 拡散 + 拡散コンタクト l 配線 MO- の構成要素 電子回路の構成要素 ( 受動素子 抵抗トランジスタ拡散抵抗ゲート配線金属配線 ( 寄生 容量 MO 酸化膜 MM 容量トランジスタソース ドレイン容量 ( 寄生 金属配線間 ( 寄生 インダクタメタル配線 : 通常は小さく無視できる 回路の要素として使用 高速動作の阻害要因 MO 領域 MO 領域 シート抵抗 ( 教科書.8,9 設計者のレイアウトデザインでは, 厚さは制御できない シート抵抗 s ( 単位はΩ/ を使用する R ポリシリコンゲート層を使用した抵抗の例 μm 教科書.0 表.. 層の種類 ポリシリコン層 l 配線 シート抵抗 00Ω/ 0Ω/ 0.0Ω/ 端子位置 ( コンタクト μm シート抵抗 ( 教科書.8,9 設計者のレイアウトデザインでは, 厚さは制御できない シート抵抗 s ( 単位はΩ/ を使用する R を使用した抵抗の例 長さは電極コンタクトの中心間距離で規定する 長さ 電極 + 型拡散領域 : 幅 : 長さ : 高さ 高さ 右図の抵抗 Rは R 0 0[ Ω] 6 幅 型 断面図
抵抗素子 ( 抵抗素子 ( 配線材料の固有抵抗を使用した場合 配線材料の固有抵抗を使用した場合 7 ゲート電極 金属配線 R 材料 ポリシリコンシリサイド (oi,i 高融点金属 ( + 拡散 + 拡散 l,u 抵抗率 (Ω m ポリシリコン ~0 - シリサイド ~0-6 高融点金属 ~0-7 シリコン ~0 - l~x0-8 u~.x0-8 教科書.0 の拡散抵抗, ポリシリコン抵抗, l 抵抗になるときのそれぞれの膜厚は? 8 ゲート電極 金属配線 材料 ポリシリコンシリサイド (oi,i 高融点金属 ( + 拡散 + 拡散 l,u 抵抗率 (Ω m ポリシリコン ~0 - シリサイド ~0-6 高融点金属 ~0-7 シリコン ~0 - l~x0-8 u~.x0-8 教科書.0 の拡散抵抗, ポリシリコン抵抗, l 抵抗になるときのそれぞれの膜厚は? 0 - /000-7 0.μm ポリシリコン 0 - /00-7 0.μm l 配線 X0-8 /0.00.6μm 9 拡散抵抗素子 拡散抵抗は下記のように作成される シリサイド化しない +, + 拡散シート抵抗値はプロセスに大きく依存するが~00Ω/ 程度 拡散抵抗は基板に対して接合容量 ( 後述 を持つので注意が必要 R 長さ + 型 型 + 型 型幅 0 トランジスタレイアウト サリサイド化の利点, 注意点 ゲート抵抗, 拡散抵抗を低くできる コンタクト抵抗を下げることができる コンタクト数を少なくできる レイアウト自由度向上 ゲート抵抗, 拡散抵抗を用いる抵抗素子にはサリサイドブロック領域の指定が必要 拡散抵抗 ゲート抵抗トランジスタ電流の低下 サリサイドブロック領域 ゲート抵抗 抵抗素子レイアウト R 拡散抵抗 長さ はサリサイドブロック長で規定する 小テスト 持ち込み物件 : 関数電卓のみ 試験範囲 : 第 回 ~ 第 回講義全範囲 半導体工学の復習も含む 教科書で言えば.0.. まで 該当範囲教科書章末問題 第 章 (((0 第 章 ((<(a のみ >(((6 レジュメ第 章も復習すること 第 章の ( 接点の電圧を 0. 以下に 0. に 図. 修正 外側の黒い枠 ( ウエルは必要ありません μm 8μm 基板
図.6 修正 μm サリサイドゲート技術 ( 再掲 MO の黒い枠 ( ウエルは必要ありません 替わりに, ウエルが MO の周りに必要です. μm 8μm ウエル 基板 シリサイド : シリコンと金属の化合物で, ポリシリコンより抵抗率が小さい i,ii,oi,ii など サリサイド : トランジスタのゲート, ソース, ドレイン領域に自己整合的にシリサイドを形成する elf liged ilicide ゲート抵抗を低くするだけでなく, ソースドレイン部への配線抵抗およびコンタクト抵抗も低減できる サリサイド (elf lig ilicide の形成プロセス 側壁絶縁膜 oly-i + + (a ゲート横に側壁絶縁膜を有するoly-iゲートを形成する i + + (b i 膜をスパッタリングにより形成 ii + + (c 熱処理によりiとiを反応させ ii を形成 ii + + (d 化学薬品を用いて未反応の i を除去 ドレイン電流のゲート電圧依存性 << G - th のとき ( 線形領域 と > G - th のとき ( 飽和領域 で特性異なる. 線形領域の正比例特性で,X 軸との切片がしきい値電圧 (th 相互コンダクタンスg m とは, ゲート電圧 G の変化 d g m に対するドレイン電流 の変化の割合 d ドレイン電流 ( gm μo 線形 ドレイン電流 ( gm μo ( G G 飽和 μ o ( G ( μo G 抵抗素子 ( トランジスタを使用した場合線形領域 ( < G - では/R/μ o ( G - の抵抗とみなせる ゲート電圧で制御できる可変抵抗 d μ o ( G μo ( G R d 電流 ( G th となるピンチオフ点 線形 飽和 G μ o ( G th th ゲート電圧 ( G ゲート電圧 ( G 上記の回路の特性値 μ o を利得係数 βと呼ぶ 6 ドレイン電圧 ( μ o ( G 容量素子 ( MO トランジスタのゲート電極は容量素子となる ゲート電極とソース ドレイン電極間が容量 ゲート酸化膜の単位面積当たりの容量 o o 0 /t o ゲート容量 g o 0 破断面 ゲート電極ソース電極ドレイン電極 + + + + 断面図 絶縁膜 トランジスタゲート幅 MO トランジスタゲート容量 ゲートバイアス依存性がある 周波数依存性がある 精度の必要なアナログ回路では使用されない t 電荷の変化が生じる場所 oly-i G < 0 oly-i G < th th oly-i 低周波 高周波 G > th 型反転層 変化 7 トランジスタゲート長 平面図 8 蓄積モード空乏モード反転モード
容量素子 ( 層間絶縁膜をはさむ l 配線間の容量 MM(Metal-sulator-Metal キャパシタと呼ぶ バイアス依存性, 周波数依存性が少ない 特別な追加 l 配線が必要なのでコスト高となる 同様にゲートポリシリコンとその上の追加ポリシリコン配線で作成する場合もある. 追加 l 配線 層間絶縁膜 配線の寄生抵抗 のスピードを律速しているのは配線の抵抗と容量 : 配線幅 : 配線長さ : 配線膜厚 抵抗率 ( l μωcm R シート抵抗 ( l の膜厚が 0.μm の時 s ( l 0.Ω / R s l 配線 9 0 配線の寄生容量 配線は隣接配線, 上下配線の間に寄生容量を持つ 最先端の0.8~0.μmルールのl 配線では通常 0.~0.f/μm 程度である信号の遅延を小さくするには, 抵抗と容量の積 Rを小さくすればよい ( 隣接配線間隔 を広くする ( 配線幅 を太くすると, 対上下配線の容量が増加するため容量は増加するが, 抵抗は小さくなるため, 信号遅延を小さくすることができる 遅延を小さくしたいとき 配線線幅 倍 抵抗 /となるが, 容量は 倍とはならない 配線遅延低減 高速化に寄与する R R R / < R R <R トランジスタ部の寄生抵抗 容量 下記の抵抗 容量共にトランジスタ速度を遅くする プロセス改良により高速化 ソースドレイン容量 コンタクト抵抗 ゲート配線抵抗 接合容量 ( 教科書. 接合が作成されていると空乏層容量 de がある ソースドレイン電極には寄生容量がある de には 接合に印加されている接合電圧 の依存性がある. 0 のときの容量を de0 とすると de de 0 教科書 ( 8 式 教科書はj, φ B になっているので注意 は 型端子が+の場合 ( 順方向
ビルトインポテンシャル の導出 ( 復習 型領域では E i E Ei E i e 型領域では E Ei E E e i i E i E E E i i + 6 i. 0 [ m ] E i 解説 ( 教科書. 参考 アクセプタ密度 X0 [m - ] の 型 i とドナー密度 X0 [m - ] の 型 i の 接合におけるビルトインポテンシャル を求めよ. B 0 0 0.06 6 i (. 0 0.06. 0.8[ ] + 拡散領域 ( X0 [m - ] 型半導体 型半導体 6 型基板 ( X0 [m - ] MO r 接合における電界 ( 半導体工学 接合における空乏層幅 7 ドナー密度がアクセプタ密度の 倍 ( の 接合を考えポアソン方程式を解いて電界を求める d ( 9 d ( [ < < 0] [0 < < ] ( 境界条件は E( E( 0 解は E ( + [ < < 0] ( 0 E ( [0 < < ] ( 電界から 接合の電位差を計算 ( + ( 型 i - - 電界 E - [/m ] E [/m] E ma 型 i 8 ( ( ( + ( ( を用いて de + を求めると ( 7 + + de + 空乏層幅 de はビルトイン電圧 の関数になっている 順方向電圧 を印加した場合の空乏層幅は - を代入して + de ( ( 9 順方向電圧印加 空乏層幅は狭くなる 逆方向電圧印加 空乏層幅は拡がる ( 8 電圧印加時の空乏層における蓄積電荷の変化 電圧印加時の空乏層容量 空乏層幅の変化により, 接合に蓄積される電荷が変化 正孔 :+ 電荷 型半導体 型半導体 電子 :- 電荷 Q 接合における単位断面積あたりの電荷 Q は ( ( + + 順方向電圧 逆方向電圧 電圧ですると容量となるので dq de ( d( + + 9 +Q -Q -Q +Q 順方向電圧 容量は ( 順方向 > ( 逆方向 逆方向電圧 0 0のときの容量 de0 は >> 0 + 0 de de de0 i 0 と考えると, φ B なので教科書 (.0 に一致 de + j なので教科書 (.9 に一致 +