記者発表開催について

Size: px

Start display at page:

Download "記者発表開催について"

ゆあにかどり
5 years ago
Views:

1 2014 年 6 月 4 日東京工業大学広報センター長大谷清 300mm ウエハーを厚さ 4µm に超薄化 -DRAM で検証超小型大規模三次元メモリーに威力 - 概要東京工業大学異種機能集積研究センターの大場隆之特任教授はディスコ富士通研究所 PEZY Computing( ペジーコンピューティング東京都千代田区 ) WOW アライアンス ( 用語 1) と共同で半導体メモリー (DRAM) が搭載された直径 300mm シリコンウエハー ( 基板 ) の厚さを 4 マイクロメートル (µm) まで超薄化する技術を開発した同技術はバンプ ( 用語 2) を用いない WOW 積層技術 ( 用語 3) を利用してシリコンウエハーの厚さをデバイス層より薄い 4µm まで薄化することに成功したものである薄化前と薄化した後のリフレッシュ時間の累積故障率が変わらないことを確認し薄化による新たな原子欠陥が生じないことを実証したこの薄化プロセスを用いれば上下積層チップの配線長が従来の 1/10 以下になり配線抵抗と配線容量が大幅に低減される超小型でテラビット (1 テラは 1 兆 ) 級の大規模メモリーへの応用が期待されるこの成果は米国ハワイで 6 月 10~13 日に開かれる国際電子デバイス会議 VLSI シンポジウム 2014 で発表する背景半導体メモリーチップを積層し上下チップを電気接続すれば積層数に比例したメモリー容量が得られ極端に微細化しなくても大容量メモリーを得ることができる上下配線の長さはバンプサイズとチップを貫通する接続孔 (TSV 用語 4) の長さ ( チップの厚さ ) で決まりこの配線長を短くすれば配線抵抗と電気容量が低減されるバンプ接続を前提としたこれまでの TSV 配線ではチップ厚さの限界が約 50µm でありバンプと TSV を合わせた長さは約 100µm になる TSV 一本当たりのデータ転送速度を少なくし ( 低周波数 ) 帯域幅を高めると消費電力が低くなりこのカギを握るのは TSV の敷き詰め密度と TSV の長さであるバンプと組み合わせた TSV では TSV の数がバンプサイズとバンプピッチで決まりまた TSV 長の短縮と高密度化の障害になっている

2 研究成果同研究グループはウエハーを薄化してから積層し TSV で直接上下チップを接続配線するバンプレス TSV 配線を開発しているこの方法を用いればバンプが不要になり薄化プロセスの限界までウエハーを薄くすることができる FRAM( 用語 5) や MPU( 用語 6) ではこれまでに 7µm の薄化に成功していた今回先端 2 ギガビット DRAM が形成された厚さ 775µm の 300mm ウエハーを約 1/200 の厚さ 4µm まで薄くすることに成功しここまで薄くしても DRAM 特性に影響を与えないことを明らかにした厚さ 4µm は DRAM のデバイス層よりも薄く可視光も透過する同薄化技術を利用するとデバイス層を含めても 10µm 以下となりこの厚さが TSV の長さになるこれは従来のバンプを利用した TSV に比べ長さが約 1/10 に短縮される TSV が短くなるとこれに比例して配線抵抗と電気容量がそれぞれ小さくなる長さが 1/10 になると配線性能の指標となる配線抵抗と電気容量の積は 1/100 に減少するこのため 4 ギガビット 8 ギガビット 16 ギガビットといったメモリー容量の拡大に合わせて 4 層 8 層 16 層積層しても薄化したチップであれば電気的な課題が解消される薄化チップを 16 層しても全体の厚さは 200µm 以下に収まり仮に 16 ギガビットメモリーを積層すれば小型ながら 256 ギガビットの大規模メモリーを実現することができるこれをわずか 4 個配置するだけでテラビットメモリを実現することができるこのような大規模メモリー容量を従来方法で達成しようとするとずいぶん先の 10 ナノメートル (nm) 7nm 級の微細化が必要になる超薄化で TSV を短くまた小さくできると加工しやすくなり生産性が大幅に向上する同時にバンプの制約が無くなるので平方ミリメートル当たり 1000 本から 1 万本の TSV を形成することができるこのような TSV を利用すれば低周波数でも高帯域が可能となりギガビット転送速度当たりのエネルギー効率が向上するこのためビッグデータ向けのサーバーやスマートフォンをはじめ小型携帯端末の消費電力が大幅に削減されるメニコア MPU( 用語 7) と組み合わせればテラバイトの高帯域を実現することが可能になる

3 用語説明 1. WOW アライアンス : 東京工業大学を中心に設計プロセス装置材料半導体関連の複数企業および研究機関からなる研究グループ薄化したウエハーを簡単に積層することができバンプレス TSV 配線を用いた三次元化技術を世界で初めて開発に成功した 2. バンプ : 電極部にメッキで形成した配線接続のための突起 3. WOW 積層技術 : ウエハーの積層 (Wafer-on-Wafer) で大規模集積回路を作製する三次元集積技術積層方法にはチップ同士の積層 (Chip-on-Chip) チップとウエハーの積層 (Chip-on-Wafer) があり COC COW WOW の順に生産性が高くなる 4. TSV:Through-Silicon-Via の略でシリコンウエハーを貫通させ埋め込み配線で上下チップチップを接続させる接続孔 5. FRAM:Ferroelectric RAM の略強誘電体を利用した不揮発メモリーの一種 6. MPU:Micro-Processing Unit の略コンピューター内で基本的な演算処理を行う超小型演算装置でコンピューターの心臓部に当たる半導体チップ 7. メニコア MPU: 複数の論理回路 ( コアプロセッサ ) を有する MPU 二個あればデュアルコアプロセッサと呼び通常二桁以上のコアプロセッサを有する MPU に対して用いられる学会発表学会名 : IEEE 2014 Symposia on VLSI Technology and Circuits 題名 : Ultra Thinning Down to 4-μm using 300-mm Wafer40-nm Node 2Gb DRAM for 3D Multi-Stack WOW Applications 発表者 : Y.S. Kim, S. Kodama, Y. Mizushima, N. Maeda, H. Kitada, K. Fujimoto, T. Nakamura, D. Suzuki, A. Kawai, K. Arai and T. Ohba 問い合わせ東京工業大学異種機能集積研究センター秘書沼澤文恵電話 : numazawa.f.aa@m.titech.ac.jp 東京工業大学広報センター電話 : media@jim.titech.ac.jp

4 添付資料図 1 4µm まで薄化した 300mm DRAM ウエハーこのような薄いウエハーになると可視光が透過する図 2 4µm まで薄化したウエハーの厚さ分布厚さばらつきは 1µm 以下に制御されている

5 図 3 FRAM SRAM および今回試作した DRAM デバイスの薄化と電気的特性それぞれ 9µm 7µm 4µm まで薄化し薄化でデバイス特性が変化しないことが検証された

6 図 4 従来方法の積層と今回成功した薄化を利用して 16 層積層した時の積層厚さの比較バンプレス TSV を利用するとバンプが無いので一層当たりの厚さがチップ厚さとなり 4µm まで薄くすると従来に比べて積層した時の総厚さは 1/10 になる

1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証大規模集積化に成功超低電圧超低電力 LSI 実現に目処独立行政法人新エネルギー産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合(

1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証大規模集積化に成功超低電圧超低電力 LSI 実現に目処独立行政法人新エネルギー産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合( 理事長 : 豊木則行 / 以下 LEAP と略記 ) と国立大学法人東京大学はこのたびマイコン等に使われる論理集積回路の大幅な省エネ化を可能とする