ハードウェア・ イーサIPコアを解読する
|
|
|
- ゆきさ ごみぶち
- 6 years ago
- Views:
Transcription
1 ハードウェア イーサ IP コアを理解する 2017 年 8 月 14 日 なひたふ for seccamp 17
2 いきなりですが 最初に 10GbEther のコードを解析します cosmok-10gbe-test cosmok-10gbe-test.srcs sources_1 new top.vhd というのを開いてください
3 動作環境 XILINX の Kintex-7 XC7K160T を搭載したボードに 10Gbps の光ファイバモジュール (SFP+) を挿して使います 10GbE の光をメタルに変換するため 市販の SW HUB を使います
4 Kintex-7 XC7K160T とは トランシーバ (GTX) 内蔵 10Gbps の信号を 8 本出せる 162,240 個のロジックセル 600 個のハードウェア乗算器 25 18bit を 1 クロックで計算 11.7Mbit の内蔵 RAM かなりすごいFPGA 普通の用途ならこれで十分
5 SFP+ のコアは XILINX の IP コアを使用 難解な制御ポートがいっぱいあるのでちょっと難しい 詳しくはソースを見てください
6 メインのコード process (core_clk) begin if rising_edge(core_clk) then case tx_state is when TX_STATE_IDLE => if tx_en = '1' then xgmii_txd <= x"d fb"; -- FB: start of frame xgmii_txc <= x"01"; tx_count <= 0; tx_state <= TX_STATE_SENDING; else xgmii_txd <= x" "; xgmii_txc <= (others => '1'); end if; when TX_STATE_SENDING => tx_count <= tx_count + 1; case tx_count is when 0 => xgmii_txd <= x"addeffffffffffff"; xgmii_txc <= (others => '0'); when 1 => xgmii_txd <= x" fecaefbe"; xgmii_txc <= (others => '0'); when 2 => xgmii_txd <= x"adde "; xgmii_txc <= (others => '0'); when 3 => xgmii_txd <= x" fecaefbe"; xgmii_txc <= (others => '0'); when 4 => xgmii_txd <= x" "; xgmii_txc <= (others => '0'); when 5 => xgmii_txd <= x" "; xgmii_txc <= (others => '0'); when 6 => xgmii_txd <= x" "; xgmii_txc <= (others => '0'); when 7 => xgmii_txd <= x" "; xgmii_txc <= (others => '0'); when 8 => xgmii_txd <= x"d3f23ec "; xgmii_txc <= (others => '0'); when 9 => xgmii_txd <= x" fd"; -- FD: end of frame xgmii_txc <= (others => '1'); when others => xgmii_txd <= x" "; xgmii_txc <= (others => '1'); tx_state <= TX_STATE_IDLE; end case; end case; end if; end process;
7 10GbE 送信のステートマシン TX_STATE_SENDING 0 9 TX_STATE _IDLE en = = '1' ならば "D FB" を送信 en = ='0' ならば " " を送信 en=='1' ADDEFFFFFFFFFFFF FECAEFBE ADDE FECAEFBE D3F23EC FD
8 送信しているデータの意味 STATE IDLE D FB FBはSTART 55はプリアンプル D5はStartFrameDelimiter 0 ADDEFFFFFFFFFFFF FFFFFFFFFFFF は送信先 MAC FECAEFBE DEADBEAFCAFE は送信先 MAC 0806 は ARP 2 ADDE で ARP REQUEST FECAEFBE DEADBEAFCAFE は送信元 MAC を探す D3F23EC C33EF2D3 は FCS FD FD はフレームの終端 は IDLE
9 どんな波形が出るのか? イーサのフレームと 64b/66b の制御コードが混ざってわかりにくいけど大目に見てください STATE IDLE SEND IDLE COUNT TXC FF FF TXD IDLE STAR T MAC MAC 0806 ARP TYPE SRC +FCS IDLE IDLE IDLE
10 実機で動作 ( 送信波形 ) MHz のクロックで 64bit を送信 (10000Mbps のレート ) 64b/66b 変換されるので =10.312Gbps 光ファイバ上のレートは Gbps
11 送信 受信のループバック SFP を半分ずらして挿すとループバックできる 送信したパケットが戻ってきているのが見える
12 途中まとめ (FPGA での信号生成理 ) カウンタをぐるぐる回して ある値のときに特定の値を出力するような回路を作る プログラムカウンタみたいな感じ たくさんの条件分岐を付けると 複雑な波形が出せるようになります
13 本題 100M イーサの回路を解析しよう
14 全体的な構成 受信した IP アドレス MAC アドレス RX AXI-S arp_auto reply tx_arp_0 udp_src (DoS 用 ) GTX ether_core arp_table inserter tx_arp_1 (DoS 用 ) tx_ping_0 (DoS 用 ) axi interconnect arp_table tx_arp_1 (PING 応答用 ) icmp_reply AXI-S TX AXI-S
15 受信系の全体的な動作 ether_core は 受信したパケットを AXI Stream(AXI-S) で出力する axi_auto_reply は ARP 要求を受信したらパケットを解析して相手先 MAC アドレスと IP アドレスを抽出する tx_arp は 自分の MAC アドレスと IP アドレスを AXI-S で送る arp_table_inserter は 受信したパケットから MAC/IP の組を取り出し メモリに書き込む icmp_reply は PING のエコーを返す
16 イーサネットコア 物理層 (GTX) の処理を内包しています プリアンプルや FCS(CRC32) の処理をしています とにかく 送信したいイーサネットのフレーム (MAC アドレス ~FCS の手前まで ) を AXI-S で入れれば送信されます 受信したイーサネットのフレームが AXI-S 出てきます AXI-S の TLAST の次がパケットの先頭です 中身は複雑なので後回し
17 ARP 自動応答 (axi_auto_reply) コア まずはこれを読み解こう
18 ソースファイルの開き方 モジュールを選択して 右クリック Go to source で開きます
19 ステートマシンが入っています ステートは ST_READY ST_RECEIVING ST_SKIP の 3 つ そういえば ARP Request のパケットはこんな感じだったはず DEST MAC SRC MAC TY PE H W PR HP OP SRC MAC SRC IP TGT MAC TGT IP CR C
20 ST_READY when ST_READY => tvalidが来たら count <= 0; tx_go <= '0'; if (s_axis_tvalid = '1') then count <= 1; src_mac (47 downto 32) <= s_axis_tdata(15 downto 0); state <= ST_RECEIVING; end if; 受信データの下 16bitをSRC_MACの上位 16bitに格納
21 ST_RECEIVING count という内部信号でどの部分をキャプチャしているかを判別 count=1 なら src_mac の下 32bit count= 1,2 ではタイプなどを判別望んだタイプ (ARP REQ) でないならば SKIP ステートへ count= 3 では ソース IP を獲得 count=4 では 宛先 IP を獲得 count=5 で 宛先 IP が自分の IP だったら tx_go を '1' にして ST_SKIP へ tlast が来たら ST_READY へ when ST_RECEIVING => if (s_axis_tvalid = '1') then count <= count + 1; if (count = 1) then src_mac (31 downto 0) <= s_axis_tdata(63 downto 32); if (s_axis_tdata(31 downto 0) /= x" ") then state <= ST_SKIP; end if; elsif (count = 2) then if (s_axis_tdata(63 downto 16) /= x" ") then state <= ST_SKIP; end if; elsif (count = 3) then src_ip <= s_axis_tdata(31 downto 0); elsif (count = 4) then dst_ip(31 downto 16) := s_axis_tdata(15 downto 0); elsif (count = 5) then dst_ip(15 downto 0) := s_axis_tdata(63 downto 48); if (dst_ip = self_ipv4_addr) then tx_go <= '1'; end if; state <= ST_SKIP; end if; if (s_axis_tlast = '1') then state <= ST_READY; end if; end if;
22 ST_SKIP tx_go を '0' に戻す tlast が来たら ST_READY に戻る when ST_SKIP => tx_go <= '0'; if (s_axis_tlast = '1') then state <= ST_READY; end if;
23 axi_auto_reply の動作 動作をまとめるとこんな感じ tvalid == 1 ST_READY tlast == 1 tlast == 1 ST_RECEI VING ST_SKIP tx_go を 1 にする ARP でないものを受信したもしくは 自分宛の ARP を受信した ( このときは tx_go を 1 にする )
24 ステートマシン連携のための出力処理 tx_arp_valid ARP 送信ステートマシン tx_arp_ack tx_go が '1' ならば tx_arp_valid を '1' にする tx_arp_ack が '1' ならば tx_arp_valid を '0' に戻す ARP 受信ステートマシン tx_go は一瞬 (1 クロック分 ) しか出ないので それを後段のステートマシンが受理するまで出力を保留しておくための仕組み process (clk) begin if (rising_edge(clk)) then if (tx_go = '1') then tx_arp_valid <= '1'; end if; if (tx_arp_ack = '1') then tx_arp_valid <= '0'; end if; end if; end process;
25 ARP 送信コア tx_arp_0 というコア 内部のステートは STATE_IDLE STATE_SENDINGの2つ tx_arp_validが来たらarp 応答を返し tx_arp_ackを立てる
26 ARP のテンプレートを定義 constant TEMPLATE_SIZE_IN_BYTE : integer := 60; constant TEMPLATE_WIDTH : integer := 8 * TEMPLATE_SIZE_IN_BYTE; constant TEMPLATE_ARP : std_logic_vector (TEMPLATE_WIDTH-1 downto 0) :=( byte without padding x"ffffffffffff" & -- Target MAC Address (broadcast) [6 byte] x"deadbeefcafe" & -- Source MAC Address [6 byte] x"0806" & -- Type: ARP [2 byte] x"0001" & -- HardwareType: Ethernet [2 byte] x"0800" & -- Protocoltype: IPv4 [2 byte] x"06" & -- HardwareLength [1 byte] x"04" & -- ProtocolLength [1 byte] x"0001" & -- Operation: ARP Request [2 byte] x"deadbeefcafe" & -- Source Hardware Address [6 byte] 28 x" " & -- Source Protocol Address [4 byte] x" " & -- Target Hardware Address [6 byte] x" " & -- Target Protocol Address [4 byte] x" _ _ _ _0000"-- padding [18 byte] ); signal template : std_logic_vector (TEMPLATE_WIDTH-1 downto 0); 2017/8/14 signal template_tx_count : integer; (C) なひたふ for seccamp17
27 STATE_IDLE の動作 tx_arp_validが来たら template_vという変数を更新 arp_requestならタイプを0001 replyならタイプを0002に tvalidとtstrbを立てる template_tx_countを8に (8ワード送信の意味) tx_arp_ackを立てて arp_auto_replyに受理を通知 テンプレートの上位 64bitをAXI_Sに送信
28 変数の活用 VHDL の変数は実際の信号ではなく 仮想的なもの signal とは違って上書きできる template_v := TEMPLATE_ARP; template_v(template_width -1 downto TEMPLATE_WIDTH- 6*8) := tx_arp_dst_mac_addr; template_v(template_width- 6*8-1 downto TEMPLATE_WIDTH-12*8) := tx_arp_src_mac_addr; template_v(template_width-22*8-1 downto TEMPLATE_WIDTH-28*8) := tx_arp_src_mac_addr; template_v(template_width-28*8-1 downto TEMPLATE_WIDTH-32*8) := tx_arp_src_ipv4_addr; template_v(template_width-32*8-1 downto TEMPLATE_WIDTH-38*8) := tx_arp_dst_mac_addr; template_v(template_width-38*8-1 downto TEMPLATE_WIDTH-42*8) := tx_arp_dst_ipv4_addr; if (tx_arp_request = '1') then -- ARP Request template_v(template_width-20*8-1 downto TEMPLATE_WIDTH-22*8) := x"0001"; else -- ARP Reply template_v(template_width-20*8-1 downto TEMPLATE_WIDTH-22*8) := x"0002"; end if; template <= template_v; ここで signal に代入 ( 実体化される )
29 STATE_SENDING での動作 template_tx_count の回数だけこの状態でループ 最後の 1 回は tlast を立てる tx_arp_ack <= '0'; m_axis_tvalid <= '1'; if (m_axis_tready = '1') then template_tx_count <= template_tx_count - 1; template(template_width-1 downto AXIS_DATA_WIDTH) <= template(template_width-axis_data_width-1 downto 0); template(axis_data_width-1 downto 0) <= (others => '0'); if (template_tx_count <= 1) then m_axis_tlast <= '0'; m_axis_tvalid <= '0'; state <= STATE_IDLE; elsif (template_tx_count <= 2) then m_axis_tlast <= '1'; m_axis_tstrb <= " "; -- FIXME if AXIS_DATA_WIDTH is modified else m_axis_tlast <= '0'; end if; end if;
30 tx_arp の動作 動作をまとめるとこんな感じ tx_arp_request == 1 ならば tvalid を立てて遷移 STATE_ID LE STATE_SE NDING tlast を立てて遷移 カウンタが残っている
31 ARP テーブルの管理 ARP テーブルをキャッシュしておくと 毎回 ARP リクエストをしなくてよいので高速化できる ARP テーブルは 素早く検索したいから SRAM に入れる 仕組みは arp_table_inserter を読んでみよう ARP テーブルインサータ SRAM (BlockRAM という )
32 arp_table_inserter のステートマシン ST_READY 何かを受信した & イーサフレームの宛先が自分かFFFFFFFFなら動き出す ST_RECEIVING ARP REPLYでなければST_SKIPへ 有効なARP REPLYを受信したら 送信元 IPと送信元 MACを抽出して arp_table_weを '1' に ST_SKIP TLASTが来るまで待つ
33 SRAM への出力のくふう このハッシュって何? arp_table_dout <= "1" & src_ip & src_mac; arp_table_addr <= arp_table_hash(src_ip, ARP_TABLE_ADDR_WIDTH); 実体は別ファイル (utils.vhd) で定義されている function arp_table_hash(ip_addr : std_logic_vector; width : integer) return std_logic_vector is variable sum : std_logic_vector(15 downto 0); begin sum := std_logic_vector(unsigned(ip_addr(31 downto 16)) + unsigned(ip_addr(15 downto 0))); return sum(width-1 downto 0); end function; IP アドレスの上 16bit と下 16bit を加算して それをメモリのアドレスとしている つまり と と の MAC を格納するアドレスが別々になる
34 次のモジュールを読んでみよう tx_ping 自ら PING を出すモジュール icmp_reply 受信した PING に応答するモジュール dummy_udp_src UDP のパケットの中身を作る tx_udp UDP のヘッダを被せたりチェックサムの計算 axis_data_fifo UDP のヘッダを被せるための一時記憶
35 UDP 送信モジュール 上位から送られてきた信号 axis_s_tvalid axis_s_tlast axis_s_tdata 下位へ送る信号 axis_m_tvalid ペイロード 受信したペイロードから IP と UDP のチェックサムをリアルタイムに計算する axis_m_tlast axis_m_tvalid ヘッダを付けて送信 ペイロード ペイロードの全体を見ないとチェックサムを計算できないので 遅延が生じてしまう
36 説明したイーサネット回路の機能 イーサネットコアは AXI-S で イーサネットフレームを入出力する イーサネットコアの上に様々な基本機能を追加 ARP PING に応答 ARP キャッシュテーブルを実装 PING REQ 送信の前に ARP REQ をするという本格仕様 PING ARP UDP をワイヤレートで送信可能 DoS 攻撃に最適
37 まとめ ソフトウェアでイーサネットのプロトコルスタックを作ると データのコピーがたくさん発生してしまう チェックサム計算のために遅延が生じるのは仕方がないが チェックサム計算中にも次のデータを受け入れ可能にできる ( パイプライン ) ので ワイヤスピードで動作させることができる ステートマシンを使えば 1クロック単位で自由自在に波形が作れる
回路 7 レジスタ ( 同期イネーブル及び非同期リセット付 ) 入力データを保持するのに用いる記憶素子 使用用途として, マイクロプロセッサ内部で演算や実行状態の保持に用いられる Fig4-2 のレジスタは, クロック信号の立ち上がり時かつ 信号が 1 のときに外部からの 1 ビットデータ R をレ
第 4 回 VHDL 演習 2 プロセス文とステートマシン プロセス文を用いるステートマシンの記述について学ぶ 回路 6 バイナリカウンタ (Fig.4-1) バイナリカウンタを設計し, クロック信号に同期して動作する同期式回路の動作を学ぶ ⅰ) リスト 4-1 のコードを理解してから, コンパイル, ダウンロードする ⅱ) 実験基板上のディップスイッチを用いて, 発生するクロック周波数を 1Hz
Microsoft Word - 実験4_FPGA実験2_2015
FPGA の実験 Ⅱ 1. 目的 (1)FPGA を用いて組合せ回路や順序回路を設計する方法を理解する (2) スイッチや表示器の動作を理解し 入出力信号を正しく扱う 2. スケジュール項目 FPGAの実験 Ⅱ( その1) FPGAの実験 Ⅱ( その2) FPGAの実験 Ⅱ( その3) FPGAの実験 Ⅱ( その4) FPGAの実験 Ⅱ( その5) FPGAの実験 Ⅱ( その6) FPGAの実験 Ⅱ(
- VHDL 演習 ( 組み合せ論理回路 ) 回路 半加算器 (half adder,fig.-) 全加算器を構成する要素である半加算器を作成する i) リスト - のコードを理解してから, コンパイル, ダウンロードする ii) 実験基板上のスイッチ W, が, の入力,LED, が, の出力とな
第 回 VHDL 演習組み合せ論理回路 VHDL に関する演習を行う 今回は, 組み合せ論理回路の記述について学ぶ - 論理回路の VHDL 記述の基本 同時処理文を並べることで記述できる 部品の接続関係を記述 順番は関係ない process 文の内部では, 順次処理文を使う process 文 つで, つの同時処理文になる順次処理文は, 回路の動作を 逐次処理的 に ( 手続き処理型プログラム言語のように
if clear = 1 then Q <= " "; elsif we = 1 then Q <= D; end rtl; regs.vhdl clk 0 1 rst clear we Write Enable we 1 we 0 if clk 1 Q if rst =
VHDL 2 1 VHDL 1 VHDL FPGA VHDL 2 HDL VHDL 2.1 D 1 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; regs.vhdl entity regs is clk, rst : in std_logic; clear : in std_logic; we
履歴 修正日 内容 2011/01/18 第 1 版制定 2012/10/ 版 内容 Bee Beans Technologies 社から配布されているネットワーク プロセッサ (SiTCP) のライブラリ使用方法を解説した文書です SiTCP の概要や各信号意味などは別文書 SiTCP
SiTCP ライブラリ 第 1.1 版 2012 年 10 月 24 日 内田智久 Electronics system group, IPNS, KEK 1 / 12 履歴 修正日 内容 2011/01/18 第 1 版制定 2012/10/24 1.1 版 内容 Bee Beans Technologies 社から配布されているネットワーク プロセッサ (SiTCP) のライブラリ使用方法を解説した文書です
Microsoft PowerPoint LC_15.ppt
( 第 15 回 ) 鹿間信介摂南大学理工学部電気電子工学科 特別講義 : 言語を使った設計 (2) 2.1 HDL 設計入門 2.2 FPGA ボードの設計デモ配布資料 VHDL の言語構造と基本文法 2.1 HDL 設計入門 EDAツール : メンター社製品が有名 FPGAベンダーのSW 1 1 仕様設計 にも簡易機能あり 2 3 2 HDLコード記述 3 論理シミュレーション 4 4 論理合成
問 2. タイミングチャート以下に示す VHDL コードで記述されている回路に関するタイミングチャートを完成させよ ) レジスタの動作 use IEEE.std_logic_64.all; entity RegN is generic (N : integer := 8 port ( CLK, EN
第 8 回中間試験前の演習 問.VHDL ソースコードを読む () 次の VHDL のソースコードが記述しているゲート回路の回路図を示せ. use IEEE.STD_LOGIC_64.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity Logic is port ( A : in std_logic_vector(3
2ALU 以下はデータ幅 4ビットの ALU の例 加算, 減算,AND,OR の4つの演算を実行する 実際のプロセッサの ALU は, もっと多種類の演算が可能 リスト 7-2 ALU の VHDL 記述 M use IEEE.STD_LOGIC_1164.ALL; 00 : 加算 use IEE
差し替え版 第 7 回マイクロプロセッサの VHDL 記述 マイクロプロセッサ全体および主要な内部ユニットの,VHDL 記述の例を示す. 1)MPU(Micro Processor Uit) Module 1MPU のエンティティ記述とコントローラの例以下は, 簡単な MPU の VHDL 記述の例である ただし, アーキテクチャ部分は, 命令読み込みと実行の状態遷移のみを実現したステートマシンである
Microsoft PowerPoint - 集積回路工学_ ppt[読み取り専用]
![Microsoft PowerPoint - 集積回路工学_ ppt[読み取り専用]](/thumbs/88/116763841.jpg "Microsoft PowerPoint - 集積回路工学_ ppt[読み取り専用]")
2007.11.12 集積回路工学 Matsuzawa Lab 1 集積回路工学 東京工業大学 大学院理工学研究科 電子物理工学専攻 2007.11.12 集積回路工学 Matsuzawa Lab 2 1. 1. ハードウェア記述言語 (VHDL で回路を設計 ) HDL 設計の手順や基本用語を学ぶ RTL とは? Register Transfer Level レジスタ間の転送関係を表現したレベル慣例的に以下のことを行う
エンティティ : インタフェースを定義 entity HLFDD is port (, : in std_logic ;, : out std_logic ) ; end HLFDD ; アーキテクチャ : エンティティの実現 architecture RH1 of HLFDD is <= xor
VHDL を使った PLD 設計のすすめ PLD 利用のメリット 小型化 高集積化 回路の修正が容易 VHDL 設計のメリット 汎用の設計になる ( どこのデバイスにも搭載可能 ) 1/16 2001/7/13 大久保弘崇 http://www.aichi-pu.ac.jp/ist/~ohkubo/ 2/16 設計の再利用が促進 MIL 記号の D での設計との比較 Verilog-HDL などでも別に同じ
TECH_I Vol.25 改訂新版PCIデバイス設計入門
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity n is port( ); end entity n; architecture RTL of nis begin when : process begin end process :process begin end process
TFTP serverの実装
TFTP サーバーの実装 デジタルビジョンソリューション 佐藤史明 1 1 プレゼンのテーマ組み込みソフトのファイル転送を容易に 2 3 4 5 基礎知識 TFTP とは 実践 1 実際に作ってみよう 実践 2 組み込みソフトでの実装案 最後におさらい 2 プレゼンのテーマ 組み込みソフトのファイル転送を容易に テーマ選択の理由 現在従事しているプロジェクトで お客様からファームウェアなどのファイル転送を独自方式からTFTPに変更したいと要望があった
VelilogHDL 回路を「言語」で記述する
2. ソースを書く 数値表現 数値表現形式 : ss'fnn...n ss は, 定数のビット幅を 10 進数で表します f は, 基数を表します b が 2 進,o が 8 進,d が 10 進,h が 16 進 nn...n は, 定数値を表します 各基数で許される値を書くこ Verilog ビット幅 基数 2 進表現 1'b0 1 2 進 0 4'b0100 4 2 進 0100 4'd4 4
// このクラスの有効期間中の各呼び出しに使用される キャッシュされた Socket オブジェクト Socket socket = null; // 非同期処理が完了したことを通知するために信号を送るオブジェクト static ManualResetEvent clientdone = new Ma
HOW DO I ソケットで通信を行うには ここでは以下の手順で説明します ソケットクライアントを作成するデータを送信するデータを受信するソケットクライアントを使用する ソケットクライアントを作成する 1. このコンテンツのサポートファイルの Start フォルダから "UDPClient" プロジェクトを開きます 2. クライアントを動作させるため コンピューターで簡易 TCP/IP サービスを有効にする必要があります
第１回 ネットワークとは
第 6 回 IP 計算機ネットワーク ルーティング IP パケットの宛先に応じて次の転送先インターフェースを決定 D:192.168.30.5 パケット 192.168.10.0/24 fe0 192.168.20.0/24 fe1 fe3 fe2 192.168.30.0/24 ルーティングテーブル 192.168.40.0/24 192.168.10.0 direct fe0 192.168.20.0
PowerPoint プレゼンテーション
wifi モジュール 静岡大学情報学研究科 杉山佑介 2014/07/22 1 wifi モデルのクラス図 Timo B., Accuracy Enhancements of the 802.11 Model and EDCA QoS Extensions in ns-3 2 wifi モデルのクラス図 ~ コアとなるクラス ~ キューの管理 Backoff メカニズム ACK 処理 RTS/CTS
Microsoft PowerPoint ppt [互換モード]
![Microsoft PowerPoint ppt [互換モード]](/thumbs/102/155495451.jpg "Microsoft PowerPoint ppt [互換モード]")
第 5 回 IP 計算機ネットワーク IP Internet Protocol Layer 3 ネットワーク層 機能 アドレッシング (IP アドレス ) IP Reachable 到達可能 = インターネット L2ではローカルのみ通信可 ルーティング フラグメント IP パケット IP パケット IP ヘッダ ペイロード イーサネットヘッダ ペイロード FCS 4 14 1500 イーサネットペイロード
Verilog HDL による回路設計記述
Verilog HDL 3 2019 4 1 / 24 ( ) (RTL) (HDL) RTL HDL アルゴリズム 動作合成 論理合成 論理回路 配置 配線 ハードウェア記述言語 シミュレーション レイアウト 2 / 24 HDL VHDL: IEEE Std 1076-1987 Ada IEEE Std 1164-1991 Verilog HDL: 1984 IEEE Std 1364-1995
情報通信の基礎
情報通信の基礎 2016 年 5 月 19 日 ( 木 ) 第 4 回授業 1 本日の予定 グローバルIPアドレスとプライベートIPアドレス DHCPサーバ (IPアドレスの自動割り当て等) DNSサーバ ( 名前解決 ) MACアドレス ARP( アドレス解決プロトコル ) ネットワークの階層モデル アプリケーションを識別するポート番号 2 TCP/IP (Transmission Control
Microsoft PowerPoint - lecture rev00.pptx
ネットワーク機器と FPGA 名古屋大学情報基盤センター情報基盤ネットワーク研究部門嶋田創 ネットワークのハードウェア周りを実装 するには? 1 今までネットワークに関連するL1,L2,(L3) の世界とハードウェアの関係を見てきた 中身のよくわからない部分としてASICで構成されている部分がある 高速化の要となっているようだが中身は細かく分からない 他の企業に真似されると嫌なので 特に最近は公開されない
QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは？
アルテラ FPGA 向け PLL リコンフィグの応用回路 1. PLL リコンフィグとは アルテラ FPGA は PLL 機能を内蔵しています PLL を利用して基本周波数を逓倍 分周したクロックを利用することができます 通常 FPGA 開発ツール Quartus2( 以下 Q2) の MegaWizard プラグインマネージャを利用して PLL を設定し 希望のクロック周波数を得ることができます
1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i
1030195 15 2 10 1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i 4-3-3 47 5 52 53 54 55 ii 1 VHDL IC VHDL 5 2 3 IC 4 5 1 2
スライド 1
RL78/G13 周辺機能紹介 SAU シリアル アレイ ユニット ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ SAU の概要 UART 通信機能のプログラム サンプル紹介 2 SAU の概要 3 SAU の機能 クロック同期式調歩同期式マスタ動作のみ チャネル 0: 送信チャネル 1: 受信 4 UART
bitvisor_summit.pptx
BitVisor 内蔵の lwip で Alkanet ログの送信を試みる 命館 学システムソフトウェア研究室 下雄也, 明 修平, 瀧本栄, 利公 1 はじめに (1/4) 近年, マルウェアが増加しており, マルウェアの脅威が問題となっている マルウェアの脅威に対抗するためには, 多数のマルウェアを迅速に解析する必要がある システムコールトレーサ Alkanet Windows 上で動作するマルウェアを対象とし,
スライド 1
忘れがちな IPv6 のアドレス構成 Matsuzaki maz Yoshinobu 1 IPv4 と IPv6 パケット転送などの考え方は同じ つまり基本はほとんど一緒 IP ヘッダがちょっと違う アドレス長が伸びてる IPv4 32bit 長 IPv6 128bit 長 2 IPv4 パケット送信 同じネットワークに属していれば直接送信 inet 192.168.0.1
MU120138A 10ギガビットイーサネットモジュール 製品紹介
Product Introduction MU120138A 10 ギガビットイーサネットモジュール MD1230B データクオリティアナライザ MP1590B ネットワークパフォーマンステスタ MU120138A 次世代 10GbE 測定モジュール 製品紹介 アンリツ株式会社 Slide 1 Express Flow 10GbE module MU120138A - 10 Gigabit Ethernet
【注意事項】RXファミリ 組み込み用TCP/IP M3S-T4-Tiny
注意事項 RX ファミリ組み込み用 TCP/IP M3S-T4-Tiny R20TS0227JJ0100 Rev.1.00 号 概要 RX ファミリ組み込み用 TCP/IP M3S-T4-Tiny ( 注 ) の使用上の注意事項を連絡します 1. Ping Reply パケットに関する注意事項 2. LAN ネットワーク環境に関する注意事項 3. select() 関数のタイムアウト設定値に関する注意事項
Microsoft PowerPoint - KHPCSS pptx
KOBE HPC サマースクール 2018( 初級 ) 9. 1 対 1 通信関数, 集団通信関数 2018/8/8 KOBE HPC サマースクール 2018 1 2018/8/8 KOBE HPC サマースクール 2018 2 MPI プログラム (M-2):1 対 1 通信関数 問題 1 から 100 までの整数の和を 2 並列で求めなさい. プログラムの方針 プロセス0: 1から50までの和を求める.
Singapore Contec Pte Ltd. Opening Ceremony
M2M/IoT ソリューション CONPROSYS FIT プロトコル通信サンプルタスク 2018 年 03 月 06 日株式会社コンテック 1 必要機材 本サンプルを利用するに当り 最低限必要な機材を以下に示します 動作確認や信号状況を変化させるためのスイッチ センサ類は適宜ご用意下さい 品名 型式 必要数 メーカー M2Mコントローラ CPS-MC341-ADSC1-111 2 CONTEC ノートPC
2) では, 図 2 に示すように, 端末が周囲の AP を認識し, 認識した AP との間に接続関係を確立する機能が必要である. 端末が周囲の AP を認識する方法は, パッシブスキャンとアクティブスキャンの 2 種類がある. パッシブスキャンは,AP が定期的かつ一方的にビーコンを端末へ送信する
ns-2 による無線 LAN インフラストラクチャモードのシミュレーション 樋口豊章 伊藤将志 渡邊晃 名城大学理工学部 名城大学大学院理工学研究科 1. はじめに大規模で複雑なネットワーク上で発生するトラヒックを解析するために, シミュレーションは有効な手段である. ns-2(network Simulator - 2) はオープンソースのネットワークシミュレータであり, 多くの研究機関で利用されている.
スライド 1
1 コンピュータの運用形態の移り変わり バッチ処理 TSS 処理 1 コンピュータ分散処理 インターネット処理 3 4 ネットワーク処理 2 リング型 ネットワークを構成する各種機器 バス型 スター型 3 LAN 構築に必要な基本パーツ ネットワーク OS はネットワークで接続されたコンピュータ同士の情報交換などを可能とします コンピュータを LAN に接続するためには LAN カード / ボードが必須です
内容 1. 仕様 動作確認条件 ハードウェア説明 使用端子一覧 ソフトウェア説明 動作概要 ファイル構成 オプション設定メモリ 定数一覧 変数一
RX210 グループ IRQ 割り込みを使用したパルス出力 要旨 本サンプルコードでは IRQ 割り込みが発生すると 一定期間タイマでパルスを出力する 方法について説明します 対象デバイス RX210 1 / 25 内容 1. 仕様... 3 2. 動作確認条件... 3 3. ハードウェア説明... 3 3.1 使用端子一覧... 3 4. ソフトウェア説明... 4 4.1 動作概要... 4
オペレーティング システムでの traceroute コマンドの使用
オペレーティングシステムでの traceroute コマンドの使用 目次 概要前提条件要件使用するコンポーネント表記法一般的な操作 Cisco IOS と Linux Microsoft Windows ICMP 到達不能レートの制限例 Cisco IOS ソフトウェアが稼働する Cisco ルータ Linux がインストールされた PC MS Windows がインストールされた PC 補足事項要約関連情報
パケットモニター (Wireshark) の使い方 第 1 版 1.Wireshark とは ネットワーク上 (LAN ケーブルに流れている ) のパケットを取得して その中の情報を画面に表示するソフトウェア (LAN アナライザーまたはパケットモニター ) の 1 つに Wiresh
パケットモニター (Wireshark) の使い方 1.Wireshark とは ネットワーク上 (LAN ケーブルに流れている ) のパケットを取得して その中の情報を画面に表示するソフトウェア (LAN アナライザーまたはパケットモニター ) の 1 つに Wireshark がある Wireshark は 非常に高機能なオープンソース ( ソース コードが公開されている ) の LAN アナライザで
4-5. ファイアウォール (IPv6)
4-5. ファイアウォール (IPv6) 1. 概要 ファイアウォールでは外部からのアクセスや攻撃を防御するためのパケットフィルターの設定 管理をすることができます パケットフィルター系のメニューでの設定内容はパケットフィルターの再起動 または Linux の再起動を行うことで反映されます パケットフィルター パケットフィルターは IP 層でのフィルタリングを行います アプリケーション層でのフィルタリングと違い
4-4. ファイアウォール (IPv4)
4-4. ファイアウォール (IPv4) 1. 概要 ファイアウォールでは外部からのアクセスや攻撃を防御するためのパケットフィルターの設定 管理をすることができます パケットフィルター系のメニューでの設定内容はパケットフィルターの再起動 または Linux の再起動を行うことで反映されます パケットフィルター パケットフィルターは IP 層でのフィルタリングを行います アプリケーション層でのフィルタリングと違い
スライド 1
1 イーサネット OAM 技術の概要 ITU-T T Y.1731 と IEEE 802.1ag KDDI 研究所 光ネットワークアーキテクチャーグループ Ethernet OAM 関連標準 ITU-T Y.1731 OAM functions and Mechanisms for Ethernet based Networks Fault Management Diagnostics Performance
ディジタル回路 第1回 ガイダンス、CMOSの基本回路
1 前回教育用の RISC POCO を導入しました 今日はその Verilog 記述を紹介します まず この復習をやっておきましょう 2 最も重要な点は メモリの読み書きで レジスタ間接指定の理解です これはポインタと一緒なので 間違えないように修得してください 3 RISC なので 基本の演算はレジスタ同士でしかできません MV はレジスタ間のデータ移動なので気をつけてください 4 イミーディエイト命令は
第１回 ネットワークとは
第 6 回 IP 計算機ネットワーク 2 前回まで Ethernet LAN 内通信 MAC アドレス (32:43:55 : BA:F5:DE) IP アドレス ベンダ (OUI) NIC IP アドレス ( 187.45.147.154 ) network host 組織端末 IP アドレス : 187.45.147.154 どこの組織? どのネットワーク? ネットワークアドレス ネットワーク部
Ethernet 開発支援ツール ACCEL ti2k (LastUpdate Mar 1, 2019) 概要ターミナルツール (1) TcpTermS.exe ターミナルツール (2) TcpTermM.exe ターミナルツール (3) UdpTermS.exe ターミナルツール (
Ethernet 開発支援ツール ACCEL ti2k-180829 (LastUpdate Mar 1, 2019) 概要ターミナルツール (1) TcpTermS.exe ターミナルツール (2) TcpTermM.exe ターミナルツール (3) UdpTermS.exe ターミナルツール (4) UdpTermM.exe モニターツール (1) TcpMon.exe モニターツール (2)
計算機アーキテクチャ
計算機アーキテクチャ 第 11 回命令実行の流れ 2014 年 6 月 20 日 電気情報工学科 田島孝治 1 授業スケジュール ( 前期 ) 2 回日付タイトル 1 4/7 コンピュータ技術の歴史と コンピュータアーキテクチャ 2 4/14 ノイマン型コンピュータ 3 4/21 コンピュータのハードウェア 4 4/28 数と文字の表現 5 5/12 固定小数点数と浮動小数点表現 6 5/19 計算アーキテクチャ
ex04_2012.ppt
2012 年度計算機システム演習第 4 回 2012.05.07 第 2 回課題の補足 } TSUBAMEへのログイン } TSUBAMEは学内からのログインはパスワードで可能 } } } } しかし 演習室ではパスワードでログインできない設定 } 公開鍵認証でログイン 公開鍵, 秘密鍵の生成 } ターミナルを開く } $ ssh-keygen } Enter file in which to save
Microsoft PowerPoint - about_stack_ ppt [互換モード]
![Microsoft PowerPoint - about_stack_ ppt [互換モード]](/thumbs/92/109692231.jpg "Microsoft PowerPoint - about_stack_ ppt [互換モード]")
6LoWPAN ECHONET Lite で求められる通信規格とソフトウェアについて 株式会社スカイリー ネットワークス梅田英和 2013, Skyley Networks,Inc. 1 プロトコル スタック とは スタック = 積み重ね 階層構造 アプリケーション トランスポート層 (TCP, UDP) IPv6 層 6LowPAN MAC 層 (802.15.4/e) 物理層 (802.15.4g)
アナログ・接点変換器
LoRa/ 通信変換器 HLR-RS485 通信仕様書 (Modbus) インターフェース 2019 年 02 月 19 日 改訂履歴 日付改訂者改訂内容 2018/09/14 野村初版 2019/02/19 山下 改訂 1 P12 説明文修正 レジスタ割付修正 P13 キャリアセンス異常エラー追加 承認確認作成 ( 3 ) 目次 1 概要... 4 2 基本仕様... 4 3 通信モードについて...
FPGA と LUPO その1
FPGA Lecture for LUPO and GTO Vol. 1 2010, 31 August (revised 2013, 19 November) H. Baba Contents FPGA の概要 LUPO の基本的な使い方 New Project Read and Write 基本的な Behavioral VHDL simulation Firmware のダウンロード FPGA
デザインパフォーマンス向上のためのHDLコーディング法
WP231 (1.1) 2006 1 6 HDL FPGA TL TL 100MHz 400MHz HDL FPGA FPGA 2005 2006 Xilinx, Inc. All rights reserved. XILINX, the Xilinx logo, and other designated brands included herein are trademarks of Xilinx,
Microsoft PowerPoint - lecture rev00.pptx
ネットワーク機器と PA 名古屋大学情報基盤センター情報基盤ネットワーク研究部門嶋田創 ネットワークのハードウェア周りを実装するには? 今までネットワークに関連する L,L2,(L) の世界とハードウェアの関係を見てきた 中身のよくわからない部分として ASI で構成されている部分がある 高速化の要となっているようだが中身は細かく分からない 他の企業に真似されると嫌なので 特に最近は公開されない ASI
ＧＩＧＡ光ＳＷ－ＨＵＢ
ソケット通信アプリケーション 取扱説明書 2014 年 1 月 9 日 ( 第 1.0 版 ) 大電株式会社 ネットワーク機器部 目次 1. はじめに... 2 2. 特徴... 2 3. 動作環境... 2 4. ソケット通信アプリケーションのインストール... 3 4.1..NET Framework のインストール... 3 4.2. 本アプリケーションのインストール... 4 5. ソケット通信アプリケーションのアンインストール...
Microsoft PowerPoint - diip ppt
2006 年度デザイン情報学科情報処理 III 第 12 回マウスによる制御 ブロック崩し の部品 ボール直径 10pixel の円ラケット横 60pixel 縦 10pixel, マウスにより左右に移動ブロック横 50pixel 縦 20pixel,28 個 (7 個 4 段 ) 壁 ( フィールド ) 横 400pixel 縦 600pixel 2006 年度デザイン情報学科情報処理 III 2
コンバージドファブリック仕様一覧
CA92344-0351-06 2016 年 04 月 富士通株式会社 PRIMERGY コンバージドファブリックスイッチブレード (10Gbps 18/8+2) コンバージドファブリックスイッチ (CFX2000R/F) FUJITSU Copyright2016 FUJITSU LIMITED Page 1 of 15 第 1 章 ソフトウェア仕様... 3 1.1 ソフトウェア仕様... 3
Nios II - PIO を使用した I2C-Bus （2ワイヤ）マスタの実装
LIM Corp. Nios II - PIO を使用した I 2 C-Bus (2 ワイヤ ) マスタの実装 ver.1.0 2010 年 6 月 ELSEN,Inc. 目次 1. はじめに... 3 2. 適用条件... 3 3. システムの構成... 3 3-1. SOPC Builder の設定... 3 3-2. PIO の設定... 4 3-2-1. シリアル クロック ライン用 PIO
PowerPoint Presentation
VME Embedded System ユーザーズマニュアル ~ Slim VME Embedded ~ Tecstar Page: 1 Agenda 1. VME Embedded System 概要 2. VME Embedded の特徴 3. Embedded Overview 4. VMEファイルとHEXファイルについて 5. Slim VME について 6. Deployment Toolの起動方法について
ｉＣＬＲ
RF24N1D-05-TK 無線モジュール簡易評価キット 取扱説明書 第 1.02 版 2014 年 05 月 01 日 株式会社 TOUA 1/10 目次 1. はじめに... 3 1.1. 無線モジュール簡易評価キットの概要... 3 1.2. 免責事項... 3 2. 無線モジュール簡易評価キットの構成... 3 3. 評価ボードの説明... 4 4. 事前準備... 5 5. 評価キットの実機動作...
Microsoft Word - アプリケーションノート_Vehicle-SpyEEVBデモガイド編_A02.docx
Intrepid Control Systems, Inc. アプリケーションノート Vehicle Spy --- EEVB デモガイド編 --- ( 株 ) 日本イントリピッド コントロール システムズ ( 株 ) 日本イントリピッド コントロール システムズ 1 目次 1. 概要... 3 2. 準備... 3 2.1. PC 側設定... 3 2.2. EEVB 側設定... 4 3. Ethernet
-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR
第 回マイクロプロセッサのしくみ マイクロプロセッサの基本的なしくみについて解説する. -1 マイクロプロセッサと周辺回路の接続 制御バス プロセッサ データ バス アドレス バス メモリ 周辺インタフェース バスの基本構成 Fig.-1 バスによる相互接続は, 現在のコンピュータシステムのハードウェアを特徴づけている. バス (Bus): 複数のユニットで共有される信号線システム内の データの通り道
8051 개발보드 메뉴얼
ㄴㄴㄴ標準 U-STYLE ボード (Model:DM-USTYLE V1.0 ) マニュアル 改訂日 : 2015 年 11 月 24 日 1. Arduino At Heartプロトタイプ標準 U STYLEボード (DM-USTYLE V1.0) のご紹介 アドゥイノウノブートローダが書き込んだATMEGA328P-PUを使用 Arduino At Heart( ) プロトタイプのボードの互換コネクタと
p_network-management_old-access_ras_faq_radius2.xlsx
(1)RADIUS 認証サーバから受信可能な attribute 弊社 RAS が RADIUS 認証サーバから受信する認証成功パケットの attribute 解釈方法を 表 1 に示します なお 表 1 に示す attribute 以外の attribute を受信した場合は RAS 内で廃棄されます 表 1 RADIUS 認証サーバから受信する AccessAccept の解釈方法 attribute
[公開OK][空閑さん資料]kuga-ovs-fpga.pptx
![[公開OK][空閑さん資料]kuga-ovs-fpga.pptx](/thumbs/94/118329122.jpg "[公開OK][空閑さん資料]kuga-ovs-fpga.pptx")
FPGA を使って Open vswitch の データプレーンを作る 慶應義塾 大学空閑洋平, 松 谷健史 SDN Japan 2012/12/7 Open vswitch を使った DIY 設計スイッチの発表です 5000 円前後の FPGA を想定 1000BASE- T マルチポート NIC Offloading 機能 CPU+SW 部と転送 HW 部の分離離
モータ HILS の概要 1 はじめに モータ HILS の需要 自動車の電子化及び 電気自動車やハイブリッド車の実用化に伴い モータの使用数が増大しています 従来行われていた駆動用モータ単体のシミュレーション レシプロエンジンとモータの駆動力分配制御シミュレーションの利用に加え パワーウインドやサ
モータ HILS の概要 1 はじめに モータ HILS の需要 自動車の電子化及び 電気自動車やハイブリッド車の実用化に伴い モータの使用数が増大しています 従来行われていた駆動用モータ単体のシミュレーション レシプロエンジンとモータの駆動力分配制御シミュレーションの利用に加え パワーウインドやサンルーフなどのボディー系 電動パワーステアリングやそのアシスト機能など 高度な制御 大電流の制御などが要求されています
Microsoft PowerPoint - LogicCircuits11note.ppt [互換モード]
![Microsoft PowerPoint - LogicCircuits11note.ppt [互換モード]](/thumbs/93/112937038.jpg "Microsoft PowerPoint - LogicCircuits11note.ppt [互換モード]")
論理回路 第 回多状態順序回路の設計 http://www.info.kindai.ac.jp/lc 38 号館 4 階 N4 内線 5459 takasii@info.kindai.ac.jp 不完全指定論理関数と完全指定論理関数 2 n 個の状態を持つ (n 個の FF を持つ ) 論理関数に対して 定義 3. ( 不完全指定論理関数 ) ある状態に対する状態遷移関数, 出力関数が定義されていない論理関数
III 1 R el A III 4 TCP/IP プロトコルと 関連する各種上位プロトコルの基礎を学ぶ 具体的には 各プロトコルを実装したコマンド ( アプリケーションプログラム ) を実行し 各プロトコルの機能等を確認する また 同じプロトコルを実装したコンピュータ間では OS
1 R el. 20040427A 4 TCP/IP プロトコルと 関連する各種上位プロトコルの基礎を学ぶ 具体的には 各プロトコルを実装したコマンド ( アプリケーションプログラム ) を実行し 各プロトコルの機能等を確認する また 同じプロトコルを実装したコンピュータ間では OS プラットフォームに関係なく通信が行えることを確認する 1 W indow s 1. - ipconfig - Windows
Packetmasters/ Sessionmaster Network Packet Brokers ネットワーク パケットブローカ
Packetmasters/ Sessionmaster Network Packet Brokers ネットワーク パケットブローカ ネットワーク パケットブローカ Layer 1-4 対応 AGGRE 1000 インターフェイス 10/100/1G/10G TAP+アグリゲーション L3-L4 フィルタ Layer 2-4 対応 Packetmaster G2-G4 インターフェイス 100M/1G/10G/40G/100G
2.5 トランスポート層 147
2.5 トランスポート層 147 TCP と UDP TCP (Transmission Control Protocol) コネクション型 ギャランティード マルチキャスト ブロードキャスト不可 UDP (User Datagram Protocol) コネクションレス ベストエフォート マルチキャスト ブロードキャスト可 cf. IP (Internet Protocol) コネクションレス ベストエフォート
PowerPoint プレゼンテーション
LAN 1. LAN,. NAT,., LAN. NTMobile Network Traversal with Mobilty [1]. NTMobile. OS TUN/TAP, LAN. 2. NTMobile NTMobile NAT, IPv4/IPv6,,. NTMobile. DC Direction Coordinator. NTMobile. DC,. NTMobile NTMfw.
RTC_STM32F4 の説明 2013/10/20 STM32F4 内蔵 RTC の日付 時刻の設定および読み込みを行うプログラムです UART2( 非同期シリアル通信ポート 2) を使用して RTC の設定および読み込みを行います 無料の開発ツール Atollic TrueSTUDIO for
RTC_STM32F4 の説明 2013/10/20 STM32F4 内蔵 RTC の日付 時刻の設定および読み込みを行うプログラムです UART2( 非同期シリアル通信ポート 2) を使用して RTC の設定および読み込みを行います 無料の開発ツール Atollic TrueSTUDIO for ARM Lite 4.2.0 で作成した STM32F4 Discovery 基板用のプロジェクトです
スライド 1
i-path ルータのフロー情報を用いた DoS 攻撃検知法 情報理工学専攻後藤研究室 5108B096-1 野上晋平 1 研究背景 従来のインターネット エンドノードからネットワーク内部の情報が得られない (ICMP を用いて間接的に得る ) ネットワークの多様化情報開示を求める声の高まり 2 研究概要 本研究ではこれまで注目されてないルータが持つ情報を活用する ルータを通過するフロー情報を用いて
スイッチ ファブリック
CHAPTER 4 この章では Cisco CRS-1 キャリアルーティングシステムのについて説明します この章の内容は 次のとおりです の概要 の動作 HS123 カード 4-1 の概要 の概要 は Cisco CRS-1 の中核部分です はルーティングシステム内の MSC( および関連する PLIM) と他の MSC( および関連する PLIM) を相互接続し MSC 間の通信を可能にします は
ソフトウェア基礎技術研修
算術論理演算ユニットの設計 ( 教科書 4.5 節 ) yi = fi (x, x2, x3,..., xm) (for i n) 基本的な組合せ論理回路 : インバータ,AND ゲート,OR ゲート, y n 組合せ論理回路 ( 復習 ) 組合せ論理回路 : 出力値が入力値のみの関数となっている論理回路. 論理関数 f: {, } m {, } n を実現.( フィードバック ループや記憶回路を含まない
インターネット，LAN，ネットワークに関する知識
第 9 回インターネット,LAN, ネットワークに関する知識 大学のキャンパス内にはネットワークが敷設されており, 教室, 図書館, 学生ラウンジなどで利用することができる LAN(Local Area Network) とは, 大学のネットワークなどのように, 比較的狭い範囲のネットワークを指す これに対して,LAN 同士を結んで, 遠隔地とデーターを交換することを目的としたネットワークを WAN(Wide
PowerPoint プレゼンテーション
VTN Manager の内部実装 2014-10-29 NEC ソフトウェア構成 VTN はAD-SAL Applicationとして実装 今後 MD-SALに移行予定 管理対象スイッチはOpenFlowスイッチのみ OpenFlow 1.0/1.3に対応 VTN Manager Switch Manager Topology Manager Routing Forwarding Rules Manager
Microsoft PowerPoint - JANOG19-u10-GigaPcap（NonAnim）.ppt
Non-Sampling Flow Inspection を支える技術 ユーテン ネットワークス株式会新籾晶 アジェンダ Non-Sampling Flow Inspection を支える技術 背景のおさらいトラヒック解析の問題点 (Non-Sampling 観点 ) 解決策ハードウェア作っちゃいました!! 本当に Non-Sampling は実現できたのか? 性能比較による検証 まとめ 1 背景
MINI2440マニュアル
指紋認証モジュール R30X シリーズ http://www.nissin-tech.com info@nissin-tech.com 2011/10/8 copyright@2011 1 第一章指紋認証モジュール (R30x) の概要...4 1.1 主な特性...4 1.2 モジュールの寸法とピン...5 1.3 内部ブロック...6 第二章初体験...7 第三章シリアル通信プロトコール...15
Microsoft PowerPoint ppt
仮想マシン (2), コード生成 http://cis.k.hosei.ac.jp/~asasaki /lect/compiler/2007-1204.pdf ( 訂正版 ) 1 概要 仮想マシン 概要 ( 復習 ) 制御命令 出力命令 コード生成 式のコード生成 文 文の列のコード生成 記号表 2 演習で作るコンパイラの例 test.hcc Int main() { int i j; i = 3;
InfoPrint 5577/5579 ネットワーク設定ガイド（第5章 UNIX/Linux環境で使用する）
第 5 章 本章では ために必要な設定と LPD および FTP による印刷について説明しま す 設定方法は一例ですので 詳細はご使用のワークステーションのマニュアルを参照してください UNIX/Linux 環境で印刷するまでの手順 IP hosts hosts 5-1 IP アドレスの設定 IP アドレスを設定した後は TELNET で本製品の詳細設定を行ってください TELNET については 第
InfoPrint 5577/5579 ネットワーク設定ガイド（第4章 UNIX/Linux環境で使用する）
第 4 章 本章では ために必要な設定と LPDおよび FTPによる印刷について説明します 設定方法は一例ですので 詳細はご使用のワークステーションのマニュアルを参照してください UNIX/Linux 環境で印刷するまでの手順 IP hosts hosts 4-1 IP アドレスの設定 IP アドレスを設定した後は TELNET で本製品の詳細設定を行ってください TELNET については 第 5
(Microsoft Word - DDR\203\215\203W\203A\203i\215\\\220\254-ver0619.doc)
DDR1/DDR2 ロジックアナライザ ソリューション構成ガイド Ver June/19/2006 機能と特徴 : Agilent 16900ロジックアナライザを使用して DDR1 および DDR2 システムのロジックロジック検証検証を行います 実際にシステムを組み上げた時に想定通りに動作しない場合 信号間のタイミングやコマンドの確認をします ロジックアナライザのEyeScan 機能を用いると信号品質を素早く把握することも出来ます
Cisco Unified IP Phone のモデル情報、 ステータス、および統計の表示
CHAPTER 6 この章では Cisco Unified SIP Phone 3905 上の次のメニューを使用して 電話機のモデル情報 ステータスメッセージ およびネットワーク統計を表示する方法について説明します [ モデル情報 (Model Information)] 画面 : 電話機のハードウェアとソフトウェアに関する情報を表示します 詳細については [ モデル情報 (Model Information)]
FTP_RW_ProgramDescription_jp_V100
FTP 通信を利用利用してしてファイルファイルの送受信送受信をするサンプルプログラム V1.0.0 11/09/30 1 本サンプルプログラムの概要 このサンプルプログラムは FTP 通信プロトコルを使用して WebVisu 画面からファイルの送信 受信を行うサンプルプログラムです バスカプラ間のファイル交換及び FTP サーバソフトを起動したパーソナルコンピュータとの通信が可能です 本サンプルプログラムを応用することによって
[ 参照規格一覧 ] JIS C5973 (F04 形単心光ファイバコネクタ ) JIS C6835 ( 石英系シングルモード光ファイバ素線 1991) JIS C6832 ( 石英系マルチモード光ファイバ素線 1995) IETF RFC791(Internet Protocol
![[ 参照規格一覧 ] JIS C5973 (F04 形単心光ファイバコネクタ ) JIS C6835 ( 石英系シングルモード光ファイバ素線 1991) JIS C6832 ( 石英系マルチモード光ファイバ素線 1995) IETF RFC791(Internet Protocol](/thumbs/77/76008535.jpg "[ 参照規格一覧 ] JIS C5973 (F04 形単心光ファイバコネクタ ) JIS C6835 ( 石英系シングルモード光ファイバ素線 1991) JIS C6832 ( 石英系マルチモード光ファイバ素線 1995) IETF RFC791(Internet Protocol")
技術的条件集別表 26.1 IP 通信網 ISP 接続用ルータ接続インタフェース仕様 ( IPv4 PPPoE 方式 -IPv6 機能部 ) 注 : 本別表については NTT 西日本のみの適用です [ 参照規格一覧 ] JIS C5973 (F04 形単心光ファイバコネクタ 1998.5.20) JIS C6835 ( 石英系シングルモード光ファイバ素線 1991) JIS C6832 ( 石英系マルチモード光ファイバ素線
フリップフロップ
第 3 章フリップ フロップ 大阪大学大学院情報科学研究科 今井正治 imai@ist.osaka-u.ac.jp http://www-ise1.ist.osaka-u.ac.jp/~imai/ 2005/10/17 2006, Masaharu Imai 1 講義内容 フリップ フロップの基本原理 RS フリップ フロップ D ラッチ D フリップ フロップ JK フリップ フロップ T フリップ
ゴール インターネットの動作原理を理解する インターネットは様々な技術が連携して動作する 家族に聞かれて説明できるように主要技術を理解する
学生実験 IP ネットワークアーキテクチャ 江崎研究室 ゴール インターネットの動作原理を理解する インターネットは様々な技術が連携して動作する 家族に聞かれて説明できるように主要技術を理解する インターネットを支える二つの技術 IP TCP IP アドレッシング経路制御 DNS 今回のフォーカス 内容 1 日目 IPアドレッシングと経路表 2 日目 経路制御アーキテクチャ 3 日目 DNS 4 日目
Microsoft PowerPoint ppt
仮想マシン () 仮想マシン 復習 仮想マシンの概要 hsm 仮想マシン プログラム言語の処理系 ( コンパイラ ) 原始プログラム (Source program) コンパイラ (Compiler) 目的プログラム (Object code) 原始言語 (Source language) 解析 合成 目的言語 (Object Language) コンパイルする / 翻訳する (to compile
IPsec徹底入門
本資料について 本資料は下記書籍を基にして作成されたものです 文章の内容の正確さは保障できないため 正確な知識を求める方は原文を参照してください 書籍名 :IPsec 徹底入門著者 : 小早川知明発行日 :2002 年 8 月 6 日発売元 : 翔泳社 1 IPsec 徹底入門 名城大学理工学部渡邊研究室村橋孝謙 2 目次 第 1 章 IPsec アーキテクチャ 第 2 章 IPsec Security
プログラミングI第10回
プログラミング 1 第 10 回 構造体 (3) 応用 リスト操作 この資料にあるサンプルプログラムは /home/course/prog1/public_html/2007/hw/lec/sources/ 下に置いてありますから 各自自分のディレクトリにコピーして コンパイル 実行してみてください Prog1 2007 Lec 101 Programming1 Group 19992007 データ構造
2.RL78 での割り込み処理 ( 割り込み受け付け ) マスクが解除された (xxmk ビットが 0 の ) 割り込み要求信号は 2 つの用途で使用されます 一つ目は,CPU のスタンバイ状態の解除です この動作は, 割り込み優先順位とは全く無関係で, マスクされていない (xxmk=0 の )
割り込み / ポーリング /DMA/DTC(RL78 での周辺機能制御 ) 周辺機能を介してデータ転送を制御する方法には, 大きく分けて 3 つの方法があります その中で DMA や DTC は CPU を介することなく, 高速にデータを転送することができますが, 使用できるチャネル数が限られます そのため, たとえば,CSI のスレーブでの高速通信のように限られた時間内に転送が必要な場合に使用できます
<4D F736F F F696E74202D C190DD B A CB48D65208E DC58F49205B8CDD8AB B83685D>
今さら聞けない高位合成 ~ 一から学ぶ高位合成 ~ シャープ株式会社電子デバイス事業本部副参事山田晃久 1 ハードウェア設計と抽象度 要求仕様 動作仕様設計制約 ( コスト 性能 消費電力 ) システムの実現方式を決定システム設計 ( 動作レベル設計 ) ( アーキテクチャ アルゴリズム ) システム分割 (HW/SW) 機能ブロック RTL 記述 機能設計 (RTL 設計 ) 論理合成 ハードウェアの処理を設計
ip nat outside source list コマンドを使用した設定例
ip nat outside source list コマンドを使用した設定例 目次 概要前提条件要件使用するコンポーネント表記法設定ネットワーク図設定確認トラブルシューティング要約関連情報 概要 このドキュメントでは ip nat outside source list コマンドを使用した設定例が紹介され NAT プロセス中に IP パケットがどのように処理されるかについて簡単に説明されています
PowerPoint Presentation
コンピュータ科学 III 担当 : 武田敦志 http://takeda.cs.tohoku-gakuin.ac.jp/ IP ネットワーク (1) コンピュータ間の通信 to : x Data to : x y Data to : y z Data 宛先 B のパケットは z に渡す A 宛先 B のパケットは y に渡す ルーティング情報
SimscapeプラントモデルのFPGAアクセラレーション
Simscape TM プラントモデルの FPGA アクセラレーション MathWorks Japan アプリケーションエンジニアリング部 松本充史 2018 The MathWorks, Inc. 1 アジェンダ ユーザ事例 HILS とは? Simscape の電気系ライブラリ Simscape モデルを FPGA 実装する 2 つのアプローチ Simscape HDL Workflow Advisor
目次 1 本アプリケーションノートの目的 送信手順 基本的な送信方法 キャリアセンスなし送信 キャリアセンスあり送信 ACK 期待送信 フレームメモリへのデータの設定 INFO
フレーム送受信方法 パナソニック ( 株 ) AIS 社セミコンダクター事業部 1 AP-MN87400_401-002 目次 1 本アプリケーションノートの目的...3 2 送信手順...3 2.1 基本的な送信方法...3 2.1.1 キャリアセンスなし送信...3 2.1.2 キャリアセンスあり送信...4 2.1.3 ACK 期待送信...4 2.2 フレームメモリへのデータの設定...5
エンタープライズ ソリューション カンファレンス IT Technical Seminar V15 (2014) SDNフレームワークの解説と OpenFlowコントローラのプログラミング および実演 2014年6月20日 株式会社オープントーン 金融ソリューション事業部 菱野孝史
エンタープライズ ソリューション カンファレンス IT Technical Seminar V15 (2014) SDNフレームワークの解説と OpenFlowコントローラのプログラミング および実演 2014年6月20日 株式会社オープントーン 金融ソリューション事業部 菱野孝史 アジェンダ 第一部 第二部 SDN/OpenFlowとは OpenFlowの仕組み OpenFlowによるパケット転送の流れ
ETCB Manual
ETCB Manual HARDWARE & PROGRAMMING MANUAL 目次 始めに ETCB 仕様 開発環境の構築 01 始めに 始めに 始めに 注意事項 免責事項 同梱品 02 始めに サポート 03 ETCB 仕様 ETCB 仕様 概要 仕様 項目サブ項目内容電源推奨入力電圧 6.6V~12V 最大入力電圧 16V 出力電圧内部 3.3V 外部 5.0V 最大出力電流値最大 2.2A
SIP を使った簡単な通話 ( とりあえず試してみよう ) 相手 IP アドレスがわかっており ネットワークに接続されているとき INVITE 200 OK SIP 端末 (MSN Messenger) SIP 端末 (YAMAHA ルータ ) SIP アド
SIP と VoIP NTTPC Communications,Inc. 波多浩昭 SIP を使った簡単な通話 ( とりあえず試してみよう ) 相手 IP アドレスがわかっており ネットワークに接続されているとき INVITE sip:hata@nttpc.co.jp 200 OK SIP 端末 (MSN Messenger) SIP 端末 (YAMAHA ルータ ) SIP アドレス sip :
Microsoft PowerPoint - 11Web.pptx
計算機システムの基礎 ( 第 10 回配布 ) 第 7 章 2 節コンピュータの性能の推移 (1) コンピュータの歴史 (2) コンピュータの性能 (3) 集積回路の進歩 (4) アーキテクチャ 第 4 章プロセッサ (1) プロセッサの基本機能 (2) プロセッサの構成回路 (3) コンピュータアーキテクチャ 第 5 章メモリアーキテクチャ 1. コンピュータの世代 計算する機械 解析機関 by
< 動作マトリクス > 停止 REQ 固定位置 REQ 往復 REQ 停止 () 現在位置と同じなら無視異なれば停止パルス中へ 停止パルス中へ 停止 ( 固定位置 ) 現在位置と同じなら無視異なれば停止パルス中へ 停止パルス中へ 停止パルス中 ( 停止パルス終了後 ) ( 停止パルス終了後動作 )
ステッピングモータ (12 相励磁 ) 低速なステッピングモータ制御モジュールを紹介します. 用途としては, エアコンの風向制御をイメージしていただければよいと思います. ソフトウェア制御のため, ハードはドライバICのみでOKです. 1 < 仕様 > 指定位置への移動動作 ( 高速動作 ) 指定範囲内での往復動作( 低速動作 ) 動作開始時と動作停止時には一定時間の停止パルスを出力して,
MPLS での traceroute コマンド
MPLS での traceroute コマンド 目次 概要前提条件要件使用するコンポーネント表記法通常の traceroute コマンド MPLS の traceroute コマンド no mpls ip propagate-ttl コマンド関連情報 概要 このドキュメントでは マルチプロトコルラベルスイッチング (MPLS) 環境で traceroute コマンドがどのように動作するかについて説明します
ルート プロセッサ
CHAPTER 6 この章では Route Processor(RP; ) カードについて説明します 内容は次のとおりです RP の概要 プライマリおよびスタンバイの調停 RP カード To Fabric モジュールキューイング RP の概要 RP は Cisco CRS-1 4 スロットラインカードシャーシのシステムコントローラです ルート処理を実行し MSC( モジュラサービスカード ) にフォワーディングテーブルを配信します
目次 １ I2Cとは １３ 結線写真 ２ センサの多くがI2Cに対応 １４ WHO_AM_I ３ マイコンでのI2C通信例 １５ I2C読込みプログラム ４ とは １６ I2C読込みスクリプト概要① ５ タイミングパラメータ １７ I2C読込みスクリプト概要② ６ 書込み １８ センサ読込みプログラ
第５回 Arduino入門 I2C通信編 プレゼン ｂｙ いっちー 目次 １ I2Cとは １３ 結線写真 ２ センサの多くがI2Cに対応 １４ WHO_AM_I ３ マイコンでのI2C通信例 １５ I2C読込みプログラム ４ とは １６ I2C読込みスクリプト概要① ５ タイミングパラメータ １７ I2C読込みスクリプト概要② ６ 書込み １８ センサ読込みプログラム ７ 読込み １９ センサ読込み概要①
Cisco CSS HTTP キープアライブと ColdFusion サーバの連携
Cisco CSS 11000 HTTP キープアライブと ColdFusion サーバの連携 目次 概要 HTTP ヘッダーについて HTTP HEAD メソッドと HTTP GET メソッドの違いについて ColdFusion サーバの HTTP キープアライブへの応答方法 CSS 11000 で認識される HTTP キープアライブ応答もう 1 つのキープアライブ URI と ColdFusion
Microsoft PowerPoint pptx
コンピュータネットワーク 第 6 回 2013 年 5 31 ( ) 授業 の Web ページを 意しました http://www.klab.is.sci.tohou.ac.jp/classes/ 2013/5/31 コンピュータネットワーク 2 先週までのおさらい 通信の階層 リンク層 イーサネット (Ethernet) CSMA/CD インターネット層 IP(Internet Protocol)