研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 2

Size: px

Start display at page:

Download "研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 2"

きみつぐのじま
5 years ago
Views:

1 第 5 回電気学会群馬栃木支部合同研究発表会 VCO における位相雑音信頼性シミュレーションについての研究轟俊一郎安部文隆 KhatamiRamin 新井薫子香積正基戸塚拓也東野将史築地伸和青木均小林春夫 ( 群馬大学 ) 群馬大学工学部電気電子工学科情報通信システム第 2 研究室 Gunma University Kobayasi Lab 1

2 研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 2

3 研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 3

4 研究の目的 l RF アナログ回路様々なアプリケーションで使用発振回路を用いた集積回路は根幹回路モジュール l 発振回路における重要な電気特性位相雑音位相雑音が劣化製品の耐久性寿命に影響 l 特にノイズ特性は様々な要因によりばらつきを持つため統計モデルを用いてモデリング実際の回路での特性ばらつきを持ったノイズ劣化特性の予想を可能に! 4

5 研究背景半導体プロセスの微細化に伴いメリット Ø 集積回路の小型化 Ø 高速化 Ø 低消費電力デジタル回路に恩恵デメリット Ø 製造時の特性ばらつき Ø 電源電圧低下によるダイナミックレンジの低下 Ø 回路の比精度の劣化 Ø ノイズの増大アナログ回路設計を困難 5

6 研究背景 ( ノイズ ) アナログ回路設計者製造ばらつき特に日本は過剰にマージン回路仕様に対して過剰にマージン海外との競争力の低下その他にも経年劣化による回路性能の劣化半導体出荷テスト時のテスト精度の不完全性過剰マージンの要因デバイスに生じるノイズを考慮することができればアナログ回路設計が容易に!! ノイズに着目 6

研究フロー u Hot Carrier Injection (HCI) NMOS 劣化モデル u 1/f ノイズモデル開発 u 移動度変動による 1/f

による NMOS 特性 u 1/f ノイズ特性経年劣化測定 Noise&density[V/ Hz] u 位相雑音劣化シュミレーションを行えた!

E+10% Noise&density[V/ Hz]& 0%!50%!100%!150%!200%!250% 1.E+02% 1.E+04% 1.E+06% 1.

7 研究フロー u Hot Carrier Injection (HCI) NMOS 劣化モデル u 1/f ノイズモデル開発 u 移動度変動による 1/f ノイズ発生 u インターフェースとラップ変動による 1/f ノイズ発生 u プロセスによるノイズばらつき SPICE 用劣化モデル生成ソフトウェア u HCI による NMOS 特性 u 1/f ノイズ特性経年劣化測定 Noise&density[V/ Hz] u 位相雑音劣化シュミレーションを行えた! 劣化前劣化後 0%!50%!100%!150%!200%!250% 1.E+02% 1.E+04% 1.E+06% 1.E+08% 1.E+10% Noise&density[V/ Hz]& 0%!50%!100%!150%!200%!250% 1.E+02% 1.E+04% 1.E+06% 1.E+08% 1.E+10% Frequency[Hz] Frequency[Hz]& 劣化 SPICE モデルライブラリ化 Voltage Controlled Oscillator (VCO) 等価回路 7

8 研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 8

9 雑音 ( ノイズ ) の種類熱雑音抵抗等で電流が流れていなくても電子の不規則な熱振動により発生電子の熱運動に起因ノイズの大きさ主に温度で決まる 1/f ノイズ特に MOSFET で大きい低周波数で支配的 ( ノイズパワーが周波数に逆比例 ) 発振回路での位相ノイズ特性の劣化重要な仕様 RTS(Random Telegraph Signai) ノイズゲート酸化膜の界面準位による電子のランダムな捕獲と放出が原因他にも pn 接合で起きるショットノイズ等 9

10 1/f ノイズ発生原理主な発生原因移動度の変動エネルギー準位の変動トラップされる電子の数が変動エネルギー準位 E F エネルギー準位による電子トラップ電子の変動による電位の変動が起きる 10

11 位相ノイズ 1/f ノイズ f db/dec fc 熱雑音 DC fc 発振器位相雑音 f 3 db/dec db/dec fc BW 位相ノイズとは発振周波数の短期的揺らぎ 11

12 研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 12

13 TEG 作成 90nm プロセス n-mosfet 劣化前の直流ノイズ測定のために TEG を作成一つのチップに作成することにより製造ばらつきによるノイズ特性の違いを考慮 13

14 TEGの構成図 MOSFETは 1/fノイズ DC測定用に GSGプローブ用ブロックを中心に作成 14

Bulk PAD Bulk Gate PAD Drain PAD 100um W 100um L

15 TEGPAD の構成 MOSFET 表 1 の各サイズ GSG 構成 PAD Source Gate Drain Bulk PAD 100um 4 端子構成 PAD Source PAD Source PAD Bulk PAD Bulk Gate PAD Drain PAD 100um W 100um L MOSFET 355um MOSFET 100um Source PAD Gate PAD Drain PAD 240um 15

16 TEG サイズ w[um] L [um] 四端子 10.0 GSG GSG GSG GSG 四端子 GSG 四端子 GSG GSG 5.0 GSG 四端子四端子四端子四端子四端子四端子 0.5 四端子 GSG 0.2 GSG GSG 16

17 アウトライン研究背景雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 17

18 測定環境ハイソル株式会社マニュアルプローバー HMP-1000A-GU Agilent Semiconductor Parameter Analyzer を用いて測定 18

19 1/f ノイズばらつき測定結果 (VGS = 1.41 V, VDS = 1.0 V, L = 90nm, W = 10µm) 19

20 1/f ノイズばらつき測定結果 (VGS = 0.6V, VDS = 1.0 V, L = 90nm, W = 10µm) 20

21 抽出したモデルパラメータ.. MODEL bsim4 NMOS ++ LEVEL = 9 ++ BINUNIT = E MOBMOD = E EPSROX = E FNOIMOD = E TNOIMOD = E DIOMOD = E PERMOD = E TOXE = e TOXP = e TOXM = e TOXREF = e DTOX = E XJ = E NDEP = E NGATE = E NSD = E RSH = E RSHG = E TNOM = LINT = e WINT = e VTH0 = VFB = E PHIN = E VOFF = NFACTOR = U0 = K1 = K2 = K3 = K3B = W0 = e LPE0 = E LPEB = E VBM = E DVT0 = DVT1 = DVT2 = DVT0W = DVT1W = DVT2W = UA = e UB = e UC = e EU = VSAT = A0 = AGS = KETA = A1 = E A2 = E DELTA = VTL = E RDSW = RDW = E RSW = E CDSC = E ETA0 = ETAB= e DSUB = E PCLM = PDIBLC1 = PDIBLC2 = e PDIBLCB = E DROUT = E PSCBE1 = PSCBE2 = e PVAG = E ALPHA0 = e ALPHA1 = BETA0 = AGIDL = E BGIDL = E CGIDL = E EGIDL = E AIGBACC = E BIGBACC = E CIGBACC = E AIGBINV = E BIGBINV = E CIGBINV = E EIGBINV = E NIGBINV = E AIGC = E BIGC = E CIGC = E NIGC = E AIGSD = E BIGSD = E CIGSD = E EM = AF = EF = ALPH = 4.. 0E KFN = 2.. 0E WL = e WLN = E SUBCKT noise CFO E--005 RFO CFO RLOAD COUT E--005 ROUT 3 0 1E++006 RSOURCE CFI RFI CFI E--005 CDUM CIO E--015 M bsim4 ++ L = 9E W = 10E--006 RD RG RS 赤文字開発した 1/f ノイズモデルのパラメータ 21

22 1/f ノイズ測定結果 1/f ノイズ測定とシミュレーション ((a)v GS =1.41V (b)v GS =0.45)V V DS = 1.0 V, L=90 nm, W=10µm の n-mosfet を使用 V GS が大きい (a) のに比べ (b) の方が一桁以上 1/f ノイズのばらつきの幅が大きいことが分かる 22

23 劣化後のモデルパラメータ.. MODEL bsim4 NMOS ++ LEVEL = 9 ++ BINUNIT = E MOBMOD = E EPSROX = E FNOIMOD = E TNOIMOD = E DIOMOD = E PERMOD = E TOXE = e TOXP = e TOXM = e TOXREF = e DTOX = E XJ = E NDEP = E NGATE = E NSD = E RSH = E RSHG = E TNOM = LINT = e WINT = e VTH0 = VFB = E PHIN = E VOFF = NFACTOR = U0 = K1 = K2 = K3 = K3B = W0 = e LPE0 = E LPEB = E VBM = E DVT0 = DVT1 = DVT2 = DVT0W = DVT1W = DVT2W = UA = e UB = e UC = e EU = VSAT = A0 = AGS = KETA = A1 = E A2 = E DELTA = VTL = E RDSW = RDW = E RSW = E CDSC = E ETA0 = ETAB = e DSUB = E PCLM = PDIBLC1 = PDIBLC2 = e PDIBLCB = E DROUT = E PSCBE1 = PSCBE2 = e PVAG = E ALPHA0 = e ALPHA1 = BETA0 = AGIDL = E BGIDL = E CGIDL = E EGIDL = E AIGBACC = E BIGBACC = E AIGBINV = E BIGBINV = E CIGBINV = E EIGBINV = E NIGBINV = E AIGC = E BIGC = E CIGC = E NIGC = E AIGSD = E BIGSD = E CIGSD = E EM = AF = EF = ALPH = 4.. 5E KFN = 3.. 4E WL = e WLN = E SUBCKT noise CFO E--005 RFO CFO RLOAD COUT E--005 ROUT 3 0 1E++006 RSOURCE CFI RFI CFI E--005 CDUM CIO E--015 M bsim4 ++ L = 9E W = 10E--006 RD RG RS 赤文字劣化後のパラメータ 23

24 劣化前後の 1/f ノイズ特性 65 nm のデバイスの実験によるパラメータ値を入力劣化後 ( 室温 K 1000 時間後 ) % Measurement%(Fresh)% 1E#10% Simula<on%(Fresh)% Input&referred&noise&[V 2 /Hz] 1E#11% 1E#12% 1E#13% Simula<on%(A?er%stress)% 1E#14% 1E#15% 1.00E+01% 1.00E+02% 1.00E+03% 1.00E+04% 1.00E+05% frequency[hz] ドレイン出力 1/f ノイズ電圧密度特性 24

25 研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 25

26 VCO 回路設計 Cadence 社の SPECTRE シミュレーターを用いて位相雑音をシミュレーション測定結果を用いるため n-mosfet のみの VCO 回路構成 n-mosfet キャリアが電子移動度が高いドレイン端が高電界になった時チャネル外に電子が飛び出し易い Ø Ø p-mosfetに比べノイズが一桁以上大きい回路動作にも大きく影響 26

27 位相雑音及び発振波形解析方法は以下の方法を用いた 1. Transient analysis(tran) : 過渡解析 2. Periodic steady state analysis (pss) : 周期回路の定常状態の 1 周期タイムドメインベースで計算 3. Periodic noise analysis (pnoise) :pss の結果をベースにしたノイズ解析発振していることを確認した 27

28 位相雑音の劣化 0% 0% Noise&density[V/ Hz]!50%!100%!150%!200% 10dB Noise&density[V/ Hz]&!50%!100%!150%!200%!250% 1.E+02% 1.E+04% 1.E+06% 1.E+08% 1.E+10% Frequency[Hz]!250% 1.E+02% 1.E+04% 1.E+06% 1.E+08% 1.E+10% Frequency[Hz]& 位相雑音が劣化して大きくなっている 28

29 VCO 回路構成 NMOS VCO( ( ) C L NMOS VCO( (NMOS ) C L! "#$% (a) (b) (c) 29

30 回路構成による位相雑音 (a)(b) (c) (a) (b) よりバイアス電流源は発振に関係ない (c) バイアス源から抵抗を通った電流により熱雑音が発生する 30

31 研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 31

32 まとめ TEG を作成しノイズの測定を行ったモデルパラメータの抽出抽出したモデルパラメータをもとにデバイスの経年劣化時の特性を求めた位相雑音の劣化が確認できた回路トポロジーの違いによる位相雑音の比較を行った実際の回路での特性ばらつきを持ったノイズ劣化特性の予想が可能に! 32

33 Q&A 里周二 ( 宇都宮大 ) Q:1/f ノイズは f=0 の時どうなるか?(P11) A: 大きくなるのですが発散するわけではなくある大きさになると思います清水 ( 宇都宮大学 ) Q: なにが原因で劣化が起きるのか?(P6) A: 経年変化による劣化を考えております 33/47

電子回路I_4.ppt

電子回路I_4.ppt 電子回路 Ⅰ 第 4 回電子回路 Ⅰ 5 1 講義内容 1. 半導体素子 ( ダイオードとトランジスタ ) 2. 基本回路 3. 増幅回路電界効果トランジスタ (FET) 基本構造基本動作動作原理静特性電子回路 Ⅰ 5 2 半導体素子 ( ダイオードとトランジスタ ) ダイオード (2 端子素子 ) トランジスタ (3 端子素子 ) バイポーラトランジスタ (Biolar) 電界効果トランジスタ

研究目的及び背景 アウトライン 雑音 ( ノイズ ) の種類及び発生原因 TEG 作成 ノイズの測定及びモデルパラメータの抽出 位相雑音シミュレーション まとめ 2

研究目的及び背景アウトライン雑音 ( ノイズ ) の種類及び発生原因 TEG 作成ノイズの測定及びモデルパラメータの抽出位相雑音シミュレーションまとめ 2