PowerPoint プレゼンテーション

Size: px

Start display at page:

Download "PowerPoint プレゼンテーション"

つづるかむら
5 years ago
Views:

1 冷却エレクトロニクス STJ 読み出し用 SOI 極低温アンプ TIAかけはし事業簡単便利な超伝導計測ミニ研究会 2017 年 1 月 4 物質材料研究機構 (NIMS) 武内勇司 ( 筑波大 ) on behalf of COBAND collaboration 1

2 500pA/DIV Leakage CRVAVITY 製 Nb/Al-STJ 50 m sq. Nb/Al-STJ fabricated at CRAVITY I T~300mK w/ B field Leakage V 100nA 10nA 1nA 100pA 0.1nA 0.2mV/DIV Temperature(K) I leak ~200pA for 50 m sq. STJ, and achieved 50pA for 20 m sq. =0.6meV, Al 層でのバックトンネルゲインを 10 とすると 25meV 光子に対する信号は, N q.p. =25meV/1.7Δ 10~ pA のリーク電流をSTJ 信号幅 (~1 s) で積分 :50pA 1 s~310e 素子そのものは,25meVの一光子検出も可能な性能 2

T~350mK ( 3 He sorption) 産総研 CRAVITY 製 100x100 m 2 Nb/Al-STJ Laser pulse trigger 40μs/DIV

3 2V/DIV 100x100 m 2 Nb/Al-STJ response to 465nm pulsed laser 465nm laser through optical fiber 10M STJ Charge shaper sensitive amp. pre-amp. T~350mK ( 3 He sorption) 産総研 CRAVITY 製 100x100 m 2 Nb/Al-STJ Laser pulse trigger 40μs/DIV STJ で 10 光子程度の検出に対応する応答 STJ の信号を室温まで引っ張ってきて, 電荷積分型アンプで読み出すと, 可視光の一光子検出ですら大きな労力が必要. 冷凍機の中のSTJのすぐ近くで信号を増幅したい! STJと同じ極低温で動作するアンプが必要 3

FD-SOI-MOSFET at Cryogenic temperature FD-SOI : Fully Depleted Sillicon On Insulator Very thin channel layer in MOSFET No floating body effect caused by

4 FD-SOI-MOSFET at Cryogenic temperature FD-SOI : Fully Depleted Sillicon On Insulator Very thin channel layer in MOSFET No floating body effect caused by charge accumulation in the body FD-SOI-MOSFET is reported to work at 4K JAXA/ISAS AIPC 1185, (2009) J Low Temp Phys 167, 602 (2012) Channel W Channel L 4

-Ids Ids FD-SOI MOSFET I d -V g curve Id-Vg curve of W/L=10 m/0.4 m at Vds =1.8V 1mA 1 A ROOM 3K p-mos 1mA 1 A n-mos ROOM 3K 1nA -2-1.5 Vgs (V) -1-0.5 0 1nA 1pA Vgs (V) 0 0.5 1 1.

5 -Ids Ids FD-SOI MOSFET I d -V g curve Id-Vg curve of W/L=10 m/0.4 m at Vds =1.8V 1mA 1 A ROOM 3K p-mos 1mA 1 A n-mos ROOM 3K 1nA Vgs (V) nA 1pA Vgs (V) Both p-mos and n-mos show excellent performance at 3K (We confirmed they function down to 300mK). Threshold shifts, sub-threshold current suppression and increase of the carrier mobility at low temperature. 5

6 Ids (A) Ids (A) 極低温での FET 特性変化 n-ch ST2 W/L=10 m/1.0 m ROOM 3K Vds (V) キャリア移動度上昇による飽和電流の増加 Vdsの低い領域で電流の立ち上がりが鈍る回路モデル化が不可能閾値電圧の移動 ROOM 3K Vgs (V) サブスレッショルド電流の抑制超低消費電力化が可能か? 6

7 -Ids (A) LDD 濃度変更後 LDD(Lightly doped drain) 不純物濃度を増加することで, 極低温においてもId-Vdの立ち上がりが線形に回復 p-ch ST2 W/L=10 m/1.0 m Vds (V)+1.8V Vds (V)+1.8V 7

C=1nF capacitance at T=3K and 350mK Power consumption ~100μW We can

8 150mV 8mV 10mV SOI prototype amplifier INPUT T=350mK 1nF V Test pulse Amplifier stage Buffer stage 100 s OUTPUT Test pulse input through C=1nF capacitance at T=3K and 350mK Power consumption ~100μW We can compensate the effect of shifts in the thresholds by adjusting bias voltages. 8

Gain V2 V3 増幅段ゲイン 60 50 40 30 20 10 0 室温

9 Gain V2 V3 増幅段ゲイン室温 (V3=1.10V) 3K (V3=1.50V) Current source bias (V2) [V] 極低温時においてもバイアス電圧を調整することによってしきい値の変動を補償して, 室温時と同じ増幅率を達成 9

Gain バッファー段出力周波数依存性 V4 V5 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.

10 Gain バッファー段出力周波数依存性 V4 V 室温 (V4,V5=1.00V, 0.70V) 3K (V4,V5=1.40V, 1.00V) 0.1k 1k 10k 100k Input frequency [Hz] 1M 10M 極低温時においてもバッファー段に流す電流を増やすことによって冷凍機配線~0.5nFの容量負荷に対して 0.5MHz程度までの出力周波数帯域を確保 10

11 GND Vss Vdd STJ のパルス光応答の SOI 増幅回路経由読み出し 10M T~350mK ( 3 He sorption) 465nm laser through optical fiber STJ 4.7 F アンプ出力アンプ入力モニター用 20 m 角 Nb/Al-STJのchipとSOIアンプのchip( 同じ極低温ステージ上 ) をセラミックコンデンサーを介して接続アンプ入力のインピーダンスは, 数十 kω 程度 STJのバイアス線の浮遊容量 1nF 程度 :1 sの信号に対して160ω 11

12 0.1mV/DIV 1mV/DIV STJ パルス光応答信号の SOI 極低温アンプによる増幅 SOI アンプへの入力信号 SOI アンプ出力 20 s/div 465nm パルス光レーザー照射 (f=20khz) 512 回アベレージ波形 12

13 SOI charge-sensitive pre-amplifier development I=I(V) 10M STJは比較的大きな静電容量 : 20 m 角で ~20pF 光子計数の利点を生かすためには, 低入力インピーダンスの電荷積分型アンプが必要 Charge sensitive pre-amp. STJ応答時定数 : ~1 s 1MHz 以上の帯域をもつ SOI オペアンプを製作中 STJ C STJ T~350mK 13

14 Arriving in this winter! Iref W( m)/l( m) 10/10 Op-amp Circuit for STJ design telescopic cascode differential amplifier Feedback C= 2pF x R=5MOhm = 10 s Power consumption ~ 150 W Iref Iref 2 10/10 20/10 Bias Iref 100/7 100/7 12/7 100/1 100/1 10/10 Iref/5 2/10 4/1 4/1 4/10 4/10 Iref 2/5 Telescopic cascode Iref 2/5 Buffer stage V DD =-V SS =1.5V Iref>10 A 14

15 SOI 増幅回路一体型 STJ 検出器 (SOI-STJ) SOI 回路基板上に Nb/Al-STJ 検出器を直接形成した増幅回路一体型の検出器 STJアレイ化 (STJ 大面積化 ) の可能性 via STJ 640 um capacitor FET 700 um 15

16 drain-source current 1mA/DIV 1mA SOI 基板上への STJ を形成後の特性 1 A 1nA 1pA gate-source voltage (V) FD-SOI 基板上に Nb/Al-STJ を形成後の nmos-fet の特性 (KEK のプロセス装置使用 ) 2mV/DIV B~150Gauss FD-SOI 基板上に形成された Nb/Al-STJ の I-V 特性 (KEK のプロセス装置使用 ) KEK のプロセス装置でSOI 基板上へNb/Al-STJを作製通常のSi 基板上のSTJと同等のI-V 特性を観測 SOI基板中のn-MOS, p-mos-fetともに極低温で動作産総研 CRAVITYでSOI 基板上へのSTJ 作製をテスト中 16

17 まとめ COBAND( 宇宙背景ニュートリノ崩壊探索 ) ロケット実験のための遠赤外光検出器 ( =50 m) を開発中超伝導トンネル接合素子 (STJ) + SOI 読み出し回路 SOI に技術を用いた極低温アンプによる読出し回路を開発中 SOI アンプの極低温での動作を確認. 実際の STJ の光パルス信号の SOI アンプでの増幅信号読み出しに成功. ノイズ評価に向けた測定を準備中光子計数の利点を最大限に生かす低インプットインピーダンス高速アンプ ( 帯域 >1MHz) を製作中 SOI アンプ一体型 STJ の可能性本講演の SOI アンプの設計は,VDEC のサポートを受けて行われています. * VLSI Design and Education Center(VDEC), the U. Tokyo in collaboration with Synopsys, Inc., Cadence Design Systems, Inc., and Mentor Graphics, Inc. 17

18 backup 18

STJ current-voltage curve Current 2Δ B field Tunnel current of Cooper pairs (Josephson current) is suppressed by applying magnetic field Signal current Leak current I-V curve with light illumination

19 STJ current-voltage curve Current 2Δ B field Tunnel current of Cooper pairs (Josephson current) is suppressed by applying magnetic field Signal current Leak current I-V curve with light illumination Optical signal readout Voltage Apply a constant bias voltage ( V < 2Δ) across the junction and collect tunneling current of quasi particles created by photons Leak current causes background noise 19

宇宙史国際連携研究・教育プログラム

宇宙史国際連携研究・教育プログラム超伝導トンネル接合素子 STJ を用いた光量子計測金信弘 ( 筑波大学数理物質系,CiRfSE) 於つくば国際会議場 2016 年 11 月 10 日 For COBAND Collaboration 金信弘, 武内勇司, 武政健一, 永田和樹, 笠原宏太, 先崎蓮, 森内航也, 八木俊輔, 若狭玲那, 大塚洋一 ( 筑波大学 ), 池田博一, 和田武彦, 長勢晃一 (JAXA/ISAS), 新井康夫,