App Note Template

Transcription

1 DRAFT TINA-TI TM によるオペアンプ回路設計入門 ( 第 7 回 ) ボイルのオペアンプ マクロモデル 宇田達広 APPLICATION アブストラクト 今回は SPICE におけるマクロモデルの草分けであるボイルのオペアンプ マクロモデルを取り上げます モデル パラメータを決定する手順 シミュレーションによる精度の検証 ボイルのオペアンプ マクロモデルに基づいた各種オペアンプのマクロモデルの例を紹介します 目次 1.3 オペアンプ ボイルのオペアンプ マクロモデル... 2 モデルパラメータ... 6 入力段 : IC1, CE... 6 トランジスタパラメータ :... 6 入力段 : RC1, RE 入力段 : IEE, RE... 7 入力段 : C 無信号時電力... 8 中間段 : Ga, R2, Gcm... 8 出力段 : R01, R02, Gb... 9 出力段 : 電流制限... 9 出力段 : 電圧制限 モデルの特性 バイアスポイントと DC 特性 パルス応答 開ループゲイン特性 各種オペアンプのボイルモデル バイポーラオペアンプ A JFET オペアンプ TL CMOS オペアンプ TLC 参考文献 この資料は日本テキサス インスツルメンツ ( 日本 TI) が お客様が TI および日本 TI 製品を理解するための一助としてお役に立てるよう 作成しております 製品に関する情報は随時更新されますので最新版の情報を取得するようお勧めします TI および日本 TI は 更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません また TI 及び日本 TI は本ドキュメントに記載された情報により発生した問題や障害等につきましては如何なる責任も負いません

2 1.3 オペアンプ ボイルのオペアンプ マクロモデル フェアチャイルドセミコンダクターが 1963 年に販売した最初の IC オペアンプ A702 [1] は 9 個のトランジスタと 11 個の抵抗で構成された簡潔なバイポーラ IC でした 当時は IC 開発を支援する CAE ツール ( Computer Aided Engineering Tools ) もなく A702 は手計算の回路設計とブレッドボードを用いた動作検証により開発されました 1970 年代に入ると 100 個から 1000 個の素子を集積する MSI ( Medium Scale Integration circuit ) の実用化が始まります 集積度の向上は素子分離 pn 接合 浮遊容量 配線インピーダンスなどの寄生素子が IC 特性に及ぼす影響を増加させ 手計算とブレッドボートでは対応できなくなり 素子の特性を数式によりモデル化して IC 特性をコンピュータで模擬 ( シミュレート ) する回路シミュレータが誕生しました SPICE ( simulation program with integrated circuit emphasis ) はカリフォルニア大学バークレー校 ( U.C. Berkeley ) で 1970 年代初めに開発された CANCER ( computer analysis of non-linear circuits, excluding radiation ) [2] を基礎とする汎用の回路シミュレーションソフトウェアです 1972 年には SPICE1 [3] が 1975 年には SPICE2 [4] が 1985 年には SPICE3 [5] が パブリックドメインソフトウェアとしてカリフォルニア大学バークレー校からリリースされ パブリックドメインであることと優れた数値解析アルゴリズムとユーザインターフェースを持つことからデファクトスタンダードとなり HSPICE PSpice TINA など SPICE に基づく商用の回路シミュレーションソフトウェアが誕生しました SPICE の処理手順を以下に示します 回路素子の接続情報と枝構成式から回路方程式を生成 各種の数値計算アルゴリズムにより回路方程式を解き回路解析を実行 回路解析結果を出力 1.1 電気回路の基礎と受動素子 で触れたように 手順 1で生成される回路方程式は抵抗だけの回路では連立代数方程式に 電気的なエネルギーの充放電を伴うリアクタンス素子を含む回路では線形連立微分方程式に 半導体素子を含む回路では非線形連立微分方程式になります 図 に示す 741 型オペアンプのデバイスレベルモデル (741X.MOD) [6] には合計 24 のノードがあり 手順 1で作成される回路方程式は 24 のノード電圧と任意の枝電流を未知変数とする非線形連立微分方程式になります 図 型オペアンプのデバイスレベルモデル (741X.MOD) 2 TINA-TI によるオペアンプ回路設計入門

3 手順 2 において半導体素子を含む回路の過渡解析を行う場合は 時間的に変化する電源をあるノードに接続した時の全ての ノード電圧と任意の素子電流をプリントステップ時間 ( t) 毎に下記のアルゴリズムで計算します 非線形連立微分方程式を数値積分法によりプリントステップ時間 ( t) で差分化し非線形連立代数方程式に変換 非線形連立代数方程式にニュートン ラフラソン反復法を適用して線形連立代数方程式に変換 2 のステップで生成される線形連立代数方程式の解をガウス消去法や LU 分解法で求める ニュートン ラフラソン反復法は解に近い初期値から始めると効率よく解が求まりますが 解に遠い初期値から始めると解が求まらないことがあり その場合はプリントステップ時間 ( t) を縮めて演算を繰り返す必要があります また ダイオードやバイポーラトランジスタを構成する pn 接合の I V 特性は 図 に示すような指数特性を持つため演算のオーバーフローが起きやすくそれを防止する各種の演算修正が適用されます 図 理想 pn 接合ダイオードの I D vs. V D 特性 ( IS = 1nA, T = 300 K ) SPICE2 が発表された 1975 年頃には大型コンピュータによるタイムシェアリングシステムに代わりミニコンピュータによるスタンドアロンの SPICE システムが普及します 当時のコンピュータは演算処理能力が極めて低く大規模回路の過渡解析には莫大なシミュレーション時間を要しました ディジタル イクイップメント コーポレーションが 1970 年に発表した当時の代表的なミニコンピュータ PDP-8/E [7] の主な演算性能を表 に示します 語長最大メモリ最小命令時間アキュームレーターへの加算サブルーチン乗算時間 (12bit 12bit = 24bit ) ハードウェア乗算時間 (12bit 12bit = 24bit ) 12 bits 32k words (8 4k banks) 1.2 μs 2.6μs 256.5μs 40μs 表 ミニコンピュータ PDP-8/E の主な演算性能 IC オペアンプの価格は 1970 年に 2 ドルを切り応用範囲が格段に拡がります 図 は 1968 年に発表された FDNR (Frequency-Depended Negative Resistance) のコンセプトによるインダクタンスシミュレーション型アクティブ LFP [8] です この時期には多数のオペアンプ使用した回路の SPICE シミュレーション時間を短縮するために線形素子と数個の半導体素子でオペアンプを近似するマクロモデリング (macro modeling) の手法が誕生しました 図 FDNR フィルタ回路 TINA-TI によるオペアンプ回路設計入門 3

4 カリフォルニア大学バークレー校のボイル (Graeme R. Boyle) を中心とするメンバーが 1974 年に発表した 741 型オペアンプ のマクロモデル ( 以下 741 型オペアンプ ボイルモデル ) の回路図を図 に示します [9] ボイルモデルは 非線形な半導体素子を差動入力段の 2 個のバイポーラトランジスタと出力段の 4 個のダイオードに制限し デバイスレベルモデルに比べて素子数を 16 23, ノード数を16 23 に低減しながら下記特性を高精度に近似しています バイポーラトランジスタによる差動入力特性非線形な DC 特性と AC 特性電圧 / 電流オフセット差動 / 同相ゲイン周波数特性スルーレート出力電圧の大振幅特性出力短絡電流制限特性出力インピーダンス SPICE におけるバイポーラトランジスタのモデルは SPICE1 と共にリリースされた図 のエバース モル モデルと SPICE2 と共にリリースされた図 のガンメル プーン モデルがあります 現在はベース領域の電荷密度をモデル化したガンメル プーン モデルが主に使用されますが ボイルモデルではモデルの単純性からエバース モル モデルを使用しています その結果 741 型オペアンプのデバイスレベルモデルには合計 80 個の pn 接合が含まれますが ボイルモデルでは合計 8 個に減少しています 図 エバース モル モデル 図 ガンメル プーン モデル 入力段は理想トランジスタ Q1,Q2 と関連する電流源と受動素子で構成されます キャパシタ CE はスルーレートの 2 次効果 を表すために使用され キャパシタ C1 は位相応答の 2 次効果を表すために使用されます 差動ゲインと同相ゲインは 線形の中間段と出力段を構成する Gcm, Ga, R2, Gb, R02 でモデル化されています 周波数補償の主要極と出力インピーダンスの周波数特性は 内部帰還キャパシタ C2 でモデル化されています 出力短絡電流制限特性は D1, D2, Rc, Gc でモデル化されています 出力電圧の大振幅特性は D3, Vc, D4, Ve でモデル化されています 4 TINA-TI によるオペアンプ回路設計入門

5 図 型オペアンプ ボイルモデルの回路図 図 型オペアンプ ボイルモデルのネットリスト ( LM741BOYLE.MOD ) TINA-TI によるオペアンプ回路設計入門 5

6 モデルパラメータ 図 に示す 741 型オペアンプ ボイルモデルの回路図に含まれる全モデルパラメータを算出する手順を以下に示します 入力段 : I C1, C E 差動入力段のコレクタ電流 (I C1 = I C2 ) はオペアンプのスルーレートを規定します ボルテージフォロア接続されたオペアンプ の正方向スルーレート S R + は下式で表されます S R + = 2I C1 C 2 式 式 から I C1 は下式で表されます I C1 = C 2S R + 2 式 型オペアンプのデバイスレベルモデル (741X.MOD [6] で触れたように負方向スルーレート S R は C E でモデル化される電荷蓄積効果により S + R より低い値となり下式で表されます 2I C1 S R = 式 C 2 + C E または C E = 2I C1 S R C 2 式 トランジスタパラメータ : 電流オフセットを I BOS とすると 差動入力トランジスタペアのベース電流 I B1, I B2 とコレクタ電流 I C1, I C2 は下式で表されます I B1 = I B + I BOS 2, I B2 = I B I BOS 2 式 ここで I B は I B1 と I B2 の平均値です 差動入力トランジスタペアの電流増幅率 β 1, β 2 は下式で表されます β 1 = I C1 I B1, β 2 = I C2 I B2 式 電圧オフセット V OS は下式で表される差動入力トランジスタペアの接合飽和電流 I S1, I S2 でモデル化されます I C1 = I S1 exp V BE1 V T, I C2 = I S2 exp V BE2 V T 式 ここで V T = kt q = T = 300K です したがって 電圧オフセット V OS は下式で表されます V OS = V BE1 V BE2 = V T ln I S1 I S2 式 差動入力トランジスタペアの接合飽和電流 I S1, I S2 の関係は下式で表されます I S2 = I S1 exp V OS V T I S1 [1 + V OS V T ] 式 TINA-TI によるオペアンプ回路設計入門

7 入力段 : R C1, R E1 抵抗 R C1 = R C2 は位相補償後のユニティゲイン周波数 f 0dB から算出されます ユニティゲイン周波数 f 0dB はオペアンプの差動ゲインα DV と位相補償後の 3ddB 周波数 f 3dB の積で近似され下式で表されます f 0dB α DV f 3dB 式 f 3dB は中間段のミラー効果で近似され下式で表されます 1 f 3dB 2πR 2 C 2 (1 + G b R 02 ) 1 式 πR 2 C 2 G b R 02 DC 付近の低周波数領域における差動ゲイン α DV は下式で表されます α DV = (G a R 2 )(G b R 02 ) 式 式 , 式 , 式 より f 0dB は下式で表されます 1 f 0dB = 式 πR C1 C 2 または 1 R C1 = 式 πf 0dB C 2 下式において 式 の正方向スルーレートS + R を引用するために 式 では G a = 1 R C1 としています S R + f 0dB = 2πR C1 (2I C1 ) 式 入力段の差動ゲイン v a v in は下式で表されます ここでは簡略化のため 1 に設定します v a v in = β 1 R C1 + β 2 R C2 β 1 + (β g 1 + 1)R E1 + β = 1 式 (β m1 g 2 + 1)R E2 m2 ここで I C1 = I C2 とすると g m1 = g m2 となり また R C1 = R C2 とすると R E1 = R E2 となり R E1 は下式で表されます R E1 = β 1 + β 2 β 1 + β [R C1 1 g m1 ] 式 入力段 : I EE, R E 入力段の電流源 I EE は下式で表されます I EE = ( β β 1 + β β 2 ) I C1 式 理想電流源 I EE の出力抵抗は無限大ですが 実際の電流源は出力抵抗が有限であり オペアンプの同相入力抵抗を低下させます そのため 下式で表される npn トランジスの出力抵抗 R E が付加されます R E V A I C = V A I EE 式 ここで V A はアーリー電圧を表し 小信号 npn トランジスタでは V A = 200 V 位です TINA-TI によるオペアンプ回路設計入門 7

8 入力段 : C 1 差動ゲイン周波数応答の過剰な位相シフトを表すキャパシタ C! が入力段に付加されます 周波数応答上の第 2 極 p 2 の位置は 下式で表されます p 2 = 1 2R C1 C 1 式 第 2 極 p 2 の周波数 f 0dB における位相シフト φ は下式で表されます φ = tan 1 2πf 0dB p 2 = tan 1 (2πf 0dB )(2R C1 C 1 ) = tan 1 2C 1 C 2 式 差動ゲインのオープンループ応答における位相マージン φ m は下式で表されます φ m = 90 φ 式 位相シフト φ に対応する C 1 は下式で表されます C 1 = C 2 2 tan φ 式 無信号時電力 オペアンプの無信号時電力 P d は 下式で表される抵抗 R p でモデル化されています P d = V CC 2I C1 + V BE I BE + (V CC + V EE ) 2 R p 式 (V CC + V EE ) 2 R p = P d V CC 2I C1 V BE I BE 式 中間段 : G a, R 2, G cm 式 で述べたように電圧制御電流源 G a v a のトランスコンダクタンスは G a = 1 R C1 とします R 2 はノードb b の信号応答 がリニア範囲に入るように R 2 = 100 kω とします V in から V e までの入力段の同相電圧ゲインは R E が大きいためおよそ 1 倍になります V in から V b までの同相電圧ゲイン α VC と差動電圧ゲイン α VD は下式で表されます α VC = V bcm V incm G cm R 2 式 α VD = V bdm V indm = G a R 2 = 1 R c1 R 2 式 α VC と α VD の比である同相電圧除去比 CMRR は下式で表されます CMRR = α VD 1 = 式 α VC R c1 G cm したがって 1 G cm = 式 (CMRR)R c1 8 TINA-TI によるオペアンプ回路設計入門

9 出力段 : R 01, R 02, G b 出力段の低周波数領域における出力インピーダンスは下式で表されます R out = R 01 + R 02 式 高周波数領域では R 02 が C 2 の電流ミラー効果による出力容量 C sh = C 2 (1 + R 2 G b ) で短絡されます ゆえに出力インピーダンスのコーナー周波数 f c は下式で表されます 1 f c = 式 πR 02 C 2 (1 + R 2 G b ) f c より十分高い周波数の AC 出力インピーダンス R OAC は下式で表されます R OAC = R 01 式 式 と式 より R 02 と G b は下式で表されます R 02 = R out + R 01 式 G b = α VDR C1 R 2 R 02 式 出力段 : 電流制限 出力段の電流制限は G C V 6, R C, D 1, D 2, R 01 で行われます 電圧制御電流源 G C V 6 とR c の組み合わせはゲイン1の電圧制御電圧源と等価であり R C 両端の電圧と V 6 は等しくなります 電圧クランプダイオード D 3, D 4 がオフの状態では 最大出力電流 I SC は D 1, D 2 と R 01 の両端電圧の比となり下式で表されます ここで I SC V D R 01 式 V D = V T ln I X I SD1 式 I X D 1 または D 2 を通る最大電流 I SD1 D 1, D 2 の飽和電流 正方向の出力電流経路にテブナンの定理を適用した簡略化回路を図 に示します 負荷電流 I L が低いと D 1 の順方向電圧が ON 電圧より低くなりダイオード電流 I X は無視できる大きさになります α vd V in の増加により I L が増加して D 1 の順方向電圧が ON 電圧を超えると I X は指数関数的に増加するため I L の増加が制限されます I L の制限条件は下式で表されます I X = I SD1 exp I SCR 01 V T 式 I SD1 = I SD2 = I X exp ( I SCR 01 V T ) 式 図 出力段の簡略化回路 TINA-TI によるオペアンプ回路設計入門 9

10 I X の制限値は入力のオーバードライブ条件で決まります 電圧制御電流源 G b V b の最大短絡電流 I max は下式で表されます I max = I X + I SC = 2I C1 R 2 G b 式 R C が並列に接続された電圧制御電流源 G C V 6 で電圧制御電圧源 E C を近似するには R C をできるだけ小さくする必要があります 下式に示すように R C はその電圧降下が (V D1 100) となるようにします R C = V T 100I X ln I X I S1 式 電圧制御電流源 G C V 6 に必要な伝達コンダクタンス G C は下式で表されます G C = 1 R C 式 出力段 : 電圧制限 出力段の電圧制限は電圧源とダイオードの組み合わせによる電圧クランプの V C, D 3 および V E, D 4 で行われます 正の最大出力 電圧 V out + は D 3 の順方向電圧 V D3 で決定され下式で表されます V out + = V CC V C + V D3 = V CC V C + V T ln I SC + I SD3 式 式 に示したようにダイオード電流 I SD3 は最大出力電流 I SC + に制限されるため 電圧源 V C, V E の値は下式で表されます V C = V CC V out + + V T ln I SC + I SD3 式 V E = V EE + V out + V T ln I SC I SD4 式 型オペアンプ ボイルモデルのネットリスト ( LM741BOYLE.MOD ) 741 型オペアンプ LM741.[10] のボイルモデル パラメータをオープンソースの数値計算システムの Scilab [11] で計算した例と その結果から作成したネットリスト ( LM741BOYLE.MOD ) を図 と図 に示します 10 TINA-TI によるオペアンプ回路設計入門

11 図 型オペアンプ ボイルモデル パラメータの計算 ( LM741_boyle_equation.sci ) TINA-TI によるオペアンプ回路設計入門 11

12 モデルの特性 741 型オペアンプ LM741 のデータシートに記載された代表的特性と 741 型オペアンプ ボイルモデル ( LM741BOYLE.MOD ) の SPICE シミュレーションによる特性の比較を表 に示します 表 型オペアンプ ボイルモデル ( LM741BOYLE.MOD ) の特性 バイアスポイントと DC 特性 図 に示すネットリスト ( LM741BOYLE.MOD ) のシミュレーションによるバイアスポイントと DC 特性を図 と図 に示します 図 は入力バイアス電流 入力バイアス電流オフセット 入力電圧オフセット 消費電力を表し 図 は正側最大出力電圧 負側最大出力電圧を表しています パルス応答 図 に示すネットリスト ( LM741BOYLE.MOD ) のシミュレーションによるパルス応答を図 に示します 741 型 オペアンプのデバイスレベルモデル (741X.MOD [6] と同様に負方向スルーレート S R は C E でモデル化された電荷蓄積効果により S R + より低くなります 開ループゲイン特性 図 に示すネットリスト ( LM741BOYLE.MOD ) のシミュレーションによる開ループゲイン特性を図 に示します 開ループゲイン特性は差動ゲインと位相余裕を表しています 12 TINA-TI によるオペアンプ回路設計入門

13 図 バイアスポイント 図 バイアスポイント /DC 特性 TINA-TI によるオペアンプ回路設計入門 13

14 図 パルス応答 14 TINA-TI によるオペアンプ回路設計入門

15 図 開ループゲイン特性 TINA-TI によるオペアンプ回路設計入門 15

16 各種オペアンプのボイルモデル ボイルのオペアンプマクロモデルの手法に基づく 1. バイポーラオペアンプ A741 [12] 2. JFET オペアンプ TL084 [13] 3. CMOS オペアンプ TLC2262 [14] の回路図 開ループゲイン特性 大信号パルス応答 マクロモデル回路図 マクロモデルネットリスト およびマクロモデルのシミュレーション結果を以下に示します バイポーラオペアンプ A741 図 μa741 の回路図 図 μa741 の開ループゲイン特性 図 μa741 の大信号パルス応答 16 TINA-TI によるオペアンプ回路設計入門

17 図 μa741 マクロモデル (UA ) の回路図 図 μa741 マクロモデル (UA ) のネットリスト [15] TINA-TI によるオペアンプ回路設計入門 17

18 図 A741 の大信号パルス応答 18 TINA-TI によるオペアンプ回路設計入門

19 図 A741 の開ループゲイン特性 TINA-TI によるオペアンプ回路設計入門 19

20 JFET オペアンプ TL084 図 TL084 の回路図 図 TL084 の開ループゲイン特性図 TL084 の大信号パルス応答 20 TINA-TI によるオペアンプ回路設計入門

21 図 TL084 マクロモデル (TL ) の回路図 図 TL084 マクロモデル (TLA ) [16] TINA-TI によるオペアンプ回路設計入門 21

22 図 TL084 の大信号パルス応答 22 TINA-TI によるオペアンプ回路設計入門

23 図 TL084 の開ループゲイン特性 TINA-TI によるオペアンプ回路設計入門 23

24 CMOS オペアンプ TLC2262 図 TLC2262 の回路図 図 TLC2262 の開ループゲイン特性図 TLC2262 の大信号パルス応答 24 TINA-TI によるオペアンプ回路設計入門

25 図 TLC2262 マクロモデル (TLC ) の回路図 図 TLC2262 マクロモデル (TLA ) [17] TINA-TI によるオペアンプ回路設計入門 25

26 図 TLC2262 の大信号パルス応答 26 TINA-TI によるオペアンプ回路設計入門

27 図 TLC2262 の開ループゲイン特性 TINA-TI によるオペアンプ回路設計入門 27

28 参考文献 [1] TYPE A702M Data Sheet, D1004, JUNE 1975, Texas Instruments Inc. [2] L. Nagel and R. Rohrer, "Computer Analysis of Nonlinear Circuits, Excluding Radiation (CANCER)," IEEE J Solid-State Circuits, Vol SC-6, No 4, August 1971, pp , [3] L. W. Nagel and D. O. Pederson, Simulation Program with Integrated Circuit Emphasis (SPICE), presented at 16th Midwest Symp. on Circuit Theory, Ontario, Canada, April 12, 1973 and available as Memorandum No ERL-M382, Electronics Research Laboratory, College of Engineering, University of California, Berkeley, CA, [4] L. W. Nagel, SPICE2: A Computer Program to Simulate Semiconductor Circuits, PhD dissertation, Univ. of California, Berkeley, CA, May and available as Memorandum No ERL-M520, Electronics Research Laboratory, College of Engineering, University of California, Berkeley, CA, [5] T. L. Quarles, SPICE3 Version 3C1 User s Guide. University of California, Berkeley, ERL Memo No. UCB/ERL M89/47, April [6] 宇田達広, TINA-TI によるオペアンプ回路設計入門 ( 第 6 回 ) オペアンプの基礎, 日本テキサス インスツルメンツ株式会社, アプリケーションノート, JAJA483, December, 9, 2014 [7] pdp8/e & pdp8/m small computer handbook, 1972 digital equipment corporation, [8 ] Bruton, L.T., Network Transfer Functions Using the Concept of Frequency-Dependent Negative Resistance Circuit Theory, IEEE Transactions on Volume:16, Issue: 3, DOI: /TCT , Publication Year: 1969, Page(s): , Cited by: Papers (74) Patents (1), IEEE JOURNALS & MAGAZINES [9] G. R. Boyle, B. M. Cohn, D. O. Pederson, and J. E. Solomon, Macromodeling of integrated circuit operational amplifiers IEEE Journal of Solid-state Circuits, SC-9,353 (1974) [10] LM741 Operational Amplifier Data Sheet, SNOS 5B, MAY 2004, Texas Instruments Inc. [11] Scilab 公式サイト, [12] A741, A741Y, Data Sheet, SLOS094B, NOVEMBER 1970, Texas Instruments Inc. [13] TL081, TL081A, TL081B, Data Sheet, SLOS081H, JANUARY 2014 [14] TLC226x, TLC226xA, Data Sheet, SLOS177D, MARCH 2001 [15] UA741 PSpice Model [16] TL081, TL081A, TL081B PSpice Model [17] TLC2262, TLC2262A PSpice Model 28 TINA-TI によるオペアンプ回路設計入門