DS555 : XA2C256 CoolRunner-II オートモーティブ CPLD
|
|
|
- しまな あいしま
- 4 years ago
- Views:
Transcription
1 0 XA2C256 Coolunner-II CPLD DS555 (v1.1) AEC-Q100 PPAP I Q ( ) T A = -40 C +105 C T J = +125 C (Q ) 1.8V 0.18 CMOS CPLD - ( Coolunner -II ) - 1.5V 3.3V VQFP (80 ) TQFP (118 ) IEEE 1532 (JTAG) 1.8V ISP ( ) - IEEE JTAG DGE (DataGATE ) ealdigital 100% CMOS - - DualEDGE - ( ) - CoolCLOCK / - - PLA O LED V 1.8V 2.5V 3.3V - : T A = 0 C +70 C Coolunner -II 256 AIM (Advanced Interconnect Matrix) 16 AIM x 56 PLA 16 D T D / / DualEDGE 1 (GCK2) 8 (2 ) DualEDGE CoolCLOCK DataGATE CPLD DataGATE Xilinx, Inc. All rights reserved. Xilinx DS555 (v1.1) japan.xilinx.com 1
2 XA2C256 Coolunner-II CPLD Coolunner-II V 2.5V 1.8V 1.5V Coolunner-II 256 CPLD ( 1 ) 1.5V ealdigital Coolunner-II CPLD FPGA 0.18 Coolunner-II CPLD CMOS ealdigital ealdigital CMOS Coolunner-II CPLD Coolunner-II 256 LVCMOS LVTTL 1 LVTTL LVTTL 3.3V EIA/JEDEC LVCMOS 3.3V 2.5V 1.8V Coolunner-II CPLD 1.5V 1 : XA2C256 IOSTANDAD V CCIO V CCIO LVTTL LVCMOS LVCMOS LVCMOS LVCMOS15 (1) (1) LVCMOS15 75 ICC (ma) Frequency (MHz) DS555_01_ : I CC (LVCMOS 1.8V T A = 25 C) (1) 1 : I CC (MHz) I CC (ma) : / ( 1 ) 2 japan.xilinx.com DS555 (v1.1)
3 XA2C256 Coolunner-II CPLD V CC V V CCIO V V JTAG (2) JTAG V V CCAUX JTAG V V IN (1) V TS (1) T STG (3) V V ( ) C T J +125 C : 1. GND DC 0.5V 10mA () 200mA 10ns -2.0V +4.5V Web XAPP427 V CC T A = 40 C +85 C V Q T A = -40 C +105 C T J = +125 C V V CCIO (3.3V ) V (2.5V ) V (1.8V ) V (1.5V ) V V CCAUX JTAG V DC () I CCSB ( ) V CC = 1.9V V CCIO = 3.6V µa I CCSB (Q ) V CC = 1.9V V CCIO = 3.6V ma I CC f = 1MHz ma f = 50MHz - 30 ma C JTAG JTAG f = 1MHz - 10 pf C CLK f = 1MHz - 12 pf C IO f = 1MHz - 10 pf DS555 (v1.1) japan.xilinx.com 3
4 XA2C256 Coolunner-II CPLD I (2) IL V IN = 0V V CCIO 3.9V - +/ 10 µa I (2) IH V IN = 0V V CCIO 3.9V - +/ 10 µa : 1. V CC = V CCIO = 1.9V 16 / ( 1 ) LVCMOS 3.3V LVTTL 3.3V DC V CCIO V V IH High V V IL Low V V OH V OL High High Q High High Q LVCMOS 2.5V DC I OH = 8mA V CCIO = 3V V CCIO 0.4V - V I OH = 0.1mA V CCIO = 3V V CCIO 0.2V - V I OH = 4mA V CCIO = 3V V CCIO 0.4V - V I OH = 0.1mA V CCIO = 3V V CCIO 0.2V - V I OL = 8mA V CCIO = 3V V I OL = 0.1mA V CCIO = 3V V I OL = 4mA V CCIO = 3V V I OL = 0.1mA V CCIO = 3V V V CCIO V V IH High V CCIO (1) V V IL Low V V OH V OL High High Q High High Q I OH = 8mA V CCIO = 2.3V V CCIO 0.4V - V I OH = 0.1mA V CCIO = 2.3V V CCIO 0.2V - V I OH = 4mA V CCIO = 2.3V V CCIO 0.4V - V I OH = 0.1mA V CCIO = 2.3V V CCIO 0.2V - V I OL = 8mA V CCIO = 2.3V V I OL = 0.1mA V CCIO = 2.3V V I OL = 4mA V CCIO = 2.3V V I OL = 0.1mA V CCIO = 2.3V V 1. V IH LVCMOS25 JEDEC Coolunner-II 3.9V 4 japan.xilinx.com DS555 (v1.1)
5 XA2C256 Coolunner-II CPLD LVCMOS 1.8V DC V CCIO V V IH High x V CCIO V CCIO (1) V V IL Low x V CCIO V V OH V OL High High Q High High Q I OH = 8mA V CCIO = 1.7V V CCIO V I OH = 0.1mA V CCIO = 1.7V V CCIO V I OH = 4mA V CCIO = 1.7V V CCIO V I OH = 0.1mA V CCIO = 1.7V V CCIO V I OL = 8mA V CCIO = 1.7V V I OL = 0.1mA V CCIO = 1.7V V I OL = 4mA V CCIO = 1.7V V I OL = 0.1mA V CCIO = 1.7V V 1. V IH LVCMOS18 JEDEC Coolunner-II 3.9V LVCMOS 1.5V DC (1) V CCIO V V T x V CCIO 0.8 x V CCIO V V T x V CCIO 0.5 x V CCIO V V OH V OL : High I OH = 8mA V CCIO = 1.4V V CCIO V I OH = 0.1mA V CCIO = 1.4V V CCIO V High Q I OH = 4mA V CCIO = 1.4V V CCIO V High I OH = 0.1mA V CCIO = 1.4V V CCIO V I OL = 8mA V CCIO = 1.4V V I OL = 0.1mA V CCIO = 1.4V V High Q I OL = 4mA V CCIO = 1.4V V V I OL = 0.1mA V CCIO = 1.4V V DS555 (v1.1) japan.xilinx.com 5
6 XA2C256 Coolunner-II CPLD DC V CCIO V V T x V CCIO 0.8 x V CCIO V V T x V CCIO 0.5 x V CCIO V AC -7-8 T PD1 (1 P-term) ns T PD2 (O ) ns T SUD ns T SU1 (1 P-term) ns T SU2 (O ) ns T HD ns T H P-term ns T CO Clock-to-Output ns F (1) TOGGLE MHz F (2) SYSTEM MHz F (2) SYSTEM MHz F (3) EXT MHz F (3) EXT MHz T PSUD P-term ns T PSU1 P-term (PTC) (1 P-term) ns T PSU2 P-term (O ) ns T PHD P-term ns T PH P-term ns T PCO P-term Clock-to-Output ns T OE /T OD OE / ns T POE /T POD P-term OE / ns T MOE /T MOD OE / ns T PAO P-term / ns T AO / ns T SUEC ns T HEC ns 6 japan.xilinx.com DS555 (v1.1)
7 XA2C256 Coolunner-II CPLD -7-8 T CW High Low ns T PCW P-term High Low ns T APPW / (High Low) ns T DGSU DataGATE ns T DGH DataGATE ns T DG DataGATE ns T DGW DataGATE Low ns T CDSU GCLK2 CDST ns T CDH GCLK2 CDST ns T CONFIG (4) µs : 1. F TOGGLE T Coolunner-II CPLD 2. F SYSTEM1 (1/T CYCLE ) F SYSTEM2 O 3. F EXT1 (1/T SU1 +T CO ) 1 F EXT2 O 4. T CONFIG 7.7mA DS555 (v1.1) japan.xilinx.com 7
8 XA2C256 Coolunner-II CPLD ( (1) -7-8 T IN ns T DIN ns T GCK ns T GS / ns T GTS ns T OUT ns T EN / ns T CT ns T LOGI1 1 P-term ns T LOGI2 P-term ns T PDI ns T LDI ( ) ns T SUI ns T HI ns T ECSU ns T ECHO ns T COI ns T AOI / ns T F ns T OEM OE ns (1.5V CMOS ) T HYS ns T OUT ns T SLEW ns (1.8V CMOS ) T HYS ns T OUT ns T SLEW ns 8 japan.xilinx.com DS555 (v1.1)
9 XA2C256 Coolunner-II CPLD ( ) -7-8 (1) (2.5V CMOS ) T IN ns T HYS ns T OUT ns T SLEW ns (3.3V CMOS ) T IN ns T HYS ns T OUT ns T SLEW ns : ns / AC 3 : AC 2 : T PD DS555 (v1.1) japan.xilinx.com 9
10 XA2C256 Coolunner-II CPLD V 50 IO (Output Current ma) V 2.5V Iol 1.5V VO (Output Volts) XC256_VoIo_all_ : XA2C256 I/V 10 japan.xilinx.com DS555 (v1.1)
11 XA2C256 Coolunner-II CPLD 11 VQG100 TQG (GS) (GTS2) (GTS3) (GTS0) (GTS1) ( ) VQG100 TQG DS555 (v1.1) japan.xilinx.com 11
12 XA2C256 Coolunner-II CPLD ( ) VQG100 TQG (GCK1) (GCK0) (CDST) (GCK2) (DGE) ( ) VQG100 TQG japan.xilinx.com DS555 (v1.1)
13 XA2C256 Coolunner-II CPLD ( ) VQG100 TQG ( ) VQG100 TQG DS555 (v1.1) japan.xilinx.com 13
14 XA2C256 Coolunner-II CPLD ( ) VQG100 TQG ( ) VQG100 TQG japan.xilinx.com DS555 (v1.1)
15 XA2C256 Coolunner-II CPLD ( ) VQG100 TQG : 1. GTS = GS = / GCK = CDST = DGE = DataGATE 2. GTS GS GCK XA2C256 JTAG / VQG100 TQG144 TCK TDI TDO TMS V CCAUX (JTAG ) 5 8 (V CC ) (V CCIO1 ) (V CCIO2 ) / θ JA (C/W) θ JA (C/W) (I) (1) (Q) XA2C256-7VQG100I 0.5mm VQFP (Very Thin Quad Flat Package) XA2C256-8VQG100Q 0.5mm VQFP (Very Thin Quad Flat Package) 14mm x 14mm 80 I 14mm x 14mm 80 Q DS555 (v1.1) japan.xilinx.com 15
16 XA2C256 Coolunner-II CPLD XA2C256-7TQG144I 0.5mm TQFP (Thin Quad Flat Package) XA2C256-8TQG144Q 0.5mm TQFP (Thin Quad Flat Package) : / θ JA (C/W) θ JA (C/W) (I) (1) (Q) 20mm x 20mm 118 I 20mm x 20mm 118 Q 1. I = (T A = 40 C +85 C) Q = (T A = -40 C +105 C T J = +125 C) 5 : 16 japan.xilinx.com DS555 (v1.1)
17 XA2C256 Coolunner-II CPLD GND (3) VCCIO2 VCCIO2 GND TDO (1) (1) (1) (1) VAUX VCCIO1 GND (2) (2) (4) GND VQG100 Top View GND GND GND VCC VCCIO1 VCC (2) (5) GND VCCIO1 TDI TMS TCK : VQG100 VQFP (Very Thin Quad Flat Pack) (1) - Global Output Enable (2) - Global Clock (3) - Global Set/eset (4) - Clock Divide eset (5) - Data Gate DS555 (v1.1) japan.xilinx.com 17
18 XA2C256 Coolunner-II CPLD 7 : TQ144 TQFP (Thin Quad Flat Pack) Coolunner-II 1. Coolunner-II V CC 1ms mA I CC CPLD C GND ( ) 3. V CC /V CCIO 4. LED CPLD N LED V CC 18 japan.xilinx.com DS555 (v1.1)
19 XA2C256 Coolunner-II CPLD 5. Coolunner II CPLD 6. V CCIO a. V CCIO b. c. 7. CPLD CPLD 8. CPLD CPLD 3 9. TMS TCK TDI TDO JTAG IEEE CPLD TDI TMS TCK 10. CPLD CPLD V CC GND 11. V CC V CCIO GND 0.01µF 0.1µF 12. Coolunner-II CPLD (LVCMOS33 LVCMOS18 ) 1. (1 ) 2. PCB JTAG JTAG PCB PCB INTEST ( ) 3. Coolunner-II CPLD V CCI ( V CC ) V CCIO (*.tim) 6. ABEL Verilog VHDL 7. CPLD 8. ( ) 9. SSO ( ) CPLD 10. / Automotive Warranty Disclaimer THIS WAANTY DOES NOT EXTEND TO ANY IMPLEMENTATION IN AN APPLICATION O ENVIONMENT THAT IS NOT CONTAINED WITHIN XILINX SPECIFICATIONS. PODUCTS AE NOT DESIGNED TO BE FAIL-SAFE AND AE NOT WAANTED FO USE IN THE DEPLOYMENT OF AIBAGS. FUTHE, PODUCTS AE NOT WAANTED FO USE IN APPLICATIONS THAT AFFECT CONTOL OF THE VEHICLE UNLESS THEE IS A FAIL-SAFE O EDUNDANCY FEATUE AND ALSO A WANING SIGNAL TO THE OPEATO OF THE VEHICLE UPON FAILUE. USE OF PODUCTS IN SUCH DS555 (v1.1) japan.xilinx.com 19
20 XA2C256 Coolunner-II CPLD APPLICATIONS IS FULLY AT THE ISK OF CUSTOME SUBJECT TO APPLICABLE LAWS AND EGULATIONS GOVENING LIMITATIONS ON PODUCT LIABILITY. Coolnner-II XAPP784 : CPLD XAPP375 : Coolunner-II XAPP376 : Coolunner-II XAPP378: Coolunner-II XAPP382 : Coolunner-II XAPP389 : Coolunner-II CPLD XAPP399 : Coolunner-II VEF Coolunner-II 2006/10/ /05/ V IH 3.3V 2.5V 1.8V LVCMOS 20 japan.xilinx.com DS555 (v1.1)
XC9500 ISP CPLD JTAG Port 3 JTAG Controller In-System Programming Controller 8 36 Function Block Macrocells to 8 /GCK /GSR /GTS 3 2 or 4 Blocks FastCO
- 5ns - f CNT 25MHz - 800~6,400 36~288 5V ISP - 0,000 / - / 36V8-90 8 - IEEE 49. JTAG 24mA 3.3V 5V PCI -5-7 -0 CMOS 5V FastFLASH XC9500 XC9500CPLD 0,000 / IEEE49. JTAG XC9500 36 288 800 6,400 2 XC9500
HN58V256Aシリーズ/HN58V257Aシリーズ データシート
HN58V256A HN58V257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58V257A) RJJ03C0132-0600 Rev. 6.00 2007. 05. 24 HN58V256A HN58V257A 32768 8 EEPROM ROM MNOS CMOS 64 3V 2.7 5.5V 120ns (max)
HN58C256A シリーズ/HN58C257A シリーズ データシート
HN58C256A HN58C257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58C257A) RJJ03C0133-0600Z Rev. 6.00 2006. 10. 26 HN58C256A HN58C257A 32768 8 EEPROM ROM MNOS CMOS 64 5V±10% 85ns/100ns (max)
Xilinx XAPP485 Spartan-3E FPGA における最大レート 666Mbps でのデシリアライズ、アプリケーション ノート
XAPP485 (v1.1) 2006 11 10 R : Spartan-3E FPGA Spartan-3E FPGA 666Mbps 1:7 : Nick Sawyer (v1.1) Spartan -3E 666 / (Mbps) 1:7 Spartan-3E 4 5 666Mbps 1/7 Spartan-3E FPGA DCM ( ) DFS ( ) 3.5 DDR ( ) 1:7 DDR
LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ
µ µ LT1398/LT1399 V IN A R G 00Ω CHANNEL A SELECT EN A R F 3Ω B C 97.6Ω CABLE V IN B R G 00Ω EN B R F 3Ω 97.6Ω V OUT OUTPUT (00mV/DIV) EN C V IN C 97.6Ω R G 00Ω R F 3Ω 1399 TA01 R F = R G = 30Ω f = 30MHz
Cyclone IIIデバイスのI/O機能
7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III
R1RW0408D シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
MAX IIデバイスのIEEE （JTAG）バウンダリ・スキャン・テスト
3. MAX II IEEE 49. JTAG MII54-.6 PCB PCB Bed-of-nails PCB 98 Joint Test Action Group JTAG IEEE Std. 49. BST PCB BST 3 3. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin Signal Serial Data Out Core
R1RW0416DI シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
R1EV5801MBシリーズ データシート
1M EEPROM (128-kword 8-bit) Ready/Busy and function R10DS0209JJ0100 Rev.1.00 131072 8 EEPROM ROM MONOS CMOS 128 2.7V 5.5V 150ns (max) @ Vcc=4.5V 5.5V 250ns(max) @ Vcc=2.7V 5.5V 20mW/MHz (typ) 110µW (max)
ECP2/ECP2M ユーザーズガイド
Lattice MachXO Lattice Lattice MachXO_design_guide_rev2.2.ppt Page: 2 1. MachXO 1-1. 1-2. PLL 1-3. JTAG 1-4. 2. MachXO I/O Bank I/O 2-1. I/O BANK 2-2. I/O I/F 2-3. I/F 2-4 I/F 2-5. 2-6. LVDS I/F 2-7. I/F
LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifi(jp)
LMV851,LMV852,LMV854 LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifiers Literature Number: JAJSAM3 LMV851/LMV852/LMV854 8MHz CMOS EMI LMV851/LMV852/LMV854 CMOS IC 40 125 LMV851/
R1LV0416Dシリーズ データシート
Wide Temperature Range Version 4M SRAM (256-kword 16-bit) RJJ03C0237-0100 Rev. 1.00 2007.05.24 262,144 16 4M RAM TFT 44 TSOP II 48 CSP 0.75mm 3.0V 2.7V 3.6V 55/70ns max 3µW typ V CC =3.0V 2CS 40 +85 C
R1LV1616H-I シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
untitled
COPAL ELECTRONICS 32 (DP) DP INC 2 3 3 RH RL RWB 32 C S U/D INC U/D CS 2 2 DP7114 32 SOIC CMOS 2.5 V - 6.0 V / 10 kω 50 kω 100 kω TSSOP MSOP /BFR INC / U/D RH RoHS GND RWB RL CS VCC 2017 6 15 1 : R = 2
DS90LV V or 5V LVDS Driver/Receiver (jp)
DS90LV019 DS90LV019 3.3V or 5V LVDS Driver/Receiver Literature Number: JAJS563 DS90LV019 LVDS 1 / DS90LV019 Low Voltage Differential Signaling (LVDS) 1 CMOS / DS90LV019 EIA-644 IEEE1596.3 (SCI LVDS) 2
DS
FUJITSU SEMICONDUCTOR DATA SHEET DS4 272 1 ASSP (AC / DC ) BIPOLAR, IC,, 2 ma, 5 V SOP 16 1 AC/DC Copyright 1986-211 FUJITSU SEMICONDUCTOR LIMITED All rights reserved 211.5 (TOP VIEW) IN1 1 16 IN2 IN1
R1RP0416D シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
DS90LV047A
3V LVDS 4 CMOS 4 CMOS Low Voltage Differential Signaling (LVDS) 400Mbps (200MHz) TLL/CMOS 350mV TRI-STATE 13mW ( ) PCB ENABLE ENABLE* AND TRI- STATE 4 DS90LV04 A (DS90LV048A ) ECL 1 1 Dual-In-Line 3V LVDS
RNA52A10MM データシート
RNAA0MM Dual CMOS system RESET IC R0DS009JJ000 (Previous code: RJJ0D0-000) Rev..00 0..9 RNAA0MM. CMOS. μa (typ) H MΩ o CMOS. ± 0 m % typ.. μa typ. CR MMPAK- 0 C ( ) RNAA0MMEL MMPAK- PLSP000JC-A MM EL (,000
LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ
Dual High Speed, Low Power, Low Distortion, Voltage Feedback Amplifiers Literature Number: JAJS854 100MHz 3000V/ s 50mA 2.3mA/ 15V ADSL 5V VIP III (Vertically Integrated PNP) LM6171 Dual High Speed, Low
DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ
3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic
2014.3.10 @stu.hirosaki-u.ac.jp 1 1 1.1 2 3 ( 1) x ( ) 0 1 ( 2)NOT 0 NOT 1 1 NOT 0 ( 3)AND 1 AND 1 3 AND 0 ( 4)OR 0 OR 0 3 OR 1 0 1 x NOT x x AND x x OR x + 1 1 0 x x 1 x 0 x 0 x 1 1.2 n ( ) 1 ( ) n x
M51995AP/AFP データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 21 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
HD74HCT564, HD74HCT574
ご注意 安全設計に関するお願い 1. 弊社は品質 信頼性の向上に努めておりますが 半導体製品は故障が発生したり 誤動作する場合があります 弊社の半導体製品の故障又は誤動作によって結果として 人身事故 火災事故 社会的損害などを生じさせないような安全性を考慮した冗長設計 延焼対策設計 誤動作防止設計などの安全設計に十分ご留意ください 本資料ご利用に際しての留意事項 1. 本資料は お客様が用途に応じた適切なルネサステクノロジ製品をご購入いただくための参考資料であり
ADC121S Bit, ksps, Diff Input, Micro Pwr Sampling ADC (jp)
ADC121S625 ADC121S625 12-Bit, 50 ksps to 200 ksps, Differential Input, Micro Power Sampling A/D Converter Literature Number: JAJSAB8 ADC121S625 12 50kSPS 200kSPS A/D ADC121S625 50kSPS 200kSPS 12 A/D 500mV
コンフィギュレーション & テスト
SIIGX51005-1.0 5. & IEEE Std. 1149.1 (JTAG) Stratix II GX IEEE Std. 1149.1 JTAG BST JTAG Stratix II GX Quartus II Jam (.jam) Jam Byte-Code (.jbc) JTAG Stratix II GX JTAG BST IOE I/O JTAG CONFIG_IO I/O
MSM514400E/EL
1 1,08,576-Word x -BiYNAMIC RAM : 2001 1 CMOS 1,08,576 2 CMOS 26/20 SOJ 26/20 TSOP L!"1,08,576!"5V 10%!" : TTL!" : TTL!" : 1,02 16ms 1,02 128ms L-!"!"CAS RAS RAS!"!" : 26/20 300mil SOJ (SOJ26/20-P-300-1.27)
AN6591FJM
IC AN6591FJM PHS, PLL IC AN6591FJMPHSIF PLL IC QFN (Quad flat non-leaded PKG) (0.63) 34 44 R0.30 6.20±0.10 (6.00) 33 23 1 11 (0.63) 22 12 3-C 0.50 (6.00) 6.20±0.10 0.20±0.10 0.80 max Unit : mm, PLL,, APC
The Intelligent Technology Company ALTERA CPLD/FPGA ELS5004_S000_10 2006 4 ALTERA CPLD/FPGA...3...3 - Absolute Maximum Ratings...3 - Recommended Operating Conditions...4 - DCDC Operating Conditions...4
IEEE (JTAG) Boundary-Scan Testing for Stratix II & Stratix II GX Devices
4. Stratix II Stratix II GX IEEE 49. (JTAG) SII529-3. PCB PCB Bed-of-nails PCB 98 Joint Test Action Group (JTAG) IEEE Std. 49. (BST) PCB BST 4-4-. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin
pc910l0nsz_j
PC90L0NSZ0F PC90L0NSZ0F µ µ µ PC90L PC90L Date Sep.. 00 SHARP Corporation 7 NC Anode Cathode NC 7 GND V O (Open collector) V E (Enable) V CC H H L L H H H L H L L H L: (0) H: () PC90L0NSZ0F PC90L0YSZ0F
LMC7101/101Q Tiny Low Pwr Op Amp w/Rail-to-Rail Input and Output (jp)
,Q /Q Tiny Low Power Operational Amplifier with Rail-to-Rail Input and Output Literature Number: JAJS809 CMOS SOT23-5 CMOS LMC6482/6484 PHS (PDA) PCMCIA 5-Pin SOT23 CMOS 19940216 33020 23900 11800 2006
M54640P データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 200 年 4 月 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
untitled
: SOU1AP2011003 2011/12/25 & Copyright 2010, Toshiba Corporation. : SOU1AP2011003 1. 2.CMOS 3.CMOS 4.CMOS 5.CMOS 6. 2 : SOU1AP2011003 3 : SOU1AP2011003 NAND,OR,, IC 1A 1 1B 2 14 13 V CC 4B 1Y 2A 2B 3 4
LatticeXP ファミリ・データシート
MachXO DS1002 Version 02.5, Feb. 2007 MachXO ( ) SRAM SRAM MPU JTAG TransFR TM (TFR) 256 2280 LUT4 FF 73 271 I/O /RoHS MachXO EBR 27.6Kbits sysmem TM RAM(EBR) 7.5Kbit FIFO sysio LVCMOS 3.3/2.5/1.8/1.5/1.2
Stratix IIデバイス・ハンドブック Volume 1
3. & SII51003-4.0 IEEE Std. 1149.1 JTAG Stratix II IEEE Std. 1149.1 JTAG BST JTAG Stratix II Quartus II Jam.jam Jam Byte-Code.jbc JTAG Stratix II JTAG BST IOE I/O JTAG CONFIG_IO I/O Stratix II JTAG Stratix
ANJ_1092A
Application Note SBAA066 ± ± ± ± µ ± ± ± ± 24 Bits 20/24MSB 2 s f S 768 khz 25 MHz (1) V IH 2.0 5.0 V (1) V IL 0 0.8 V (2) V IH 3.0 0 V (2) V IL 5.0 4.2 V (1) I IH V IH = V DD ±10 µa (1) I IL V IL = 0V
RNA51xxシリーズ データシート
RNxx CMOS system RESET IC R0DS0090JJ000 Rev..00 0.0.0 RNxx. V,.6 V,.7 V,.8 V,.9 V,.0 V,. V,. V,. V,.6 V,.0 V, ±% CMOS, (0.7 μ),, ( MΩ) (RNxx) CMOS (RNBxx). V,.6 V,.7 V,.8 V,.9 V,.0 V,. V,. V,. V,.6 V,.0
USB-Blasterダウンロード・ケーブル・ユーザガイド
USB-Blaster 101 Innovation Drive San Jose, CA 95134 www.altera.com 2.3 2007 5 UG-USB81204-2.3 P25-10325-03 Copyright 2007 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company,
Arria GXデバイスのIEEE (JTAG)バウンダリ・スキャン・テスト
3. Arria GX IEEE 49. (JTAG) AGX523-. PCB PCB Bed-of-nails PCB 98 Joint Test Action Group (JTAG) IEEE Std. 49. (BST) PCB BST 3 3. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin Signal Serial Data
uPC2711TB,uPC2712TB DS
5 VIC Bipolar Analog Integrated Circuits µpc2711tb, µpc2712tbbsic 20122915 µpc2711tb, µpc2712tb µpc2711t, µpc2712t NESAT TM ft = 20 GHz IC fu = 2.9 GHz TYP.µPC2711TB fu = 2.6 GHz TYP.µPC2712TB GP = 13
MSM51V18165F
1 電子デバイス MSM51V1165F 1,04,576-Word 16-Bit DYNAMIC RAM : EDO 機能付き高速ページモード 2000 10 MSM51V1165F CMOS 1,04,576 16 4 2 CMOS 42 SOJ 50/44 TSOP 1,04,576 16 3.3V 0.3V LVTTL LVTTL 1024 /16ms EDO!"# $"# $"# 42 400mil
デザインパフォーマンス向上のためのHDLコーディング法
WP231 (1.1) 2006 1 6 HDL FPGA TL TL 100MHz 400MHz HDL FPGA FPGA 2005 2006 Xilinx, Inc. All rights reserved. XILINX, the Xilinx logo, and other designated brands included herein are trademarks of Xilinx,
LP3470 Tiny Power On Reset Circuit (jp)
Tiny Power On Reset Circuit Literature Number: JAJS547 IC ( C) CMOS IC 2.63V 2.93V 3.08V 3.65V 4.00V 4.38V 4.63V 6 (V RTH ) 2.4V 5.0V V CC (L ow ) ( ) V CC ( ) IC SOT23-5 1 : 2.63V 2.93V 3.08V 3.65V 4.00V
AN8032
IC,,,, 1 IC,,,,, MOSFET, MOSFET,,, TH 2.5 V V REF 23.3±0.3 U.V.L.O. comp. 6.0±0.3 1/8 V 9 6 2.4±0.25 9 8 7 6 5 4 3 2 1 0.3 +0.1 0.05 3.3±0.25 0.5±0.1 2.54 1.5±0.25 1.5±0.25 SIP009-P-0000C V CC Unit : mm
LM358
LM358 2 DC LM358 5V DC 15V DC micro SMD (8 micro SMD) LM358 LM2904 LM258 LM158 20000801 19870224 33020 23900 11800 2002 3 ds007787 Converted to nat2000 DTD added avo -23 to the first page Edited for 2001
AD5302/AD5312/AD5322: 2.5 ～ 5.5 V 電源、230 μA 消費電流、デュアル、レール to レール電圧出力の 8 ／ 10 ／ 12 ビット D/A コンバータ
2.5 5.5V 23µA to8/1/12 D/A AD532 18DAC 2 A 1LSB INL B.5LSB INL AD5312 11DAC 2 A 4LSB INL B 2LSB INL AD5322 112DAC 2 A 16LSB INL B 8LSB INL 1MSOP 3µA@5V 2nA@5V 5nA@3V 2.5 5.5V V REF V LDAC DAC to 1MSOP
DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp)
1.5 Gbps 4x4 LVDS Crosspoint Switch Literature Number: JAJS984 1.5Gbps 4 4 LVDS 4 4 (LVDS) ( ) 4 4:1 4 1 MODE 4 42.5Gb/s LVDS 20010301 33020 23900 11800 ds200287 2007 12 Removed preliminary. Removed old
LM837 Low Noise Quad Operational Amplifier (jp)
Low Noise Quad Operational Amplifier Literature Number: JAJSBB7 600 Low Noise Quad Operational Amplifier 2000 8 Converted to nat2000 DTD ds009047tl/h/9047 33020 19860602 10 V/ s ( ); 8 V/ s ( ) 25 MHz
General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 324 V LM LMV321( )/LMV358( )/LMV324( ) General Purpose, Low Voltage, Rail-to-
General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 324 V LM LMV321( )/LMV358( )/LMV324( ) General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 358 LMV358/324 LM358/324
SH7670グループ Hi-Speed USB 2.0 基板設計ガイドライン アプリケーションノート
SH7670 Hi-Speed USB 2.0 R01AN0700JJ0100 Rev.1.00 Hi-Speed USB 2.0 LSI SH7670/SH7671/SH7672/SH7673 SH767x USB 1.... 2 2. USB... 3 3.... 5 4.... 7 5. VBUS... 9 6. REFRIN... 10 7. EMI/ESD... 11 8.... 12 R01AN0700JJ0100
LTC 自己給電絶縁型コンパレータ
AC 120V TECCOR 4008L4 OR EUIVALENT NEUTRAL 2N2222 HEATER 25Ω 150Ω 1k 1N4004 2.5k 5W 5.6V R1 680k 390Ω 100µF LE 47k C1 0.01µF ZC ZC COMPARISON > R = R O e B (1/T 1/T O ) B = 3807 1µF THERM 30k YSI 44008
LatticeXP ファミリ・データシート
MachXO DS1002 Version 02.8, June 2009 DISCLAIMER Translation of Lattice materials into languages other than English is intended as a convenience for our non-english reading customers. Although we attempt
LM5021 AC-DC Current Mode PWM Controller (jp)
LM5021 LM5021 AC-DC Current Mode PWM Controller Literature Number: JAJSAC6 LM5021 AC-DC PWM LM5021 (PWM) LM5021 (25 A) 1 ( ENERGY STAR CECP ) Hiccup (Hiccup ) 8 LM5021 100ns 1MHz AC-DC PWM 5021 LM Steve
original: 2011/11/5 revised: 2012/10/30, 2013/12/ : 2 V i V t2 V o V L V H V i V i V t1 V o V H V L V t1 V t2 1 Q 1 1 Q
original: 2011/11/5 revised: 2012/10/30, 2013/12/2 1 1 1: 2 V i V t2 V o V L V H V i V i V t1 V o V H V L V t1 V t2 1 Q 1 1 Q 2 2 1 2 1 c 2013 2 2: V i Q 1 I C1 V C1 V B2 I E V E V E Q 1 Q 1 Q 2 Q 2 Q
LM2831 高周波数動作 1.5A 負荷 降圧型DC/DCレギュレータ
High Frequency 1.5A Load - Step-Down DC-DC Regulator Literature Number: JAJSAH7 1.5A DC/DC 5 SOT23 6 LLP PWM DC/DC DC/DC PCB 0.5 m BiCMOS 1.5A 130m PMOS 30ns 3V 5.5V 0.6V 550 khz 1.6MHz 3.0MHz 93% 30nA
AD8515: 1.8 V 低電力 CMOS レール to レール入力／出力オペアンプ
REV. REVISION 15-6891 1-16-1 3 542 82 532-3 3-5-36 MT 2 6 635 6868 AD8515 1.8V CMOS to 1.8 5V 6mV SOT23 2.7V/µs 5MH to 2pA 1.8V 45µA PCMCIA PDA AD8515 1.8Vto SOT23-5L AD8515 5MHz 1.8V1mV to 2.7V/µs ASIC
M51132L/FP データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 年 4 月 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
LM7171 高速、高出力電流、電圧帰還型オペアンプ
Very High Speed, High Output Current, Voltage Feedback Amplifier Literature Number: JAJS842 2 1 6.5mA 4100V/ s 200MHz HDSL 100mA 15V S/N ADC/DAC SFDR THD 5V VIP III (Vertically integrated PNP) 19850223
ICS-01B-◇◇◇
ICS-02B-812 255 ... 4 Abstract... 4 1... 5 1.1... 5 1.2... 6 1.3... 7 2... 8 2.1... 8 2.2... 10 2.3...11 2.4... 13 2.5 2... 14 3... 16 3.1... 16 3.2... 17 4 2... 20 4.1... 20 4.2... 24 4.3... 27 4.4...
Dolphin 6110 Quick Start Guide
Dolphin TM 6110 モバイルコンピュータ クイックスタートガイド Dolphin 6110 モバイルコンピュータ ªªªªª v t ª ª ªªª v Dolphin 6110 ªª ª ªªªªªª ( ) ª ª ªªªªª ªªª (3.7 V ªª ª ª ) AC «KSAS0100500200D5 :100-240V AC 50/60Hz 0.4 A : 5 V DC 2.0
NJW4124 IC ( ) NJW4124 AC-DC 1cell/2cell IC / 1 NJW4124M / Bi-CMOS NJW4124M : DMP20 P-CHG 1 20 Q-CHG NFB 2 19 CS1 TX-SW 3 18 CS2 GND 4 17 VS PC 5 16 V
IC ( ) AC-DC 1cell/2cell IC / 1 M / Bi-CMOS M : DMP20 P-CHG 1 20 Q-CHG NFB 2 19 CS1 TX-SW 3 18 CS2 GND 4 17 VS PC 5 16 VREF ADP 6 15 V + 7 14 TDET 8 13 TH C1 9 12 TL C2 10 11 CHG-SW M - 1 - (Ta=25 C) V
AD5933: 1 MSPS、12 ビット・インピーダンス・コンバータネットワーク・アナライザ
1MSPS 12 AD5933 1kHzto I 2 C 27.1Hz 1Ω 1MΩ 2.5 2.7 5.5V 4125 16SSOP AD5933 1MSPS 12A/D ADC ADC DSPDFT DFTR I 2 1. Tan 1 (I/R) AD5934 2 2 R + I 2.7 5.5V 25kSPS 12 16SSOP MCLK AVDD DVDD DAC R OUT VOUT SCL
XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices
XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2
PS2701-1, PS2701-2, PS DS
Photocoupler SOP NEPOC PS2701-1, PS2701-2, PS2701-4 GaAs LED IC BV = 3 7 Vr.m.s. SOP tr = 3 µs TYP., tf = 5 µs TYP. 1 PS2701-1-E3, E4, F3, F4 UL No. E72422 (S) VDE0884 IC PS2701-1 4 SOP PS2701-2 8 SOP
LB IC Semiconductor Components Industries, LLC, 2013 August, 2013
http://onsemi.jp IC Semiconductor Components Industries, LLC, 2013 August, 2013 Δ Δ Δ μ μ μ Δ μ Δ μ μ μ μ μ μ μ μ μ Δ Δ μ μ μ μ μ μ μ μ μ μ μ 36 19 0.5 5.6 7.6 1 0.3 18 0.2 15.0 1.5 1.7max (0.7) 0.8 0.1
論理設計の基礎
. ( ) IC (Programmable Logic Device, PLD) VHDL 2. IC PLD 2.. PLD PLD PLD SIC PLD PLD CPLD(Complex PLD) FPG(Field Programmable Gate rray) 2.2. PLD PLD PLD I/O I/O : PLD D PLD Cp D / Q 3. VHDL 3.. HDL (Hardware
16-Bit, Serial Input Multiplying Digital-to-Analog Converter (Rev. B
DAC8811 www.tij.co.jp ± ± µ ± µ ± V REF CS Power-On Reset DAC8811 D/A Converter 16 DAC Register 16 R FB I OUT CLK SDI Shift Register GND DAC8811C ±1 ±1 MSOP-8 (DGK) 4to 85 D11 DAC8811ICDGKT DAC8811C ±1
AN 74: アルテラ・デバイスの消費電力評価方法
AN 74: Evaluating Power for Altera Devices 1998 1 ver.2 Application Note 74 P EST = P INT + P IO P INT = I CCINT V CCINT P IO = P ACOUT + P DCOUT P EST = (I CCINT V CCINT ) + (P ACOUT + P DCOUT ) Altera
MAX9471/2 DS.J
19-0524; Rev 0; 5/06 * * ± PART TEMP RANGE PIN- PACKAGE TOP VIEW X2 X1 FSO/SCL FS1/SDA 16 17 18 19 20 + PD FS2 15 14 1 TUNE 2 13 VDD 12 VDD 11 GND MAX9471 VDDA 3 AGND 4 GND 5 CLK1 TQFN (5mm x 5mm) 10 9
DS-30
NPD4633-00 JA ...6... 6... 6... 6... 6... 7... 7... 7... 7... 8... 8...9...10...11...11...13 Document Capture Pro Windows...13 EPSON Scan Mac OS X...14 SharePoint Windows...16 Windows...16...17 Document
TC74LCX245F/FT/FK
東芝 CMOS デジタル集積回路シリコンモノリシック TC74LCX245F/FT/FK TC74LCX245F,TC74LCX245FT,TC74LCX245FK Low Voltage Octal Bus Transceiver with 5 V Tolerant Inputs and Outputs TC74LCX245 は 低電圧 (3.3 V) 駆動の CMOS 8 ビット双方向バランストランシーバです
untitled
88 25 11 6 6 59/61/116 JIS C 9335-1201X IEC 60335-1 5 1 a) IEC b) 6.1 0 0I 0 150 V c) 7.3 IEC () 50 Hz 60 Hz IEC d) I 7.12 I 0I I 0I I 0I 1 e) 0I 7.12.5 0I f) 7.16 g) 8.1.1 IEC IEC JIS h) PTC 10.1 PTC
DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用
WP-01034-1.0/JP DLL (PVT compensation) 90 PLL PVT compensated FPGA fabric 90 Stratix III I/O block Read Dynamic OC T FPGA Write Memory Run Time Configurable Run Time Configurable Set at Compile dq0 dq1
10 12 13 16 17 26 26 31 32 33 33 35 37 38 39 42 43 44 2 15 5 15 57 17 16 4 16 4 2 JA 16 7 1 10 22 11 9 12 6 12 2 12 24 17 1 6 JA 3 4 5 16 7 1 6 ( ) ( ) 15 ( ) ( ) ( ) ( ) ( ) 16 3 35 37 1 93 223 ( ) 218
DS04-21361-4
Cypress () FUJITSU SEMICONDUCTOR DATA SHEET DS4 236 4 ASSPDTS Bi-CMOS PLL (. GHz PLL) MB5F7SL MB5F7SL,, MHz 2 PLL (Phase Locked Loop) LSI Bi CMOS, 5 ma (VCC 2.7 V), VCC 2.4 V,.5 ma, 6 ma 2, MB5F7SL,, MHz
NJ-XS10J This appliance is designed for use in Japan only and can not be used in any other country. No servicing is available outside of Japan. a a a a a ba a a a a a a a a 1 2 1 2 3 4 1 2 3 3 4 1
Microsoft Word - TC74HCT245AP_AF_J_P8_060201_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HCT245AP,TC74HCT245AF Octal Bus Transceiver TC74HCT245A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 回路入り双方向性バスバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レべルですので TTL レベルのバスに直結可能です
MO 2 E 2 POM -248/16 ev. 1.3_2 L D WP V GND 2* D IN LOD / W D OU OMP LOD 3 Min. yp. Max. V IN Y V IH V = V V = V V IL V = V 2 V =
ev. 1.3_2 MO 2 E 2 POM -248/16 8-Pin DIP ( DP8-DP8-E) 8-Pin OP ( FJ8-DFJ8-E) :µ Max. (V =5.5 V) :.8 m Max. (V =5.5 V, f=4khz).4 m Max. (V =4.5 V, f=1khz) :2.5 5.5 V :1.8 5.5 V 16 (-248, -2416) GN 1 2 8-Pin
R
R 2 3 4 5 7 6 9 8 11 10 # $ % & - *, ' ( # c $ c % c & ' ( c ) c * c +, c - + * ) 12 13 # $ % # $ % & ' ( ) & ' ( # c $ % c & ' c ( c # c $ c % c & c ' c ( c ) c 14 15 16 * 7 ( & 6 5 4 2 3 # $ % & * )
MSM51V18165F
OKI 2008 10 1 OKI OKI OKI 2008 10 1 OKI 193-8550 550-1 http://www.okisemi.com/jp/ OKI MSM51V18165F FJDD51V18165F-03 2005 6 3 1,048,576-Word 16-Bit DYNAMIC RAM : EDO MSM51V18165F CMOS 1,048,576 16 4 2 CMOS
pin-csp011.xls
CSP-011-130E(EPF10K130ERC240) ピン番号 デバイスピン名称 信号名 内容 処理 1 TCK TCK JTAG:TCK プルダウン / 内部使用 2 CONF_DONE CONF_DONE CONF_DONE プルアップ / 内部使用 3 nceo nceo CEO プルアップ / 内部使用 4 TDO TDO JTAG:TDO プルアップ / 内部使用 5 VCCINT
AN15880A
DATA SHEET 品種名 パッケージコード QFH064-P-1414H 発行年月 : 2008 年 12 月 1 目次 概要.. 3 特長.. 3 用途.. 3 外形.. 3 構造...... 3 応用回路例.. 4 ブロック図.... 5 端子.. 6 絶対最大定格.. 8 動作電源電圧範囲.. 8 電気的特性. 9 電気的特性 ( 設計参考値 )... 10 技術資料.. 11 入出力部の回路図および端子機能の
untitled
H Phase & Enable (UVLO) V DD =2.55.5V =3.08.0V Io=400mA I DD =200uA typ. (Mode Select) 2 Phase & Enable (ALL L ) STB L (UVLO) Alarm CMOS SSOP20-C3 - - (Ta=25 C) (Ta=25) - 2 - - 3 - - 4 - - 5 - OUTA IN2B
Plastic Package (Note 12) Note 1: ( ) Top View Order Number T or TF See NS Package Number TA11B for Staggered Lead Non-Isolated Package or TF11B for S
Overture 68W ( ) 0.1 (THD N) 20Hz 20kHz 4 68W 8 38W SPiKe (Self Peak Instantaneous Temperature ( Ke)) SOA (Safe Operating Area) SPiKe 2.0 V ( ) 92dB (min) SN 0.03 THD N IMD (SMTPE) 0.004 V CC 28V 4 68W
Power Calculator
1 4... 4... 4... 5 6... 6... 6 isplever... 6... 7... 8... 8... 8 (NCD)... 9 (.vcd)... 10... 11...11... 12 Power Summary... 16 Logic Block... 19 Clocks... 20 I/O... 20 I/O Term... 21 Block RAM... 22 DSP...
Microsoft, Windows Microsoft Corporation
Copyright 2000-2002 T&D Corporation. All rights reserved. 2002.07 16004194030 Microsoft, Windows Microsoft Corporation This Modem Logger is designed for use in Japan only and can not be used in any other
30-80 MHz 10Bit Bus LVDS Serial/Deserial w/ IEEE (JTAG) & at-speed B(jp)
SCAN921025,SCAN921226 SCAN921025 and SCAN921226 30-80 MHz 10 Bit Bus LVDS Serializer and Deserializer with IEEE 1149.1 (JTAG) and at-speed BIST Literature Number: JAJS977 SCAN921025/SCAN921226 30-80MHz
R1RP0416DIシリーズデータシート
Wide Temperature Version 4M High Speed SRAM (256-kword 16-bit) データシート RJJ03C0097-0201 Rev.2.01 概要 R1RP0416DI シリーズは 256k ワード 16 ビット構成の 4M ビット高速スタティック RAM です CMOS(6 トランジスタメモリセル ) プロセス技術を採用し, 高密度, 高性能, 低消費電力を実現しました
LMC6082 Precision CMOS Dual Operational Amplifier (jp)
Precision CMOS Dual Operational Amplifier Literature Number: JAJS760 CMOS & CMOS LMC6062 CMOS 19911126 33020 23900 11800 ds011297 Converted to nat2000 DTD Edited for 2001 Databook SGMLFIX:PR1.doc Fixed
a
IH NJ-KH10 NJ-KH18 This appliance is designed for use in Japan only and can not be used in any other country. No servicing is available outside of Japan. a 12 13 23 a 180150 170147 1011 10 21 124 1 0
MAX665S//X ABSOLUTE MAXIMUM ATINGS B4P to PKN (MAX665X) to 24 B3P to PKN (MAX665) to 8 B2P to PKN (MAX665S) to 2 BP to PKN, B2P to B
9-65; ev ; / µ µ MAX665S//X PAT MAX665SESA MAX665ESA MAX665XESA TEMP. ANGE -4 C to 85 C -4 C to 85 C -4 C to 85 C PIN- PACKAGE 8 SO 8 SO 8 SO CELL COUNT 2 3 4 TOP IEW () I.C. (B4P) 8 I.C. [B3P] B4P B3P
LMC6022 Low Power CMOS Dual Operational Amplifier (jp)
Low Power CMOS Dual Operational Amplifier Literature Number: JAJS754 CMOS CMOS (100k 5k ) 0.5mW CMOS CMOS LMC6024 100k 5k 120dB 2.5 V/ 40fA Low Power CMOS Dual Operational Amplifier 19910530 33020 23900
OPA134/2134/4134('98.03)
OPA OPA OPA OPA OPA OPA OPA OPA OPA TM µ Ω ± ± ± ± + OPA OPA OPA Offset Trim Offset Trim Out A V+ Out A Out D In +In V+ Output In A +In A A B Out B In B In A +In A A D In D +In D V NC V +In B V+ V +In
GT-X980
NPD5061-00 JA ...6...10...10...11...13...15...20...21...21...22 /...23 PDF...27 PDF...31 /...35...38...43...46 EPSON Scan...49...49...49...50 EPSON Scan...51...51...52...52...53 2 Windows...53 Mac OS X...53...53...53...54...56...56...58...59...60...60...61...62...63
非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ･ソリューション
LMH0340,LMH0341 Literature Number: JAJA432 SIGNAL PATH designer Tips, tricks, and techniques from the analog signal-path experts No. 113... 1-5...4... 7 1080p60 3Gbps SDI Mark Sauerwald, SDI Applications
untitled
13 Verilog HDL 16 CPU CPU IP 16 1023 2 reg[ msb: lsb] [ ]; reg [15:0] MEM [0:1023]; //16 1024 16 1 16 2 FF 1 address 8 64 `resetall `timescale 1ns/10ps module mem8(address, readdata,writedata, write, read);
Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC4011BP,TC4011BF,TC4011BFT TC4011BP/TC4011BF/TC4011BFT Quad 2 Input NAND Gate は 2 入力の正論理 NAND ゲートです これらのゲートの出力は すべてインバータによるバッファが付加されているため 入出力特性が改善され 負荷容量の増加による伝達時間の変動が最小限に抑えられます
S1F77330 シリーズテクニカルマニュアル Rev.2.1
シリーズテクニカルマニュアル Rev.2.1 本資料のご使用につきましては 次の点にご留意願います 本資料の内容については 予告無く変更することがあります 1. 本資料の一部 または全部を弊社に無断で転載 または 複製など他の目的に使用することは堅くお断りいたします 2. 本資料に掲載される応用回路 プログラム 使用方法等はあくまでも参考情報であり これらに起因する第三者の知的財産権およびその他の権利侵害あるいは損害の発生に対し