シリコン超集積化システム第165委員会プログラマビリティを実現するアーキテクチャとその進化

Size: px

Start display at page:

Download "シリコン超集積化システム第165委員会プログラマビリティを実現するアーキテクチャとその進化"

けんじおまた
4 years ago
Views:

1 1

2 PLD(Programmable Logic Device) とはユーザが論理機能を決めることのできる IC のことですメモリや CPU ASIC 昔の 74 シリーズのような標準ディジタル IC はその機能が決まっていてこれらはプログラマブルデバイスとは言いません CPU はソフトウェアで動作を変えられるので究極のプログラマブルデバイスだという人も居ますが一般的には専用目的 IC に分類されます PLD には小規模な AND-OR 構造でできた SPLD(Simple PLD) とこれを拡張した CPLD(Complex PLD) LUT(LookUpTable) を用いた大規模な FPGA(Field Programmable Gate Array) に分類されます SPLD は PLA とか PAL( これは製品名 ) とも呼ばれますし用語は統一されておらず混乱していますただし最近は大規模なものはほとんど FPGA になっていてこれだけ覚えておけばまず問題なないかもしれません 2

3 PLD の歴史は案外古く 70 年代に用いられたバイナリジャンクショントランジスタを用いたヒューズ型の SPLD に遡りますこの型の SPLD は単純な AND-OR 構造の結線を外部からヒューズを切断することによってプログラムしました小規模で再プログラムができなかったが高速で当時のディジタル IC の主流であった TTL (Transistor Transistor Logic) の 74 シリーズで実現が困難な特殊な論理回路に用いられました 80 年代になって CMOS を用いた再プログラム可能な素子が登場しました Lattice 社の GAL シリーズがこの代表で AND-OR 構造にフリップフロップを含んだ出力ブロックを接続することによりやや複雑な組み合わせ回路順序回路が実現可能でしたこのシリーズは再プログラミング可能であり簡単なハードウェア記述言語からプログラミングを行う環境も整い広く利用されるようになりました 80 年代の終わりに大規模な CPLD, FPGA が登場し簡単なディジタルシステム全体が PLD 上に実装可能となり PLD は急成長時代に突入しましたアンチヒューズ型 EEPROM 型 SRAM 型等さまざまな特徴を持った方式が普及し 2004 年現在に至るまで集積度速度は凄まじい勢いで進歩し価格は急速に低下した 1991 年を 1 とすると 2000 年までの 9 年間で集積度は 45 倍速度は 12 倍価格は 1/100 となっているさらに 2004 年には集積度は 200 倍速度は 40 倍価格は 1/500 となっています最近は内部構造階層化が進むと共にメモリ CPU, DSP, 演算器高速インタフェースを内蔵し基板に代わって PLD 上にシステムを実装する SoPD (System on Programmable Device) の考え方が登場するに至りましたまた低電圧化低消費電力化したデバイスも登場していますこの発展速度は集積度においてメモリ素子を上回っておりもっとも急速に発展し続けるデバイスと言えます 3

4 皆さんはブール代数を習ったときに全ての論理式は加法標準形すなわち NOT- AND-OR の形で実現できることがわかったと思います AND 入力の選択 ( どの入力を繋ぐか NOT かそのままか ) と AND-OR の結合を切ったり繋いだりすれば任意の論理積項の組み合わせが作れ任意の論理式を作ることができますこれが AND- OR を使ったプロダクトターム方式の SPLD の原理です 4

5 この例では A&B と C バー &D バーの論理積を実現する結線を示しますこのように一つ一つの積項を AND ゲートで作りこれらを OR ゲートに入力します 5

6 単純なメモリはアドレスを入力データを出力として考えると真理値表の代わりに使えるので任意の組み合わせ回路を実現することができますしかし通常のメモリは小さい面積で大きな容量を実現するのに特化した構造を持っているので小規模の入出力で高速性が要求される論理回路に使う場合不利が大きいですこのため実際には記憶要素にマルチプレクサのツリーを組み合わせて表を実現しますこれを Look Up Table (LUT) と呼びます 6

7 LUT による論理の実現の例を示します同じ列のマルチプレクサには同じ制御入力を繋ぎ 1 ならば下から 0 ならば上からの入力を出力に流します ABC の順に 011 を入れると上から 3 番目のデータが取り出せることが分かります ( 表と右の図で ABC が逆順な点にご注意ください ) すなわちこの回路は表として働いていますマルチプレクサは以前紹介した方法で簡単に作れるのでこの方法は入力が 6,7 よりも小さい場合には効率的です 7

8 プロダクトターム方式は AND 出力から出てくる積項を複数の OR ゲートで共有することができますすなわち場合によっては多入力多出力回路が効率的に実現できますしかし AND ゲートの数 OR ゲートの入力数にかなり余裕がないと本当に任意の論理式は実現できません先にしめした例では AND ゲートは 4 つしかないので積項が 4 つを越えると実現できなくなってしまいますプロダクトターム方式は結線の交点上のスイッチで実現するので EEPROM フラッシュ ROM などによる実現に適しています一方で LUT は真理値表なので本当に任意の論理式が実現できますしかし 2 の入力数乗のオーダーで表のサイズが大きくなるので入力数は通常 4-6 程度に限定されます途中結果の共有はできません LUT 方式は様々な方式で実現できますが最近は SRAM 型が良く使われます 8

9 組み合わせ回路の出力に D-F.F. を付けさらにフィードバックを付けることで順序回路が実現できますこのためには F.F. の出力回路を選択可能にしてやる必要があります図は Lattice 社の GAL の出力回路の例です出力は F.F. を介したものと介さないものが選択可能で 3 ステート出力になっていますまた組み合わせ回路にフィードバックすることもできるようになっていますこのような構成の PLD を Simple PLD(SPLD) と呼びます 9

10 大規模なディジタル回路は複数の組み合わせ回路順序回路から出来ていますこれに対応するため先に示した SPLD を複数個スイッチで接続しますさらに大規模なシステムを作るためには 2 次元構造のスイッチを利用しますこのようなチップを Complex PLD(CPLD) と呼びます 10

FPGA は今までの AND-OR 構成と違って 4-6 入力程度の LUT2 セット程度を一つの論理要素として使いますそれぞれの出力には D-FF を備えますこの論理要素の周辺に配線を敷き詰め交点にスイッチブロックを置きますスイッチブロックはトランジスタの ON/OFF で接続を ON/OFF し論理要素間の配線を自由に行えるようにしますまた論理要素と

11 FPGA は今までの AND-OR 構成と違って 4-6 入力程度の LUT2 セット程度を一つの論理要素として使いますそれぞれの出力には D-FF を備えますこの論理要素の周辺に配線を敷き詰め交点にスイッチブロックを置きますスイッチブロックはトランジスタの ON/OFF で接続を ON/OFF し論理要素間の配線を自由に行えるようにしますまた論理要素と配線の間にも同様のコネクションブロックを置き論理要素との入出力配線を制御しますまたチップの入出力 PIN との間の配線も行います LUT の内容スイッチブロックのトランジスタの ON/OFF を設定することにより様々な回路構成を実現することができますこの設定情報のことを構成情報 (Configuration Data) と呼びこれをどのように蓄えるかにより FPGA の性質が決まりますこのような構成を配線の海の中に論理要素の島があるイメージからアイランドスタイルと呼ぶ場合があります 11

12 PLD をどのように構成するかと柔軟性をどのように実現するかは互いに関連していますプロダクトターム構成は EEPROM 型に向いており FPGA は SRAM やアンチヒューズ型に向いていますがそれ以外の型でも利用可能です 12

13 設計は Verilog-HDL や VHDL などのハードウェア記述言語で行うことが多いのですが最近は C レベルでの設計も多く使われるようになりましたこれらの記述は論理合成圧縮の手順を経て対象の FPGA の種類に応じてゲートなどの割り当て ( テクノロジマッピング ) が行われ配置配線の結果構成情報が出力されますこれを FPGA に流し込めば設計通りの動作を行わせることができます 13

14 Intel(Altera) 社の Quartus などがこの一例ですお試し版の Web Pack は無料でダウンロード可能でかなり大きいチップまで設計ができます ( 実は実験ではこの無料版を使っているが大学では大きいチップが設計できるアカデミックライセンスもある ) 皆さんの PC にダウンロードして使うこともできます 14

15 最近の FPGA はネットワークルータハブなどに用いられる大規模高速なハイエンドの製品と組み込み用の安価なローエンド製品に分化が進んでいます両方共にメモリクロックコントローラ乗算器高速リンクをハード IP として搭載する製品が増えていてシステムをまるごとプログラマブルデバイスで実現する SoPD(System on Programmable Device) が利用されていますさらに低電圧低電力に特化した製品も登場し一部のみを書き換える部分再構成機能が充実してきています 15

16 この図は Xilinx 社の Virtex シリーズの基本構成です論理要素の配列の間に RAM, 乗算器などの IP が配置されており DCM( クロックのコントローラ ) クロックバッファが周辺に配置されています 16

17 これは Intel( 昔の Altera) の Stratix シリーズですこれも一定の間隔で RAM や DSP ブロック ( 積和演算を行うハードウェアのことをこのように呼んでいます ) が装備されています演算器は論理要素を使って作ることもできるのですが専用のハードウェアを使った方がはるかに速いです 17

18 最近の FPGA の基本論理要素は古典的なものに比べて LUT の入力が増えていますこの LUT は 6 入力のものを 1 つとしても 5 入力のものを 2 つとしても使えるようになっています論理要素間を直結する Carry( 桁上げ ) も用意されています出力周辺の回路はマルチプレクサが入って柔軟性を増しています 18

19 このスライス構造を二つで CLB と呼ぶ論理素子を構成しますスライス同士は直結線がなくそれぞれが隣の CLB のスライスと直結線を持っているのが特徴です 19

20 Xilinx のライバルの Altera 社の基本論理構造です Altera 社は最近 Intel に買収されやや高性能製品に特化している傾向が見られます Altera 社のハイエンド製品 Stratix の基本構成要素は Xilinx 同様 6 入力の LUT を使いますがこの LUT はさらに柔軟に様々な組み合わせを取ることができます直結線出力のマルチプレクサ構成など両社の基本構成要素は似てきています 20

21 Intel(Altera) の FPGA の特徴は階層型の強力なネットワークを持つ点ですこれにより Intel 社の Stratix は非常に複雑な論理回路を搭載しても 250MHz を越える周波数で動作します 21

FPGA はその構造の単純さを利用して新しい半導体プロセスをいち早く取り入れて来ましたテクノロジが一世代違うと集積度は 1.5-2.

22 FPGA はその構造の単純さを利用して新しい半導体プロセスをいち早く取り入れて来ましたテクノロジが一世代違うと集積度は倍になっています低コスト用のチップも容量はハイエンドの 1/3 から 1/5 ですが積極的に新しいテクノロジを取り入れていることがわかります 22

23 FPGA の発展はこれ以降も続いていますが Low cost の製品には最新のプロセスは使わないようになっています 23

24 FPGA と ASIC を比較すると ASIC の方が高速低消費電力ですそれなのになぜ FPGA が ASIC の市場を取り込んで成長しているのでしょうか? それは最近のプロセスが最初の 1 個を作るまでのコスト (Non-Recurrent Cost と呼びます ) が高騰しているためですこれは複雑なマスクパターンをいくつも使って作るためマスク代自体と設計費用が膨大になってしまうためです一度作ってしまうと機能の変えられない ASIC は NRC に見合うだけの製造個数があらかじめ見込めないと作ることができなくなっています一方で FPGA は構造自体が簡単なためいち早く最新プロセスで多くの同一製品を作り NRC を回収することができますしかし本当に多数作る場合は今でも ASIC の方が有利ですある製品を開発する場合それに向けた ASIC を作るかどうか FPGA でなんとかするのか経営上の決断が重要に成ってきます 24

25 ローコスト FPGA は ASIC 専用チップの市場を食いつぶしながら成長しましたしかし最近は一世代前のプロセスを用いた ASIC が大量生産分野で踏みとどまっていますしかし最先端プロセスはローコスト FPGA には高価になりすぎたためもうこれ以上新しいプロセスを使わなくなる可能性もあり両者の棲み分け体制ができていくでしょう 25

26 26

27 FPGA は標準ロジック要素だけでなく様々なハードウェアを IP(Intellectual Property: 知的資産 ) として持っています IP の中でレイアウトまで決まっているものをハードコア IP ハード IP と呼びますハード IP の中にはほぼ標準装備となっているものとチップ特有のものがあります PCIe のインタフェースや DRAM コントローラなど大変便利です最近は FPGA を科学技術計算に利用するために浮動小数演算器を搭載するものも現れています 27

28 FPGA には先に紹介にしたハードコアの CPU を持たないものは内部の構成要素を組み合わせてソフトコア CPU を作ります各社共に FPGA に適した構成の CPU を用意しておりプログラム環境毎提供していますかなり本格的な CPU もありますが上位構成のものの多くは有料ですもちろんオープンソースの CPU や各自設計した CPU を使う場合も多くこの辺が FPGA の特徴です 28

29 29

30 30

31 31

32 32

33 33

34 34

35 35

36 36

37 37

38 38

39 39

40 40

41 41

42 42

43 43

44 44

45 45

スライド 1

スライド 1 プログラマブルデバイスのうち FPGA(Field Programmable Gate Array) は最近のディジタルデバイスの中でももっとも激しく成長を遂げました簡単に設計ができ非常に大きなディジタル回路でも搭載して動かすことができますモノによっては安価で使いやすくまさに夢のデバイスといっていいです 1 PLD(Programmable Logic Device) とはユーザが論理機能を決めることのできる

シリコン超集積化システム第165委員会 プログラマビリティを実現する アーキテクチャとその進化

シリコン超集積化システム第165委員会プログラマビリティを実現するアーキテクチャとその進化