Microsoft PowerPoint - 集積デバイス工学2.ppt

Similar documents
PowerPoint プレゼンテーション

Microsoft PowerPoint - 集積デバイス工学5.ppt

Microsoft PowerPoint - 集積デバイス工学7.ppt

Microsoft PowerPoint fujino.ppt

Microsoft PowerPoint - semi_ppt07.ppt

AlGaN/GaN HFETにおける 仮想ゲート型電流コラプスのSPICE回路モデル

Microsoft PowerPoint - semi_ppt07.ppt [互換モード]

PowerPoint Presentation

13 2 9

Microsoft PowerPoint - 4.CMOSLogic.ppt

電子回路I_4.ppt

hetero

Microsoft PowerPoint - H30パワエレ-3回.pptx

<4D F736F F D2097CA8E718CF889CA F E F E2E646F63>

Microsoft PowerPoint - 6.memory.ppt

Slide 1

Microsoft PowerPoint - アナログ電子回路3回目.pptx

5 シリコンの熱酸化

QOBU1011_40.pdf

Microsoft Word - プレリリース参考資料_ver8青柳(最終版)

4 基板洗浄

1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合(

レイアウト設計ワンポイント講座CMOSレイアウト設計_5

Microsoft PowerPoint - 2.devi2008.ppt

新技術説明会 様式例

(Microsoft PowerPoint - \217W\220\317\211\361\230H\215H\212w_ ppt)

<4D F736F F F696E74202D D828CF897A64D454D53975A8D8790BB91A28CF68A4A94C22E B8CDD8AB B83685D>

基本的なノイズ発生メカニズムとその対策 電源 GND バウンス CMOS デジタル回路におけるスイッチング動作に伴い 駆動 MOS トランジスタのソース / ドレインに過渡的な充放電電流 及び貫通電流が生じます これが電源 GND に流れ込む際 配線の抵抗成分 及びインダクタンス成分によって電源電圧

スピントランジスタの基本技術を開発   ― 高速・低消費電力、メモリにもなる次世代半導体 ―

ビール系飲料の輸入

高耐圧SiC MOSFET

Microsoft PowerPoint - 集積回路工学(5)_ pptm

【NanotechJapan Bulletin】10-9 INNOVATIONの最先端<第4回>

Microsoft Word web掲載用キヤノンアネルバ:ニュースリリース_CIGS_

<4D F736F F D C82532D E8B5A95F18CB48D655F5F8E878A4F90FC C2E646F63>

報道発表資料 2000 年 2 月 17 日 独立行政法人理化学研究所 北海道大学 新しい結晶成長プロセスによる 低欠陥 高品質の GaN 結晶薄膜基板作製に成功 理化学研究所 ( 小林俊一理事長 ) は 北海道大学との共同研究により 従来よりも低欠陥 高品質の窒化ガリウム (GaN) 結晶薄膜基板

IB-B

フロントエンド IC 付光センサ S CR S CR 各種光量の検出に適した小型 APD Si APD とプリアンプを一体化した小型光デバイスです 外乱光の影響を低減するための DC フィードバック回路を内蔵していま す また 優れたノイズ特性 周波数特性を実現しています

PowerPoint Presentation

EPWエッチング方法

Characteristics of isotope CO2 standard gas and effect on gas analysis

devicemondai

新技術説明会 様式例

Microsoft PowerPoint - tft.ppt [互換モード]

特長 01 裏面入射型 S12362/S12363 シリーズは 裏面入射型構造を採用したフォトダイオードアレイです 構造上デリケートなボンディングワイヤを使用せず フォトダイオードアレイの出力端子と基板電極をバンプボンディングによって直接接続しています これによって 基板の配線は基板内部に納められて

ロナ放電を発生させました これによって 環状シロキサンが分解してプラスに帯電した SiO 2 ナノ微粒子となり 対向する電極側に堆積して SiO 2 フィルムが形成されるという コロナ放電堆積法 を開発しました 多くの化学気相堆積法 (CVD) によるフィルム作製法には 真空 ガス装置が必要とされて

スライド 1

α α α α α α


SP8WS

ディジタル回路 第1回 ガイダンス、CMOSの基本回路

富士通セミコンダクタープレスリリース 2009/05/19

ディジタル回路 第1回 ガイダンス、CMOSの基本回路

電子回路基礎

スライド 1

「世界初、高出力半導体レーザーを8分の1の狭スペクトル幅で発振に成功」

Microsoft PowerPoint - presen_dist.ppt

記者発表資料

Microsoft PowerPoint lecture-3.ppt

ジャンクション温度 (Tj) の検証方法 (ψjt は既知 ) 次の方法でジャンクション温度 (Tj) をおおよそ見積もることができます 1 始めに IC の消費電力 (P) を求めます 2 次に実際のセット時の環境条件でケース表面温度 Tc 1 を放射温度計や熱電対で測定します 3 求めた Tc

15群(○○○)-8編

TC74HC00AP/AF

Microsoft PowerPoint - SDF2007_nakanishi_2.ppt[読み取り専用]

産総研 MEMS スキルアップコース 中長期 集中型 先端集積化 MEMS の研究開発を推進している産総研 N-MEMS ファウンドリ ( ウェハ径 200/300mm) において 三次元加工技術 フォトリソグラフィー技術 極小微細加工技術等 MEMS 分野における種々の要素技術を習得する 研究開発

Acrobat Distiller, Job 2

Siマイクロマシニングと集積化技術.PDF

報道機関各位 平成 30 年 5 月 14 日 東北大学国際集積エレクトロニクス研究開発センター 株式会社アドバンテスト アドバンテスト社製メモリテスターを用いて 磁気ランダムアクセスメモリ (STT-MRAM) の歩留まり率の向上と高性能化を実証 300mm ウェハ全面における平均値で歩留まり率の

TC74HC14AP/AF

1. 概要有機半導体は 現在 主に用いられているシリコンなどの無機半導体と比べて以下の特長があり 次世代トランジスタなどエレクトロニクス素子への応用開発研究が盛んに行われています 1 塗布法 印刷法といった簡便かつ比較的低温での作製が容易 2 薄型 3 低コスト 4 プラスティック RFID タグや

JAIST Reposi Title プロジェクトの連続性を考慮した半導体分野プロジェ クト群の評価手法に関する一考察 Author(s) 工藤, 祥裕 ; 有馬, 宏和 ; 佐藤, 義竜 Citation 年次学術大会講演要旨集, 24: Issu

< F91E F1835C D835E815B8CA48B8689EF5F8FE396EC2E786477>

<4D F736F F F696E74202D2094BC93B191CC82CC D B322E >

光変調型フォト IC S , S6809, S6846, S6986, S7136/-10, S10053 外乱光下でも誤動作の少ない検出が可能なフォト IC 外乱光下の光同期検出用に開発されたフォトICです フォトICチップ内にフォトダイオード プリアンプ コンパレータ 発振回路 LE

プログラマブル論理デバイス

Microsoft PowerPoint - 4.1I-V特性.pptx

untitled

Microsystem Integration & Packaging Laboratory

テーマ名:

PowerPoint プレゼンテーション

世界最高面密度の量子ドットの自己形成に成功

1 マイクロワット閾値を持つ シリコンラマンレーザー 大阪府立大学大学院 工学研究科 電子物理工学分野准教授 高橋 和

Microsoft PowerPoint pptx

PowerPoint プレゼンテーション

2 磁性薄膜を用いたデバイスを動作させるには ( 磁気記録装置 (HDD) を例に ) コイルに電流を流すことで発生する磁界を用いて 薄膜の磁化方向を制御している

Microsoft PowerPoint LCB_8.ppt

スライド 0

Microsoft Word NWQDlasers_3_v3 JT_otk_修正履歴なし 荒川_修正

磁気でイオンを輸送する新原理のトランジスタを開発

フォト IC ダイオード S SB S CT 視感度に近い分光感度特性 視感度特性に近い分光感度特性をもったフォトICダイオードです チップ上には2つの受光部があり 1つは信号検出用受光部 もう1つは近赤外域にのみ感度をもつ補正用受光部になっています 電流アンプ回路中で2

スライド 1

研究成果報告書(基金分)

フォルハルト法 NH SCN の標準液または KSCN の標準液を用い,Ag または Hg を直接沈殿滴定する方法 および Cl, Br, I, CN, 試料溶液に Fe SCN, S 2 を指示薬として加える 例 : Cl の逆滴定による定量 などを逆滴定する方法をいう Fe を加えた試料液に硝酸

コロイド化学と界面化学

3. フラッシュ メモリフラッシュ メモリは 現在 おもに用いられている構造は図 3のようなフローティング ゲート (Floating Gate= 浮遊ゲート 以下 FG) 型である 通常のMOSのゲート電極とSi 基板 ( チャンネル ) との間に どこにも繋がっていないFGがあり このFGに電荷

単板マイクロチップコンデンサ / 薄膜回路基板

Microsoft Word - 01.doc

Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc

新技術説明会 様式例

円筒型 SPCP オゾナイザー技術資料 T ( 株 ) 増田研究所 1. 構造株式会社増田研究所は 独自に開発したセラミックの表面に発生させる沿面放電によるプラズマ生成技術を Surface Discharge Induced Plasma Chemical P

Microsoft Word - f203f5da7f8dcb79bcf8f7b2efb0390d406bccf30303b doc

Transcription:

チップレイアウトパターン ( 全体例 ) 集積デバイス工学 () LSI の製造プロセス VLSI センター藤野毅 MOS トランジスタの基本構造 MOS トランジスタの基本構造 絶縁膜 絶縁膜 p 型シリコン 断面図 n 型シリコン p 型シリコン 断面図 n 型シリコン 破断面 破断面 トランジスタゲート幅 W 平面図 4 トランジスタゲート長 L 平面図 MOS トランジスタ (Tr) の構造 NMOS トランジスタ : 電流を輸送するキャリアが [ ] PMOS トランジスタ : 電流を輸送するキャリアが [ ] N +,P + とは高濃度に不純物が導入された N,P 型半導体 Hi() のとき ON するスイッチ : [ ] Lo() のとき ON するスイッチ : [ ] MOS トランジスタ (Tr) の構造 NMOS トランジスタ : 電流を輸送するキャリアが電子 PMOS トランジスタ : 電流を輸送するキャリアが正孔 ( ホール ) N +,P + とは高濃度に不純物が導入された N,P 型半導体 Hi() のとき ON するスイッチ :NMOS Lo() のとき ON するスイッチ :PMOS N + N + P + P + P N NMOS トランジスタ PMOS トランジスタ 6 NMOS トランジスタ PMOS トランジスタ

P 型,N 型トランジスタのデジタル的理解 反対の動作をするスイッチと考えることができる P 型,N 型トランジスタのデジタル的理解 反対の動作をするスイッチと考えることができる トランジスタ ゲート = トランジスタ ゲート = N 型トランジスタ ゲート = P 型トランジスタ ゲート = 7 8 NMOS および PMOS トランジスタ記号 通常のデジタル論理では 端子モデルを使うことが多いが, アナログ回路では基板端子を含む 4 端子モデルを使うことが多い 端子モデル 4 端子モデル CMOS インバータのデジタル理解 電圧により,NMOS,PMOS トランジスタのいずれかが相補的 (Complimentary) に ON している CMOS 回路 A F=A 0 0 NMOS PMOS PMOS () () 9 矢印は P から N, すなわち順方向電流をあらわしていると覚える! 0 回路 NMOS () デジタル的理解 () インバータのレイアウトパターンと工程 ( 概念図 ) トランジスタや配線の配置図 : レイアウト レイアウトは製造工程別に分離されが製造される の構造 工程ごとに分離したパターンを使って 下記のような構造のを形成する クロム薄膜 ( 紫外線を遮蔽 ) 6 インチ ( 約 cm) ~0.μm In Gnd Out 工程ごとにパターンを分離 () 素子分離形成 () ゲート形成 石英ガラス基板 ( 紫外線を透過 ) ~0.μm 断面構造 外観 () コンタクト形成 (4) 配線形成

マスク製作工程 () LSI の製造工程 パターンを形成するためには右のような電子ビーム描画装置を使用する 設計工程 CAD データ ( レイアウトデータ ) ウェハ製造工程 ウェハ マスク製作工程 (0 枚程度 ) イオン注入 多数のトランジスタを作製して 相互に配線する 実装 ( アセンブリ ) 工程 前工程 ( ウェハプロセス ) テスト工程 後工程 電子ビーム描画装置内部構造 4 LSI の製造工程 設計工程 マスク製作工程 CAD データ ( レイアウトデータ ) (0 枚程度 ) 多数のトランジスタを作製して 相互に配線する ウェハ製造工程 成膜工程 転写工程 エッチング工程 実装 ( アセンブリ ) 工程 テスト工程 イオン注入 前工程 ( ウェハプロセス ) 後工程 ウェハ 6 微細化の進展 微細加工寸法 :6nm トランジスタ数 : 数億個 ( マイクロプロセッサ ) 数十億個 ( メモリ ) チップあたりのトランジスタ素子数 [ 個 / チップ ] フラッシュ 0 0 DRAM メモリ 0 9.6/ 年 6M G G 64M 0 8 CoreDuo 0 7 M 4M6M Pentium Ⅳ Pentium Ⅲ Pentium Ⅱ 0 6 6K Pentium Pro 8086 Pentium 64k 0 80486 マイクロプロセッサ 0 4 K 4k6k 8086 6800 6800 68000.4/ 年 8086 808 0 0 4004 8080 バイポーラ 0 4 0 ロジック [nm] 8 0 90 0 6 4. 0 0.7/ 年 [μm] 0.8 0 0. 0. 0. 0 90 960 970 980 990 000 00 西暦年 IC LSI VLSI / ULSI 最小加工寸法 [nm] 欠陥起因の歩留まり 微細化 : 高性能化, 低消費電力化 + 歩留まり向上 Y = exp( DA) D: 欠陥密度 [ 個 /cm ], A: チップ面積 [cm ] チップを 倍製造するためにウエハを 倍にしたときと, チップを/にしたとき Y = exp( ) = 0.67 欠陥起因の歩留まり 微細化 : 高性能化, 低消費電力化 + 歩留まり向上 Y = exp( DA) D: 欠陥密度 [ 個 /cm ], A: チップ面積 [cm ] チップを 倍製造するためにウエハを 倍にしたときと, チップを/にしたとき Y = exp( ) = 0.67 基準 D A DA チッフ / ウエハ 歩留り 良品数 基準 D A DA チッフ / ウエハ 歩留り 良品数 個.4 倍 ウエハを 倍 ウエハを 倍 76 個 7 チッフ を / Y = exp( 0.) = 0.8 8 チッフ を / 0. 0. 76 8% Y = exp( 0.) = 0.8 6 個.9 倍

歩留まり計算 パターンの成膜 転写 エッチング 微細化は, チッフ 数, 歩留まりが両方改善する チッフ 価格を下げることができる シリコンウェハ 成膜工程 9 良品個数 =6 Y=/ =66% 寸法 0.7 倍 ( 面積 /) Y=6/76 =86% 良品個数 = 欠陥 ( おもに塵埃による ) ウェーハ口径.4 倍 ( 面積 倍 ) 歩留まりY Y=exp(-DA) D: 欠陥密度 A: チップ面積 Y=/76 = 良品個数 = 0 被加工膜 フォトレジスト膜 転写工程 光照射 光照射後に現像液に浸すと光照射部が溶解する ( ポジ型レジストの場合 ) レジスト膜塗布 光露光 エッチング工程 プラズマ照射 レジスト現像 反応性イオンエッチング レジスト膜除去 成膜工程 ( 酸化 ) 成膜工程 (CVD 法 ) ドライ酸化 : 酸化種が O ウエット酸化 : 酸化種が H O 酸化種 (O または H O) が表面に吸着し SiO 中を拡散 Si と SiO の界面で Si と酸化種の反応が進行し SiO を形成 % 4% O または H O 二酸化シリコン膜 CVD(Chemical Vapor Deposition) 法とは熱エネルギー等で, ウェハ上で化学反応を発生し薄膜を形成する方法 反応ガスを, ヒーターにより加熱されたウェーハ上に導入 下記は,Si ウェハ上に形成したシリコン酸化膜上にポリシリコン膜を形成する場合の例 SiH 4 はシランと呼ばれる, 非常に活性な気体であり, シリコン酸化膜上で H を脱離して, ポリシリコン膜が堆積される ポリシリコン以外にも, 使用するガス種を変更することにより,SiO, SiN, TiN,W など様々な薄膜の形成が可能 SiH 4 H SiH 4 Si + H SiH Si 4 Si 膜 H Si + O SiO Si + H O SiO + H Si ウェハ SiO 膜 ヒーター 成膜工程 ( スパッタリング法 ) ウエハをはさんだ 枚の電極間に Ar ガスを導入し, 高周波電力でプラズマを発生する プラズマ中の Ar イオンが形成したい成膜材料 ( ターゲット ) を取り付けた電極にエネルギーを持ってぶつかり, ターゲット中の成膜材料をたたき出す.( スパッタリング ) たたき出された成膜材料は 上に堆積される 主として,Al 配線膜などの形成に用いられる 高周波電力 転写工程 ( レジスト塗布 ) Si ウェハを回転可能な治具に真空チャックする. レジスト溶液を滴下する. 高速回転 (000~000 回転 / 分 ) し均一な膜を得る. 基板温度を上げたプレート ( ホットプレート ) 上で 80 ~0 に加熱しレジスト溶媒を蒸発させ乾燥させる. Ar ガス Ar イオン 電極 Arイオン Al 膜 電極 Al ターゲット SiO 膜 真空チャンバ 4 高速回転 (a) 回転塗布 レジスト材料 ( 液体 ) (b) 乾燥 レジスト膜 ヒーター 4

転写工程 ( 光露光 ) 転写工程 ( レジストの化学反応と現像 ) ( レチクル ) 上のパターンは/4~/に縮小されてSiウェハ上に転写される. 光で転写できる解像度は次式のように示される. 解像度 λ/n.a. (λは光源の波長,n.a. は投影レンズの開口数 ) 光源 ( 波長 λ) ポジ型レジスト : 光を照射した部分が現像液に可溶化 ネガ型レジスト : 光を照射した部分が現像液に不溶化 (b) の光反応は,g 線 (46nm) または i 線 (6nm) でよく使われている, ポジ型のレジストの例 最近使用されている KrF(48nm)/ArF(9nm) エキシマレーザでは違う反応が使用されている. 光照射部のみ化学反応が生じる コンデンサレンズ レチクル 投影レンズ ( 開口数 N.A.) ステージを少しずつ動かして つのウエハで数十回露光ステージ /4~/ 6 低速回転 (a) 現像 アルカリ現像液 O N 光照射 SO OR SO OR ナフトキノンジアジド系化合物 ( アルカリ不溶性 ) 可溶性 ) (b) レジスト化学反応 インデンカルボン酸化合物 ( アルカリ COOH