ATLAS 2011/3/25-26
|
|
|
- わんど きせんばる
- 4 years ago
- Views:
Transcription
1 ATLAS 2011/3/25-26
2 2 LHC (Large Hadron Collider)/ATLAS LHC - CERN - s=7 TeV ATLAS - LHC 1 Higgs 44 m 44m 22m 7000t 22 m
3 3 SCT( ) SCT(SemiConductor Tracker) fb -1 SCT
4 3 SCT( ) R eta=1.0 eta=1.5 R 1080 TRT ( Barrel ) TRT ( Endcap ) eta=2.0 R 559 R 514 R 299 R R 50.5 SCT ( Barrel ) SCT ( Endcap ) PIXEL p-beam 0 0 Interaction Point SCT(SemiConductor Tracker) fb -1 SCT beam line Z eta=2.5
5 4 SCTモジュール 1280 strips /18 新型SCTモジュール 現行SCTモジュール 24.5 mm 128 mm Readout Chips Readout Chips 768 strips 放射線耐性の向上 ストリップの長さ 現行 新型 # channels/chip strip length 128 mm 24.5 mm # modules 今回 新型SCTの為に開発された読み出しチップ(ABCNチップ) の性能評価テスト用のDAQシステムを開発した
6 5 4 SCT (ABCN320 ) 4 modules test kByte 38 I/O DAQ
7 6 ABCN ABCN (bit pattern) ABCN PC ABCN
8 6 ABCN ABCN (bit pattern) ABCN Write Register PC ABCN
9 6 ABCN ABCN (bit pattern) ABCN Data Taking Mode Write Register PC ABCN
10 6 ABCN ABCN (bit pattern) ABCN Data Taking Mode bit pattern Write Register PC ABCN
11 6 ABCN ABCN (bit pattern) ABCN Data Taking Mode bit pattern Write Register PC DAQ Hardware FPGA ABCN DAQ FPGA
12 7 DAQ SEABAS DAQ SEABAS - 162kByte RAMFPGA(>48kByte) I/O (>38 ) 4 module - PC TCP/IP95Mbps SEABAS PC 95 Mbps Internet ABCN
13 8 ABCN SEABAS FPGA - Verilog-HDL SEABAS PC - C/C++ DAQ DAQ Software PC 95 Mbps SEABAS FPGA Internet ABCN
14 PC SEABAS ABCN 9
15 PC SEABAS ABCN 9 TCP Connection
16 PC SEABAS ABCN 9 TCP Connection (Configuration) Write Register (Configuration)
17 PC SEABAS ABCN 9 TCP Connection (Configuration) Write Register DAQ (Configuration) DAQ
18 PC SEABAS ABCN 9 TCP Connection (Configuration) Write Register DAQ DAQ (Configuration) Trigger Data Data Data FIFO Data
19 PC SEABAS ABCN 9 TCP Connection (Configuration) Write Register DAQ DAQ (Configuration) Trigger Loop Data Data Data FIFO Data TCP Disconnection
20 10 DAQ(1) 1 ABCN Calibration - Calibration3, 7, 11, 15,... - Issue Calibration Pulse Trigger # hit channel
21 11 DAQ(2) ABCN20 - ABCN 20 Data - 2 FIFO 2N 20 ABCN
22 Noise[e] Gain[mV/fC] 12 Gain[mV/fC] 100 chip0 chip1 chip2 chip3 chip4 chip5 chip6 chip7 chip8 chip9 Gain : ~100mV/fC 0 [e] channel Noise : ~ 400 e channel
23 Noise[e] Gain[mV/fC] 12 Gain[mV/fC] 100 chip0 chip1 chip2 chip3 chip4 chip5 chip6 chip7 chip8 chip9 Gain : ~100mV/fC ABCN 0 [e] channel 20 ABCN Noise : ~ 400 e channel
24 13 (1) SEABAS NIM
25 14 (2) 2.4 cm chip :
26 15 - [e] C [pf] Noise[e]=a+b C [pf] chip chip chip chip chip Noise[e] a : 366.8±4.6 b : 83.5±0.8 a : 370 b : 76.7 fit reference C[pF]
27 15 - [e] C [pf] Noise[e]=a+b C a b [pf] chip chip chip chip chip Noise[e] a : 366.8±4.6 b : 83.5±0.8 a : 370 b : 76.7 fit reference C[pF]
28 16 chip :
29 cm 3 2 chip :
30 ±0.7% >99% 17
31 18 DAQ - SEABAS FPGA 120 I/O 4-20 ABCN 2N 4 DAQ fin
32 backup
33 20 ABCN ABCN - ABCN bit stream( ) Write register, Data Taking, Trigger etc PC ABCNSEABAS SEABAS 2. PC SEABAS ABCN DAQ
34 21 chip : channel chip0 chip1 chip2 chip3 chip4
35 I chip : chip0 chip1 chip2 chip3 chip4 chip3 I N I = (98/78) (15+7) ~ 27 N I 98.5±0.7
36 Calibration - Calibration Pulse delay 0 ns~63 ns - delay delay Calibration Pulse Signal Clock 40MHz sample 25 ns
37 Calibration - Calibration Pulse delay 0 ns~63 ns - delay DAQ delay delay[ns] Calibration Pulse Signal Clock 40MHz sample 25 ns channel
![DAQ delay[ns] Calibration - Calibration Pulse delay 0 ns~63 ns - delay DAQ](/docs-images/103/159310494/images/38-1.jpg "delay channel delay[ns] Calibration Pulse Signal Clock 40MHz sample 25 ns")
38 DAQ delay[ns] Calibration - Calibration Pulse delay 0 ns~63 ns - delay DAQ delay channel delay[ns] Calibration Pulse Signal Clock 40MHz sample 25 ns channel
![σ[mv] Noise(=σ/Gain)[ENC] DAQ 24 Noise[ENC] 400 Noise : ~](/docs-images/103/159310494/images/39-0.jpg "400 e 0 DAQ channel Noise[ENC] Noise : ~ 400 e 400 0")
39 σ[mv] Noise(=σ/Gain)[ENC] DAQ 24 Noise[ENC] 400 Noise : ~ 400 e 0 DAQ channel Noise[ENC] Noise : ~ 400 e channel
![Vt50[mV] Gain(=Vt50/Pulse charge)[mv/fc] DAQ 25 Gain[mV/fC] 100](/docs-images/103/159310494/images/40-0.jpg "Gain : ~ 100mV/fC DAQ channel Gain[mV/fC] 100 Gain : ~100mV/fC 0")
40 Vt50[mV] Gain(=Vt50/Pulse charge)[mv/fc] DAQ 25 Gain[mV/fC] 100 Gain : ~ 100mV/fC DAQ channel Gain[mV/fC] 100 Gain : ~100mV/fC 0 channel
41 26 SEABAS SEABAS(Soipix EvAluation BoArd with Sitcp) - SiTCP(network processor), ADC, DAC, NIM, FPGA - 4 ~230mm PROM NIM I/O User FPGA Ethernet ADC DAC DIP SW LED SiTCP FPGA Power
42 Burst - (0 mv) - Trigger chip 0 chip 1 chip 3 chip 4 chip channel
43 Cal. delay - Strobe delay scan Chip efficiency/ - Efficiency50% delay1/4 delay cal. delay efficiency Strobe delay scan, efficiency, chip address: Strobedelay1Dhist_0 Entries Mean RMS / delay Cal. delay 28
44 IntL~ 100fb -1 LHC HL LHC integrated luminosity[fb -1 ] luminosity[s -1 cm -2 ] events/crossing
45 30
アトラスバレルSCT用量産モジュールの品質保証のシステム
1 2 (LHC) ( ) CERN 2006 4 14 TeV LHC 1989 2000 (LEP) LHC 40 MHz 10 34 cm 2 1 ( 3 10 33 cm 2 s 1 ) LHC 10 (ATLAS) LHC LHC 22 m 46 m 15,000 t (SCT) (TRT) SCT (Semi-Conductor Tracker) ( ) SCT SCT 4 ASIC12
(CERN) Large Hadron Collider (LHC) 7 TeV ATLAS 2023 High Luminosity Large Hadron Collider (HL-LHC) ATLAS HL-LHC 2 SVX4 ASIC SVX4 SVX4 DAQ SVX4 DAQ
ATLAS 2 2013 2 14 (CERN) Large Hadron Collider (LHC) 7 TeV ATLAS 2023 High Luminosity Large Hadron Collider (HL-LHC) ATLAS HL-LHC 2 SVX4 ASIC SVX4 SVX4 DAQ SVX4 DAQ 1 8 1.1 LHC....................................
LEPS
LEPS2 2016 2 17 LEPS2 SPring-8 γ 3 GeV γ 10 Mcps LEPS2 7 120 LEPS Λ(1405) LEPS2 LEPS2 Silicon Strip Detector (SSD) SSD 100 µm 512 ch 6 cm 3 x y 2 SSD 6 3072 ch APV25-s1 APVDAQ VME APV25-s1 SSD 128 ch
(CERN) (LHC) 7 HL-LHC ATLAS ATLAS ASIC ASIC (DAQ) FPGA ASIC Gbps DAQ ASIC DAQ ATLAS ASIC DAQ FPGA FPGA ASIC DAQ PCI Express FPGA DAQ 5.83 Gbps
HL-LHC ATLAS 30 2 2 (CERN) (LHC) 7 HL-LHC ATLAS ATLAS ASIC ASIC (DAQ) FPGA ASIC 1 5.12 Gbps DAQ ASIC DAQ ATLAS ASIC DAQ FPGA FPGA ASIC DAQ PCI Express FPGA DAQ 5.83 Gbps 7.32 10 13 1 8 1.1 LHC....................................
Operation_test_of_SOFIST
ILC :SOFIST 2 29 1 18 SOI ILC SOI SOFIST SOFISTver.1 SOFISTver.1 SOFIST SOFISTver.1 S/N BPW 1 1 4 1.1............... 4 1.1.1... 4 1.1.2... 5 1.2 ILC... 6 1.2.1 ILC... 6 1.2.2 ILD...........................
LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp)
LM9822 LM9822 3 Channel 42-Bit Color Scanner Analog Front End Literature Number: JAJS680 LM9822 3 42 LM9822 AFE CIS CCD CDS / LM9822 14 6MHz ADC 600 / CCD CDS CCD CIS TTL/CMOS 14 6MHz 5V 5% I/O 3.3V 10%
ADC78H90 8-Channel, 500 kSPS, 12-Bit A/D Converter (jp)
8-Channel, 500 ksps, 12-Bit A/D Converter Literature Number: JAJSA63 8 500kSPS 12 A/D 8 12 CMOS A/D 500kSPS / AIN1 AIN8 8 SPI QSPI MICROWIRE DSP (AV DD ) 2.7V 5.25V (DV DD ) 2.7V AV DD 3V 1.5mW 5V 8.3mW
[ ] [ ] [ ] [ ] [ ] [ ] ADC
![[ ] [ ] [ ] [ ] [ ] [ ] ADC](/thumbs/91/107208011.jpg "[ ] [ ] [ ] [ ] [ ] [ ] ADC")
[ ] [ ] [ ] [ ] [ ] [ ] ADC BS1 m1 PMT m2 BS2 PMT1 PMT ADC PMT2 α PMT α α = n ω n n Pn TMath::Poisson(x,[0]) 0.35 0.3 0.25 0.2 0.15 λ 1.5 ω n 2 = ( α 2 ) n n! e α 2 α 2 = λ = λn n! e λ Poisson Pn 0.1
計測システム研究会 J-PARC 高ビーム強度用のファイバー 検出器読み出し回路開発と将来計画 大阪大学 本多良太郎
計測システム研究会 2014@ J-PARC 高ビーム強度用のファイバー 検出器読み出し回路開発と将来計画 2014.11.21 大阪大学 本多良太郎 コンテンツ K1.8 ビームラインにおける DAQ 検出器と読み出し回路 DAQ ソフトウェア Scintillation fiber tracker 用読み出し回路開発 EASIROC チップ VME-EASIROC 将来計画 DRS4 を用いた遅延ケーブルを必要としない
LMC7101/101Q Tiny Low Pwr Op Amp w/Rail-to-Rail Input and Output (jp)
,Q /Q Tiny Low Power Operational Amplifier with Rail-to-Rail Input and Output Literature Number: JAJS809 CMOS SOT23-5 CMOS LMC6482/6484 PHS (PDA) PCMCIA 5-Pin SOT23 CMOS 19940216 33020 23900 11800 2006
LHC- ATLAS 実験アップグレードに向けた新しいミューオントリガー装置読み出しの研究開発 日本物理学会 2014 年春季大会東海大学 加藤千曲, 坂本宏, 二ノ宮陽一, 徳永孝之, 浦野祐作, 鈴木翔太佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 A
LHC- ATLAS 実験アップグレードに向けた新しいミューオントリガー装置読み出しの研究開発 日本物理学会 2014 年春季大会東海大学 加藤千曲, 坂本宏, 二ノ宮陽一, 徳永孝之, 浦野祐作, 鈴木翔太佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 ATLAS 日本 TGC グループ東大素セ, 高エ研 A, 京都大 B, Open- ItC 1 L1
ATLAS muon triggerにおけるTCPを用いたDAQ
ATLAS muon triggerにおける TCPを用いたDAQ 東京大学素粒子物理国際研究センター大谷育生 目次 ATLAS のアップグレードに関する読み出しプロトタイプの開発について o ミューオントリガーシステムのアップグレード o SiTCP および GTX Transceiver の検証 o SL プロトタイプの開発について ATLAS ミューオントリガーにおける TCP の導入例 o
LTC ビット、200ksps シリアル・サンプリングADC
µ CBUSY ANALOG INPUT 10V TO 10V 2. 2. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 V DIG V ANA PWRD BUSY CS R/C TAG SB/BTC DATA EXT/INT DATACLK DGND SY 28 27 26 25 24 23 22 21 20 19 18 17 16 15 10µF 0.1µF SERIAL INTERFACE
CTA 82: CTA A A B B A B A, C A A A D A B Max-Planck-Inst. fuer Phys. C D
CTA 82 CTA A A B B A B A, C A A A D A B Max-Planck-Inst. fuer Phys. C D LST LST LST に 1855 の 23m Dragon FrontEndBoard 7 の から み し 14 30 ns SiTCP を FPGA に デ タ は TCP/IP その は UDP で われる 1 が1 のトリガで するデ タは {(2
LMC6082 Precision CMOS Dual Operational Amplifier (jp)
Precision CMOS Dual Operational Amplifier Literature Number: JAJS760 CMOS & CMOS LMC6062 CMOS 19911126 33020 23900 11800 ds011297 Converted to nat2000 DTD Edited for 2001 Databook SGMLFIX:PR1.doc Fixed
LMC6022 Low Power CMOS Dual Operational Amplifier (jp)
Low Power CMOS Dual Operational Amplifier Literature Number: JAJS754 CMOS CMOS (100k 5k ) 0.5mW CMOS CMOS LMC6024 100k 5k 120dB 2.5 V/ 40fA Low Power CMOS Dual Operational Amplifier 19910530 33020 23900
JPS2016_Aut_Takahashi_ver4
CTA 111: CTA 7 A B A C D A E F G D H I J K H H J L H I A C B I A J I H A M H D G Dang Viet Tan G Daniela Hadasch A Daniel Mazin A C CTA-Japan A, B, Max-Planck-Inst. fuer Phys. C, D, ISEE E, F, G, H, I,
Drift Chamber
Quench Gas Drift Chamber 23 25 1 2 5 2.1 Drift Chamber.............................................. 5 2.2.............................................. 6 2.2.1..............................................
LM7171 高速、高出力電流、電圧帰還型オペアンプ
Very High Speed, High Output Current, Voltage Feedback Amplifier Literature Number: JAJS842 2 1 6.5mA 4100V/ s 200MHz HDSL 100mA 15V S/N ADC/DAC SFDR THD 5V VIP III (Vertically integrated PNP) 19850223
ANJ_1092A
Application Note SBAA066 ± ± ± ± µ ± ± ± ± 24 Bits 20/24MSB 2 s f S 768 khz 25 MHz (1) V IH 2.0 5.0 V (1) V IL 0 0.8 V (2) V IH 3.0 0 V (2) V IL 5.0 4.2 V (1) I IH V IH = V DD ±10 µa (1) I IL V IL = 0V
ADC121S Bit, ksps, Diff Input, Micro Pwr Sampling ADC (jp)
ADC121S625 ADC121S625 12-Bit, 50 ksps to 200 ksps, Differential Input, Micro Power Sampling A/D Converter Literature Number: JAJSAB8 ADC121S625 12 50kSPS 200kSPS A/D ADC121S625 50kSPS 200kSPS 12 A/D 500mV
ADC082S021 2 Channel, 50 ksps to 200 ksps, 8-Bit A/D Converter (jp)
2 Channel, 50 ksps to 200 ksps, 8-Bit A/D Converter Literature Number: JAJSAA2 2 200KSPS 8 A/D 2 8 CMOS A/D 50kSPS 200kSPS / IN1 IN2 1 2 SPI QSPI MICROWIRE DSP 2.7V 5.25V 3V 1.6mW 5V 5.8mW 3V 0.12 W 5V
J-PARC October 14-15, 2005 KEK
J-PARC October 14-15, 2005 KEK 目次 ミューオン 電子転換過程の紹介 MECO実験 PRISM/PRIME実験 @J-PARC まとめ GIM-like mixing! µ! e W e 3 SUSY-GUT Large top Yukawa couplings result in sizable off-diagonal components in a slepton
CM1-GTX
CM1-GTX000-2002 R R i R ii 1-1 1-2 1-3 Process Variables Process Variables Pressure Output Analog Output Sensor Temp. Lower Range Value (0%) Upper Range Value (100%) Pressure Pressure Chart Pressure
履歴 修正日 内容 2011/01/18 第 1 版制定 2012/10/ 版 内容 Bee Beans Technologies 社から配布されているネットワーク プロセッサ (SiTCP) のライブラリ使用方法を解説した文書です SiTCP の概要や各信号意味などは別文書 SiTCP
SiTCP ライブラリ 第 1.1 版 2012 年 10 月 24 日 内田智久 Electronics system group, IPNS, KEK 1 / 12 履歴 修正日 内容 2011/01/18 第 1 版制定 2012/10/24 1.1 版 内容 Bee Beans Technologies 社から配布されているネットワーク プロセッサ (SiTCP) のライブラリ使用方法を解説した文書です
Microsoft Word - PIVマニュアル.doc
(Nikkor 50mm f/1.2) C CCD (PixelFly QE) LAN USB BNC 1 1.1 CCD 注意 CCD CCD 1) 注意 2) 3) LAN LAN 4) 3 2 5) 2 1.2 1) Came Ware Came Ware 2) [Camera] [Camera Control] Camera mode Video Trigger Mode Intern CameraControl
matrox0
Image processing products Hardware/Software Software Hardware INDEX 4 3 2 12 13 15 18 14 11 10 21 26 20 9 8 7 6 5 Hardware 2 MatroxRadient 3 MatroxSolios MatroxMorphis MatroxVio 10 MatroxOrionHD 11 MatroxConcord
untitled
LeCroy Technical Seminar WaveExpert April 13, 2005 LJDN-ST-WE-0204-0001 WaveExpert WaveExpert WaveExpert NRO WaveExpert LeCroy Japan, May 13, 2005 Page 2 Page 1 WaveExpert LeCroy Japan, May 13, 2005 Page
1 5 1.1................................ 5 1.2 MPGD.......................................... 6 1.2.1 GEM...................................... 6 1.2.2
19 GEM 2 2008/3/13 1 5 1.1................................ 5 1.2 MPGD.......................................... 6 1.2.1 GEM...................................... 6 1.2.2 MICROMEGAS................................
( ) ( ) 20 11 11-13 15 20 21 ( ) 114cm 100cm 85cm () () 11 18 19 19-25 26 ( 1 ) 1 2 10 ( ) () 11 16 19 21 24-13 20 3 20 ( ) ( ) 14 15 19 20 23 29 13 20 4/15 600 400 5 7 1 8 5 7 20 3 1999 1000 100 86
A Responsive Processor for Parallel/Distributed Real-time Processing
E-mail: yamasaki@{ics.keio.ac.jp, etl.go.jp} http://www.ny.ics.keio.ac.jp etc. CPU) I/O I/O or Home Automation, Factory Automation, (SPARC) (SDRAM I/F, DMAC, PCI, USB, Timers/Counters, SIO, PIO, )
10 117 5 1 121841 4 15 12 7 27 12 6 31856 8 21 1983-2 - 321899 12 21656 2 45 9 2 131816 4 91812 11 20 1887 461971 11 3 2 161703 11 13 98 3 16201700-3 - 2 35 6 7 8 9 12 13 12 481973 12 2 571982 161703 11
0.45m1.00m 1.00m 1.00m 0.33m 0.33m 0.33m 0.45m 1.00m 2
24 11 10 24 12 10 30 1 0.45m1.00m 1.00m 1.00m 0.33m 0.33m 0.33m 0.45m 1.00m 2 23% 29% 71% 67% 6% 4% n=1525 n=1137 6% +6% -4% -2% 21% 30% 5% 35% 6% 6% 11% 40% 37% 36 172 166 371 213 226 177 54 382 704 216
MAX191 EV J
-0; Rev ; / µ µ PART TEMP. RANGE BOARD TYPE MAXEVSYS-DIP 0 C to +0 C Through-Hole MAXEVKIT-DIP 0 C to +0 C Through-Hole 0CMODULE-DIP 0 C to +0 C Through-Hole Evaluates: MAX Maxim Integrated Products Evaluates:
Product Data: 3053型 LAN-XI 12ch モジュール Japanese (BP2332)
PRODUCT DATA 3053 LAN-XI 12ch 12ch 3053 LAN-XI 12 ch 12ch 12 3053 LAN-XI LAN-XI ODS 12ch PULSE 7708 PC LAN-XI Notar 12ch 25.6 khz 130 db 24-bit 65.5 khz CCLD CCLD Deltatron ICP IEPE LAN DCPoE IEEE 802.3af
untitled
CMOS 376-851511 0277 (30) 1788 0277 (30)1707 e-mail: k_haruo@el.gunma-u.ac.jp AD AD AD [] AD AD AD [] ISSCC 2007 TSMC ISSCC2007 ISSCC2007 /DAC (regulation) (AGC) ADC/DAC AD AD AD [] AD CMOS SAR ADC Gr),,
LHC ALICE (QGP) QGP QGP QGP QGP ω ϕ J/ψ ALICE s = ev + J/ψ
8 + J/ψ ALICE B597 : : : 9 LHC ALICE (QGP) QGP QGP QGP QGP ω ϕ J/ψ ALICE s = ev + J/ψ 6..................................... 6. (QGP)..................... 6.................................... 6.4..............................
INSメイトV70G-MAX（1版2001.5）
POWER MSG CLR ENTER MENU DATA 4 5 6 7 8 9 0 4 5 6 4 5 4 6 5 4 6 5 7 6 7 8 9 0 P0 P9 P5 P7 P90 P65 P49 P40 P9 P54 P7 P69 P48 P98 P78 P8 P5 4 5 6 9 4 5 6 8 4 7 POWER MSG CLR ENTER MENU DATA POWER MSG
ATLAS アップグレードに向けた ミューオン検出器読み出し回路の研究開発
Open It FPGA 研 究 会 汎 用 VME マザーボード PT6 の 開 発 東 京 大 学 大 学 院 理 学 系 研 究 科 物 理 学 専 攻 素 粒 子 物 理 国 際 研 究 センター 坂 本 研 究 室 神 谷 隆 之 2011 年 2 月 16 日 2011/2/16 1 1. 開 発 の 背 景 2011/2/16 2 LHC と ATLAS のアップグレード LHC 加
EVBUM2149JP - 静電容量タッチセンサ用容量デジタルコンバータLSI評価キット取扱説明書
() (1 ) 4 EVAL BOARD USER S MANUAL LC717A00AR01GEVB LC717A00AR02GEVB LC717A00AR03GEVB LC717A00ARGPGEVB USB I 2 CMM FT232H USB LC717A00AR OS Windows XP (32 bit), Windows 7 (32 bit) 16 MB 500 kb USB2.0 1.
DVI
DVI December 2003 December 2003 ? December 2003 Page 3 Host Data Device Clock December 2003 Page 4 Data Skew Host Data Device Clock Setup Hold Data Skew December 2003 Page 5 Host Data Device Clock Setup
LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ
µ µ LT1398/LT1399 V IN A R G 00Ω CHANNEL A SELECT EN A R F 3Ω B C 97.6Ω CABLE V IN B R G 00Ω EN B R F 3Ω 97.6Ω V OUT OUTPUT (00mV/DIV) EN C V IN C 97.6Ω R G 00Ω R F 3Ω 1399 TA01 R F = R G = 30Ω f = 30MHz
XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices
XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2
京都 ATLAS meeting 田代 Thursday, July 11, 13 1
京都 ATLAS meeting 3.7. 田代 削減 先週のスライドより EI/FI と NSW を用いた の削減について after EI/FI cut after NSW cut -3 - - 3 trigger 数 : 5664 EI/FI cut 38 % 349965 NSW cut 6 % 3398 4 8 6 (offline pt> GeV) after EI/FI cut after
W 1983 W ± Z cm 10 cm 50 MeV TAC - ADC ADC [ (µs)] = [] (2.08 ± 0.36) 10 6 s 3 χ µ + µ 8 = (1.20 ± 0.1) 10 5 (Ge
![W 1983 W ± Z cm 10 cm 50 MeV TAC - ADC ADC [ (µs)] = [] (2.08 ± 0.36) 10 6 s 3 χ µ + µ 8 = (1.20 ± 0.1) 10 5 (Ge](/thumbs/91/105929864.jpg "W 1983 W ± Z cm 10 cm 50 MeV TAC - ADC ADC [ (µs)] = [] (2.08 ± 0.36) 10 6 s 3 χ µ + µ 8 = (1.20 ± 0.1) 10 5 (Ge")
22 2 24 W 1983 W ± Z 0 3 10 cm 10 cm 50 MeV TAC - ADC 65000 18 ADC [ (µs)] = 0.0207[] 0.0151 (2.08 ± 0.36) 10 6 s 3 χ 2 2 1 20 µ + µ 8 = (1.20 ± 0.1) 10 5 (GeV) 2 G µ ( hc) 3 1 1 7 1.1.............................
j9c11_avr.fm
AVR Type: AVR-M AVRL Issue date: September 211 RoHS EU Directive 22/95/EC PBB PBDE (1/1) SMD RoHS AVR AVR-M AVRL Varistor 2Zener diode Current(A) Positive direction 1 1 1 2 1 3 1 4 1 5 Zener diode /Vz:6.8V
untitled
+ From Tradeoffs of Receive and Transmit Equalization Architectures, ICC006,Bryan Casper, Intel Labs Transmitter Receiver 0 magnitude (db) 0 0 30 40 50 60 0 4 frequency (GHz). Receiver Transmitter FFE
高速データ変換
Application Report JAJA206 V+ R 5 V BIAS Q 6 Q R R 2 Q 2 Q 4 R 4 R 3 Q 3 V BIAS2 Q 5 R 6 V Ω Q V GS + R Q 4 V+ Q 2 Q 3 + V BE V R 2 Q 5 R Op Amp + Q 6 V BE R 3 Q 7 R 4 R 2 A A 2 Buffer 2 ± Ω Ω R G V+ Q.4.2
ATLAS実験における レベル2ミューオントリガーの性能評価
ATLAS 実験におけるレベル 2 ミューオントリガーの性能評価 所属 : 東大理 高エ研 A 神戸大自然 B CERN C 道前武 徳宿克夫 A 長野邦浩 A 小曽根健嗣 A 石川明正 B 大町千尋 B 蔵重久弥 B 河野能知 C Atlas-Japan HLTグループ 2008 年 9 月 23 日日本物理学会秋季大会 Level2 MuonTrigger System Level1 ~75[kHz]
Cyclone IIIデバイスのI/O機能
7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III
電力線重畳型機器認証技術
1 電力線重畳型認証技術 RFID over Power Line System ソニー株式会社コーポレート R&D 新規事業創出部門ホームエネルギーネットワーク事業開発部 和城賢典 2012 年 4 月 17 日 2 内容 イントロダクション 基本構造 測定結果 EV 充電スタンドへの取り組み 3 内容 イントロダクション 基本構造 測定結果 EV 充電スタンドへの取り組み 4 RFID の原理
MU120138A 10ギガビットイーサネットモジュール 製品紹介
Product Introduction MU120138A 10 ギガビットイーサネットモジュール MD1230B データクオリティアナライザ MP1590B ネットワークパフォーマンステスタ MU120138A 次世代 10GbE 測定モジュール 製品紹介 アンリツ株式会社 Slide 1 Express Flow 10GbE module MU120138A - 10 Gigabit Ethernet
PowerPoint プレゼンテーション
Xilinx FPGA Kinxte-160T-1 への High-resolution TDC の実装 2017.10.02 本多良太郎 ( 東北大学原子核物理 ) 1 J-PARCハドロン実験 K1.8実験 エリア 二次ビーム ライン 陽子ビーム T1標的 High-p/K1.1 実験エリア ハドロン実験の特徴 遅い取り出しによるDCビームのためランダムトリガーによるDAQ p,k,p分離のために時間分解能100
SCV in User Forum Japan 2003
Open SystemC Initiative (OSCI) SystemC - The SystemC Verification Standard (SCV) - Stuart Swan & Cadence Design Systems, Inc. Q0 Q1 Q2 Q3 Q4 Q5 2 SystemC Q0 Q1 Q2 Q3 Q4 Q5 3 Verification Working Group
untitled
MPPC 18 2 16 MPPC(Multi Pixel Photon Counter), MPPC T2K MPPC T2K (HPK) CPTA, MPPC T2K p,π T2K > 5 10 5 < 1MHz > 15% 200p.e. MIP 5p.e. p/π MPPC HPK MPPC 2 1 MPPC 5 1.1...................................
JIIAセミナー
Digital Interface IIDC URL teli.co.jp/ E-Mail http://www.toshiba-teli.co.jp teli.co.jp/ s-itokawa@toshiba-teli.co.jpteli.co.jp EIA,NTSC EIA,NTSC 4-5 JIIA JIIA - / Digital Interface Digital Interface IEEE1394
日本物理学会草稿
ATLAS 実験アップグレードに向けたレベル 1 ミューオントリガーにおける読み出し系の開発 日本物理学会 2012 年秋季大会於 : 京都産業大学 大谷育生, 坂本宏, 結束晃平, 二ノ宮陽一, 佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 ATLAS 日本 TGCグループ東大素セ 高エ研 A 京都大 B Open-It C 目次 研究の背景となる LHC
OPA134/2134/4134('98.03)
OPA OPA OPA OPA OPA OPA OPA OPA OPA TM µ Ω ± ± ± ± + OPA OPA OPA Offset Trim Offset Trim Out A V+ Out A Out D In +In V+ Output In A +In A A B Out B In B In A +In A A D In D +In D V NC V +In B V+ V +In
LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ
Dual High Speed, Low Power, Low Distortion, Voltage Feedback Amplifiers Literature Number: JAJS854 100MHz 3000V/ s 50mA 2.3mA/ 15V ADSL 5V VIP III (Vertically Integrated PNP) LM6171 Dual High Speed, Low
OPA277/2277/4277 (2000.1)
R OPA OPA OPA OPA OPA OPA OPA OPA OPA µ µ ± ± µ OPA ±± ±± ± µ Offset Trim Offset Trim In OPA +In -Pin DIP, SO- Output NC OPA Out A In A +In A A D Out D In D +In D Out A In A +In A A B Out B In B +In B
LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifi(jp)
LMV851,LMV852,LMV854 LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifiers Literature Number: JAJSAM3 LMV851/LMV852/LMV854 8MHz CMOS EMI LMV851/LMV852/LMV854 CMOS IC 40 125 LMV851/
デザインパフォーマンス向上のためのHDLコーディング法
WP231 (1.1) 2006 1 6 HDL FPGA TL TL 100MHz 400MHz HDL FPGA FPGA 2005 2006 Xilinx, Inc. All rights reserved. XILINX, the Xilinx logo, and other designated brands included herein are trademarks of Xilinx,
Introduction MPPC is new semiconductor photon sensor Technology is very similar to SiPM. Under development by Hamamatsu Photonics (HPK) MPPC have not
Multi Pixel Photon Counter T. Nakadaira KEK Introduction MPPC is new semiconductor photon sensor Technology is very similar to SiPM. Under development by Hamamatsu Photonics (HPK) MPPC have not been listed
「FPGAを用いたプロセッサ検証システムの製作」
FPGA 2210010149-5 2005 2 21 RISC Verilog-HDL FPGA (celoxica RC100 ) LSI LSI HDL CAD HDL 3 HDL FPGA MPU i 1. 1 2. 3 2.1 HDL FPGA 3 2.2 5 2.3 6 2.3.1 FPGA 6 2.3.2 Flash Memory 6 2.3.3 Flash Memory 7 2.3.4
R1LV1616H-I シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
QTC LSI Analog Timing Module QTC LSI
QTC chip CMOS 2006 1 27 QTC LSI Analog Timing Module QTC LSI QTC LSI QTC LSI Discriminator TDC PMT Signal Self Gate Q Charge and Discharge T Q T 電荷情報を時間に変換して TDC で AD 変換を行う QTC は内部にクロックを持たず Self gate で内部でタイミング信号を生成する
LM837 Low Noise Quad Operational Amplifier (jp)
Low Noise Quad Operational Amplifier Literature Number: JAJSBB7 600 Low Noise Quad Operational Amplifier 2000 8 Converted to nat2000 DTD ds009047tl/h/9047 33020 19860602 10 V/ s ( ); 8 V/ s ( ) 25 MHz
dr-timing-furukawa4.pptx[読み取り専用]
![dr-timing-furukawa4.pptx[読み取り専用]](/thumbs/93/112106674.jpg "dr-timing-furukawa4.pptx[読み取り専用]")
< kazuro.furukawa @ kek.jp > 1 2 Remote controlled automatic pattern arbitrator" Manual pattern generator" Recent typical operation. ~37Hz for KEKB LER (3.5GeV e+) ~12.5Hz for KEKB HER (8GeV e ) ~0.5Hz
02_Matrox Frame Grabbers_1612
Matrox - - Frame Grabbers MatroxRadient ev-cxp Equalizer Equalizer Equalizer Equalizer 6.25 Gbps 20 Mbps Stream channel Control channel Stream channel Control channel Stream channel Control channel Stream
LHC ATLAS W µν Z µµ
7TeV 35-67018 2011 / 01 / 20 LHC ATLAS W µν Z µµ 2011 1 20 2 2011 1 20 3 pp pp SppS (CERN): UA1 UA2 s = 0.63 TeV Tevatoron (Fermilab): CDF D0 s = 1.8, 1.96 TeV RHIC (BNL): PHENIX s = 0.5 TeV W µν ATLAS
Thick-GEM 06S2026A 22 3
Thick-GEM 06S2026A 22 3 (MWPC-Multi Wire Proportional Chamber) MPGD(Micro Pattern Gas Detector) MPGD MPGD MPGD MPGD GEM(Gas Electron Multiplier) GEM GEM GEM Thick-GEM GEM Thick-GEM 10 4 Thick-GEM 1 Introduction
JPS_draft.pptx
LHC-ATLAS 実験における高い運動量を持つジェットの b- タグの開発及び評価 小林愛音 江成祐二 A 川本辰男 A 東大理 東大素セ A 9pSK-6 9th September 4 日本物理学会 4 年秋季大会 Introduction 5 年から始まる LHC の運転では高い運動量を持った物理の解析が重要 新しい重いレゾナンスの探索 (à WW, tt, hhà jets) VHà bb
HardCopy IIIデバイスの外部メモリ・インタフェース
7. HardCopy III HIII51007-1.0 Stratix III I/O HardCopy III I/O R3 R2 R SRAM RII+ RII SRAM RLRAM II R HardCopy III Stratix III LL elay- Locked Loop PLL Phase-Locked Loop On-Chip Termination HR 4 36 HardCopy
DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter (jp)
DAC121S101 DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter Literature Number: JAJSA89 DAC121S101 12 D/A DAC121S101 12 D/A (DAC) 2.7V 5.5V 3.6V 177 A 30MHz 3 SPI TM QSPI MICROWIRE
16-Bit, Serial Input Multiplying Digital-to-Analog Converter (Rev. B
DAC8811 www.tij.co.jp ± ± µ ± µ ± V REF CS Power-On Reset DAC8811 D/A Converter 16 DAC Register 16 R FB I OUT CLK SDI Shift Register GND DAC8811C ±1 ±1 MSOP-8 (DGK) 4to 85 D11 DAC8811ICDGKT DAC8811C ±1
untitled
S ANIRTAO ANIR 1. 1.1. HAWAII-2 Rockwell Scientific Company(RSC: Teledyne) HAWAII-2 HAWAII-2 20482048 HgCdTe HAWAII-2 1 HAWAII-2 1 1 HAWAII-2 Rockwell Parameter Measured Performance Units Detector Interface
TULを用いたVisual ScalerとTDCの開発
TUL を用いた Visual Scaler と TDC の開発 2009/3/23 原子核物理 4 年 永尾翔 目次 目的と内容 開発環境 J-Lab におけるハイパー核分光 Visual Scaler TDC まとめ & 今後 目的と内容 目的 TUL, QuartusⅡ を用いて実験におけるトリガーを組めるようになる Digital Logic を組んでみる 内容 特徴 TUL,QuartusⅡ
A Study of Adaptive Array Implimentation for mobile comunication in cellular system GD133
A Study of Adaptive Array Implimentation for mobile comunication in cellular system 15 1 31 01GD133 LSI DSP CMA 10km/s i 1 1 2 LS-CMA 5 2.1 CMA... 5 2.1.1... 5 2.1.2... 7 2.1.3... 10 2.2 LS-CMA... 13 2.2.1...
Plastic Package (Note 12) Note 1: ( ) Top View Order Number T or TF See NS Package Number TA11B for Staggered Lead Non-Isolated Package or TF11B for S
Overture 68W ( ) 0.1 (THD N) 20Hz 20kHz 4 68W 8 38W SPiKe (Self Peak Instantaneous Temperature ( Ke)) SOA (Safe Operating Area) SPiKe 2.0 V ( ) 92dB (min) SN 0.03 THD N IMD (SMTPE) 0.004 V CC 28V 4 68W
1 2 3 1 34060120 1,00040 2,000 1 5 10 50 2014B 305,000140 285 5 6 9 1,838 50 922 78 5025 50 10 1 2
0120-563-506 / 9001800 9001700 123113 0120-860-777 163-8626 6-13-1 Tel.03-6742-3111 http://www.himawari-life.co.jp 1 2 3 1 34060120 1,00040 2,000 1 5 10 50 2014B 305,000140 285 5 6 9 1,838 50 922 78 5025
BIT -2-
2004.3.31 10 11 12-1- BIT -2- -3-256 258 932 524 585 -4- -5- A B A B AB A B A B C AB A B AB AB AB AB -6- -7- A B -8- -9- -10- mm -11- fax -12- -13- -14- -15- s58.10.1 1255 4.2 30.10-16- -17- -18- -19-6.12.10
4
I/O 2AO 0/4-20mA / DC6-18V 16Bit Ver. 1.0.0 2 750-563 Copyright 2006 by WAGO Kontakttechnik GmbH All rights reserved. 136-0071 1-5-7 ND TEL 03-5627-2059 FAX 03-5627-2055 http://www.wago.co.jp/io/ WAGO
Triple 2:1 High-Speed Video Multiplexer (Rev. C
www.tij.co.jp OPA3875 µ ± +5V µ RGB Channel OPA3875 OPA3875 (Patented) RGB Out SELECT ENABLE RED OUT GREEN OUT BLUE OUT 1 R G B RGB Channel 1 R1 G1 B1 X 1 Off Off Off 5V Channel Select EN OPA875 OPA4872
4
I/O 2AO DC0-10V/ 10V 16Bit Ver. 1.0.0 2 750-562 Copyright 2006 by WAGO Kontakttechnik GmbH All rights reserved. 136-0071 1-5-7 ND TEL 03-5627-2059 FAX 03-5627-2055 http://www.wago.co.jp/io/ WAGO Kontakttechnik
Stratix IIIデバイスの外部メモリ・インタフェース
8. Stratix III SIII51008-1.1 Stratix III I/O R3 SRAM R2 SRAM R SRAM RII+ SRAM RII SRAM RLRAM II 400 MHz R Stratix III I/O On-Chip Termination OCT / HR 4 36 R ouble ata RateStratix III FPGA Stratix III