ディジタルシステム設計

Save this PDF as:
 WORD  PNG  TXT  JPG

Size: px
Start display at page:

Download "ディジタルシステム設計"

Transcription

1 Z80 Z80 Z80 Z80 ROM RAM I/O Z80PIO Z80CTC Z80SIO R C L Tr OP TTL

2

3 MCB Z MC Z

4 Z80 Z80 TMPZ84015BF KL5C H8 H8 PIC Microchip Technology PIC

5 Z80 F A A' ALU B D H C E L IX IY SP PC C E L IR

6 Z80 A A F F B C D E H L BCDEHL IX IY SP CALL PC I R

7 Z80 A15 A14 A13 A12 A11 A10 A9 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 A8 WR RD M1 MREQ IORQ RFSH HALT WAIT INT NMI RESET BUSRQ BUSAK V GND CPU CPU Z80 CPU

8 Z80CPU A0-A15 H D7-D0 H M1 L OP OPOP MERQ L IORQ L

9 Z80CPU RD L CPU WR L CPU RFSH L HALT L CPUHALT NOP

10 Z80CPU WAIT L Z80CPU CPU INT L FF) BUSRQ NMI INT T NMI CPUH

11 Z80CPU RESET L RESETCPU IH RH BUSRQ L CPU BUSAK L CPU TTL

12 CPU T1 T2 T3 T4 T1 T2 T3 T1 T2 T3 MI M2 M3 (OP) () () CPU

13 OP M1 T1 T2 T3 T4 T1 A0A15 MREQ RD WAIT M1 DB0DB7 RFSH OP(M1)

14 OP M1 T1 T2 TW TW T3 T4 A0A15 MREQ RD DB0DB M1 WAIT RFSH OP

15 T1 T2 T3 T1 T2 T3 A0A15 MREQ RD WR (D0D7) WAIT 4-3

16 T1 T2 TW TW T3 T1 A0A15 MREQ RD (D0D7) WR (D0D7) WAIT 4-3A

17 A0A7 T1 T2 TW T3 T1 IORQ RD WAIT WR 4-4

18 T1 T2 TW TW T3 A0A7 IORQ RD WAIT WR 4-4A

19 M T Tx Tx Tx T1 BUSRQ BUSAK A0A15 D0D7 MREQRD WRIORQ RFSH 4-5 /

20 M T M1 T1 T2 TW TW* T3 INT A0A15 M1 MREQ IORQ WAIT RD 4-6 /

21 NM1 M T T1 T1 T2 T3 T4 A0A15 M1 MREQ RD RFSH 4-7

22 HALT INT or NM1 M1 M1 T4 T1 T2 T4 T1 T3 M1 T2 4-8

23 M T T1 T2 TW TW TW T3 M1 IORQ IORQ WAIT 1 4-6B 1/

24 Z80 LD ddnn dd <= nn OP dd dd BC 00 DE 01 HL 10 SP 11 HEX 01+ C Z P/V S N H M T

25 Z80 memory register direct addressing register indirect addressing immediate addressing index addressing relative addressing bit addressing

26 Z80

27 OP OP LD A, 80H A <= 80H

28 OP HL LD HL nn HL nn LD HL H

29 OP RST H H RST H H RST H H RST H H

30 OP OP OP JR e PC PC+e JRe

31 OP LD A nn A nn LD A H HA

32 OP OP OP LD A IX A IX A

33 OP OP LD B C B C

34 OP OP ADD A B A A+B EX DE HL DE HL

35 OP LD A, HL A HL) HLA

36 Z80 CPU BIT A A F RES HL SET IX HL

37 1. ADD A, B A <= A + B 2. LD A, (0100H) A <= (0100H)

38 Z80 data transfer instruction ) ( operation instruction ) ( branch instruction ) ( subroutine call / returninstruction ) ( input / output instruction ) CPU( CPU control instruction )

39 LD LD LD nn nn LD nn) (nn) LD nn (nn) LD A A LD A A ABCDEHL n nn BC,DEHL PUSH SP H SPL POP L SP H SP

40 ADD ADD A,n A A+n ADC ADC A,n A A n + CY SUB SUB s A A - s SBC SBC s A A s - CY AND AND s A A s XOR XOR s A A s OR OR s A A s CP CP s A - s ( INC INC r r DEC DEC r r r 1

41 JP nn JP ccnn PC nn if cc = true, PC <= nn cc NZ Z= Z Z= NC CY MSB C CY MSB PO P= PE P P S MSB M S MSB

42 CALL nn PC PC<=nn SP-1)PCH SP-2PCL PCnn RET PC PCLSPPCHSPSPSP+1 CALL ccnn RET cc cccall ccret NZ Z= Z Z= NC CY MSB C CY MSB PO P= PE P P S MSB M S MSB

43 IN A, (n) A IN r, ( C ) r <= ( C ) C OUT (n)a A OUT C)A CA OTIROUTDOTDRINIINIRINDINDR

44 CPU NOP HALT DI EI IM0 IM1 IM A H I

45 CY RLC CY SLA CY RRC CY SRA CY RL CY SRL CY RR B3 B0 B7 B B3 B0 B3 B0 B7 B B3 B0 Acc HL) RLD Acc HL) RRD

46 CPI ; CPIR ; A(HL) HL <= HL+1 BC <= BC++1 HL)A A(HL) HL <= HL+1 BC <= BC++1 HL)A BC CPD A=(HL), HL <= HL-1, BC <= BC-1 HL)A CPDR ; A=(HL), HL <= HL-1, BC <= BC-1 HL)A BC

47 EXX BC BC DE DE HL HL EX DE, HL DE HL EX AF, AF AF AF EX SP), HL L SP) H SP+1) EX SP), IX IXL SP) IXH SP+1) EX SP) IY IYL SP) IYH SP+1)

48 RST 0 H C7H RST 8 H CFH RST 16 H D7H RST 24 H DFH RST 32 H E7h RST 40 H EFH RST 48 H F7H RST 56 H FFH

49 DAA A CPL A NEG CCF SCF AA A CY

50 LDI (DE) <= (HL), DE <= DE+1, HL <= HL+1, BC <= BC-1 HL)DE LDIR (DE) <= (HL), DE <= DE+1, HL <= HL+1, BC <= BC-1 HL)DEBC LDD (DE) <= (HL), DE <= DE1, HL <= HL1, BC <= BC1 HL)DE LDDR (DE) <= (HL), DE <= DE1, HL <= HL1, BC <= BC1 HL)DEBC

51

52

53 Σ

54

55

56 CPU

57

58

59 MSB LSB S Z X H X P/V N CY S MSB=1 Z X H X P/V N ADD SUB CY MSB

60

61

62

63

64

65

66

67

68 START CALL CALL CALL CALL CALL CALL N START START RETI START RETI CALL START START N RETI RETI

69 Z80 INT Z80 CPU Vcc I/O I/O I/O I/O4 06H 00H 02H 04H IEI IEO IEI IEO IEI IEO IEI IEO I H H H H L L L L L 0000H IO2 H I IO2 H ;PIO MODO H 00H ORG 0000H 2802H 30H LD SP, 0000H 00H 40H IM H 00H LD A, 28H 50H LD I, A 3000H 4000H 5000H FFFFH LD A, B OUT (PIOCON), A LD A,00H OUT (PIOCON),A LD A, B ; OUT (PIOCON), A

70 Z80 Vcc H H H H H IEI IEO IEI IEO IEI IEO IEI IEO Vcc H H H L L IEI IEO IEI IEO IEI IEO IEI IEO Vcc H H L L L IEI IEO IEI IEO IEI IEO IEI IEO Vcc H H H L L IEI IEO RETI IEI IEO IEI IEO RETI Vcc H H H H IEI IEO IEI IEO RETI IEI IEO H RETI

71

72

73

74

75 16 Add BUS Data BUS 8 13 Control BUS CPU ROM RAM I/O1 I/O2 I/O i8255 Z80PIO CPU ROM RAM I/O INPUT/OUTPUT CPU etc

76 CPU CPU ON CPU

77 IC Read write memory RWM read only memory ROM

78 IC IC RAM RAM random access memory PROM programmable ROM ROM read only memory SAM sequential access memory EPROM erasable PROM DRAM dynamic RAM SRAM static RAM EEPROM electrically erasable PROM EPROM ROM CCD charge coupled device)

79

80 Kbit 4 Kbit KB Kbit KB Mbit 131KB = Gbit MB

81 K D7 D0 Bit bit bit

82 ROM KB H 1FFFH 2764 RAM KB H FFFH 6264

83 i i C

84 D7 PA7 A D0 PA0 PC7 CS RD WR PC4 PC3 PC0 PB7 A1 A0 B RESET PB0

85 i CPU CPU A A PA A PA-PA7 PC4-PC7 RD PC-PC WR A1 A0 RESET PB-PB CS

86 i PA PC PC PB PAPA PC PB PC PB PA A CPC7-PC3

87 i D6D5 D6D5 D6D5X A OUTPUT INPUT C B OUTPUT INPUT A,B A,B A B C D7 D6 D5 D4 D3 D2 D1 D0 OUTPUT INPUT

88 i C D3 D2 D1 PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 H") L") D7 D6 D5 D4 D3 D2 D1 D0

89

90 Z80PIO Z80PIO

91

92 Z80PIO

93 PIO D7 D6 D5 D4 D3 D2 D1 D0 M1 M0 X X NO YES D7 D6 D5 D4 D3 D2 D1 D0 IO7 IO6 IO5 IO4 IO3 IO2 IO1 IO0 D7 D6 D5 D4 D3 D2 D1 D0 EI A/O H/L MF NO YES D7 D6 D5 D4 D3 D2 D1 D0 MB7 MB6 MB5 MB4 MB3 MB2 MB1 MB0 NO YES D7 D6 D5 D4 D3 D2 D1 D0 V7 V6 V5 V4 V3 V2 V1 V0 Z80PIO D0

94

95

96

97 i

98 (transmitter data (receiver data (data set read) data terminal ready) clear to send) request to send) TxE (transmitter empty) (transmitter ready) xe=1 RxRDY(receiver ready) TxC (transmitter clock) receiver clock)

99

100 Z80CTC

101

102 Z80SIO

103

104

105

106

107 PNPNPN

108 TTL

109

110 OP

111 OP

112 OP

113 OP

114 OP

115 OP

116 OP

117 OP

118 FET

119 OR,NOR)

120 (AND NAND)

121 (BUFFER NOR)

122

123

124 ONH

125

126

127

128

129

130

131

132 i

133

134

135 LED

136

137

138

139

140

141

142

143

144

145

<5A2D38308A E9197BF2E786C73>

<5A2D38308A E9197BF2E786C73> A.Z-80 レジスタ構成図 主レジスタ 補助レジスタ アキュームレータ A フラグレジスタ F アキュームレータ A' フラグレジスタ F' B C B' C' D E D' E' 汎用レジスタ H L H' L' インタラプトベクトルレジスタ I メモリリフレッシュレジスタ R インデックスレジスタ IX インデックスレジスタ IY 専用レジスタ スタックポインタ SP プログラムカウンタ PC

More information

「FPGAを用いたプロセッサ検証システムの製作」

「FPGAを用いたプロセッサ検証システムの製作」 FPGA 2210010149-5 2005 2 21 RISC Verilog-HDL FPGA (celoxica RC100 ) LSI LSI HDL CAD HDL 3 HDL FPGA MPU i 1. 1 2. 3 2.1 HDL FPGA 3 2.2 5 2.3 6 2.3.1 FPGA 6 2.3.2 Flash Memory 6 2.3.3 Flash Memory 7 2.3.4

More information

DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit)

DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit) 2016.4.1 II ( ) 1 1.1 DRAM RAM DRAM DRAM SRAM RAM SRAM SRAM SRAM SRAM DRAM SRAM SRAM DRAM SRAM 1.2 (DRAM, Dynamic RAM) (SRAM, Static RAM) (RAM Random Access Memory ) DRAM 1 1 1 1 SRAM 4 1 2 DRAM 4 DRAM

More information

ND80ZⅢ応用プログラムq

ND80ZⅢ応用プログラムq Z80 命令説明書 ( 有 ) 中日電工 目次 [ はじめに ] 1 Ⅰ. レジスタについて 1 Ⅱ. 8 ビット転送命令 1 1.LD, 1 2.LD,(HL) 1 3.LD (HL), 1 4.LD,n 1 5.LD (HL),n 1 6.LD A,(BC) 2 7.LD A,(DE) 2 8.LD A,(nn) 2 9.LD (BC),A 2 10. LD (DE),A 2 11. LD (nn),a

More information

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM 2014/4/22 1 1.1 SRAM SRAM 1 128K 1M 128K 8 17 8 SRAM CS 1 OE 2 WE 3 CS OE WE V CC V SS 1: SRAM SRAM 2 2 (a) t ACC t RC 1 2 (b) t CSW CS 1 chip select 2 output enable 3 write enable 1 c 2014 2 t WC 1 2:

More information

                 ZB11W取扱説明書

                 ZB11W取扱説明書 KL5C8012(Z80) 命令説明書 ( 有 ) 中日電工 目次 Ⅰ. レジスタについて 1 Ⅱ. 8 ビット転送命令 2 1.LD, 2 2.LD,(HL) 2 3.LD (HL), 2 4.LD,n 2 5.LD (HL),n 2 6.LD A,(BC) 2 7.LD A,(DE) 3 8.LD A,(nn) 3 9.LD (BC),A 3 10. LD (DE),A 3 11. LD (nn),a

More information

76 3 B m n AB P m n AP : PB = m : n A P B P AB m : n m < n n AB Q Q m A B AQ : QB = m : n (m n) m > n m n Q AB m : n A B Q P AB Q AB 3. 3 A(1) B(3) C(

76 3 B m n AB P m n AP : PB = m : n A P B P AB m : n m < n n AB Q Q m A B AQ : QB = m : n (m n) m > n m n Q AB m : n A B Q P AB Q AB 3. 3 A(1) B(3) C( 3 3.1 3.1.1 1 1 A P a 1 a P a P P(a) a P(a) a P(a) a a 0 a = a a < 0 a = a a < b a > b A a b a B b B b a b A a 3.1 A() B(5) AB = 5 = 3 A(3) B(1) AB = 3 1 = A(a) B(b) AB AB = b a 3.1 (1) A(6) B(1) () A(

More information

SED1353 Technical Manual

SED1353 Technical Manual SED1353 Series Dot Matrix Graphics LCD Controller MF119-1b 1. 2. 3. 4. 5. 6. MS-DOS Windows Microsoft PC/AT VGA IBM International Business Machines SEIKO EPSON CORPORATION 1997 SED1353 Series Dot Matrix

More information

1 ( ) 2 D-A D-A KUE-CHIP2 KUE-CHIP2 KUE-CHIPP2 KUE-CHIP (1) 2.2 D-A KUE-CHIP2 2.1 KUE-CHIP D-A

1 ( ) 2 D-A D-A KUE-CHIP2 KUE-CHIP2 KUE-CHIPP2 KUE-CHIP (1) 2.2 D-A KUE-CHIP2 2.1 KUE-CHIP D-A 2 2010 11 8 0 9 5 7 0 7 B 2010 11 15 095701B 095703J 1 ( ) 2 D-A D-A KUE-CHIP2 KUE-CHIP2 KUE-CHIPP2 KUE-CHIP2 3 3.1 (1) 2.2 D-A KUE-CHIP2 2.1 KUE-CHIP D-A 2.11 1 3.2 (2) () () 3.2.1 (a) 1. 1 1: () 00 C0

More information

3 1EEPROMElectrically Erasable PROM PROMProgrammable ROM 2 EEPROM 3

3 1EEPROMElectrically Erasable PROM PROMProgrammable ROM 2 EEPROM 3 1 ROM 3 1EEPROMElectrically Erasable PROM PROMProgrammable ROM 2 EEPROM 3 000 001 EEPROM 3FF 14bit1024 A B 00 INDIRECT ADDR 80 INDIRECT ADDR 01 TMR0 81 OPTION 02 PCL 82 PCL 03 STATUS 83 STATUS 04 FSR 84

More information

取扱説明書 [F-02F]

取扱説明書 [F-02F] F-02F 4. 2 3 4 5 6 7 8 9 0 2 3 4 5 6 7 8 a b c d a b c d a b cd 9 e a b c d e 20 2 22 ab a b 23 a b 24 c d e 25 26 o a b c p q r s t u v w d h i j k l e f g d m n a b c d e f g h i j k l m n x 27 o

More information

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ 2. NII51002-8.0.0 Nios II Nios II Nios II 2-3 2-4 2-4 2-6 2-7 2-9 I/O 2-18 JTAG Nios II ISA ISA Nios II Nios II Nios II 2 1 Nios II Altera Corporation 2 1 2 1. Nios II Nios II Processor Core JTAG interface

More information

26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1

26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA 272 11 05340 26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA skewed L2 FPGA skewed Linux

More information

untitled

untitled PIC Pic MPLAB HEX Pic PIC 18CXXX 14000 17CXXX 16C92X 16F8XX 16C7XX 16C6XX 16C62X 16F8X 12C5XX 16C5X 16C55X 12C6XX d f b f k k PIC 4 2 1 2 1 SPI SPI,SSART SPI 4 5 8 1 2 SPI,USART 1 64 128 256 8 (10bit)

More information

RMWV3216A Series Datasheet

RMWV3216A Series Datasheet 32Mbit 低 消 費 電 力 SRAM (2M word 16bit) R10DS0259JJ0100 Rev.1.00 概 要 RMWV3216A シリーズは 2,097,152 ワード 16 ビット 構 成 の 32M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMWV3216A

More information

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2

More information

DB0

DB0 IRQ CS# A0 RD# WR# DB0- CPU I/F FIFO/RAM 88 Timing Control Key In Control Scan Counter SHIFT CNTl/STB RL0-# SL0- BD# RESET CLK Display RAM 8 Display Drive OUTB0- OUTA0- RL# RL# RL# RL# RESET RD# WR# GND

More information

Microsoft Word - .....J.^...O.|Word.i10...j.doc

Microsoft Word - .....J.^...O.|Word.i10...j.doc P 1. 2. R H C H, etc. R' n R' R C R'' R R H R R' R C C R R C R' R C R' R C C R 1-1 1-2 3. 1-3 1-4 4. 5. 1-5 5. 1-6 6. 10 1-7 7. 1-8 8. 2-1 2-2 2-3 9. 2-4 2-5 2-6 2-7 10. 2-8 10. 2-9 10. 2-10 10. 11. C

More information

Untitled

Untitled R1LV0816ABG -5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0295-0100 Rev.1.00 2009.12.14 R1LV0816ABG 0.15µm CMOS 524,288 16 RAM TFT R1LV0816ABG R1LV0816ABG 7.5mm 8.5mm BGA (f-bga [0.75mm, 48 ])

More information

imai@eng.kagawa-u.ac.jp No1 No2 OS Wintel Intel x86 CPU No3 No4 8bit=2 8 =256(Byte) 16bit=2 16 =65,536(Byte)=64KB= 6 5 32bit=2 32 =4,294,967,296(Byte)=4GB= 43 64bit=2 64 =18,446,744,073,709,551,615(Byte)=16EB

More information

RMLV0816BGBG Datasheet

RMLV0816BGBG Datasheet 8Mbit 低 消 費 電 力 SRAM (512k word 16bit) R10DS0229JJ0200 Rev.2.00 概 要 RMLV0816BGBG は 524,288 ワード 16 ビット 構 成 の 8M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMLV0816BGBG

More information

R1EX24256BSAS0I/R1EX24256BTAS0I データシート

R1EX24256BSAS0I/R1EX24256BTAS0I データシート R1EX24256BSAS0I R1EX24256BTAS0I Two-wire serial interface 256k EEPROM (32-kword 8-bit) R10DS0003JJ0400 Rev.4.00 R1EX24xxx 2 EEPROM ROM MONOS CMOS 64 1.8V 5.5V 2 (I 2 C ) 400kHz 2.0μA (max) 1.0mA (max)

More information

SIRIUS_CS3*.indd

SIRIUS_CS3*.indd SIRIUS Innovations SIRIUS SIRIUS Answers for industry. SIRIUS SIRIUS S00 S0 SIRIUS SIRIUS ZX0-ORAZ-0AB0 7.5kW 6 S00 7 8 7.5kW 9 S00 0 8.5kW S0 8.5kW S0 5 6 7 IO-Link AS-InterfaceRT 8 8US 5 6 SIRIUS SIRIUS

More information

1 509 12kg 1 ( ) L 9/19 6 00 SA8 20---8 30 PA10 30 IC12 30 12 40 13 12 14 00 15 40 9/20 4 00--- 5 30--- 6 20 7 00-8 00---8 15 9 20 7 9 45---10 00 10 40--- 11 00 11 45---11 55 12 20---12 35 13 20 14 40

More information

05秋案内.indd

05秋案内.indd 1 2 3 4 5 6 7 R01a U01a Q01a L01a M01b - M03b Y01a R02a U02a Q02a L02a M04b - M06b Y02a R03a U03a Q03a L03a M08a Y03a R04a U04a Q04a L04a M09a Y04a A01a L05b, L07b, R05a U05a Q05a M10a Y05b - Y07b L08b

More information

Microsoft PowerPoint - NxLec-2010-11-01.ppt

Microsoft PowerPoint - NxLec-2010-11-01.ppt 2010 年 後 学 期 レポート 問 題 計 算 機 アーキテクチャ 第 二 (O) 4. シングルサイクルプロセッサの 実 装 とパイプライン 処 理 大 学 院 情 報 理 工 学 研 究 科 計 算 工 学 専 攻 吉 瀬 謙 二 kise _at_ cs.titech.ac.jp S321 講 義 室 月 曜 日 5,6 時 限 13:20-14:50 1 1. 1から100までの 加 算

More information

Microsoft Word - 10_TKT_report02.docx

Microsoft Word - 10_TKT_report02.docx 28 10:00-12:00 15:00-17:00 IC 29 30 2010 31 32 33 34 2 16 1/3 PTA 10 1/3 60 70 2 19:00 21:00 60 4 35 1986 6 150 1 10 1000 1 10 50 60 1 only 21 2 51 40 60 2 1 ex. 36 73 44 6 2011 80 13 5 8 60 30 80 1 54

More information

TN-12-15: N25QとSpansion S25FL フラッシュ デバイスの比較

TN-12-15: N25QとSpansion S25FL フラッシュ デバイスの比較 テクニカルノート TN-12-15: と Spansion フラッシュ デバイスの 比 較 はじめに Comparing Micron and Spansion Flash Devices はじめに 本 テクニカルノートは Micron (32Mb または 64Mb) と Spansion フラッ シュ メモリ デバイスの 機 能 を 比 較 することを 目 的 としています 比 較 した 機 能

More information

000 001

000 001 all-round catalogue vol.2 000 001 002 003 AA0102 AA0201 AA0701 AA0801 artistic brushes AA0602 AB2701 AB2702 AB2703 AB2704 AA0301 AH3001 AH3011 AH3101 AH3201 AH3111 AB3201 AB3202 AB2601 AB2602 AB0701 artistic

More information

ラダー図によるH8マイコン活用入門

ラダー図によるH8マイコン活用入門 1 1-1 1-1 9 AA0 LD B, 00 ; B00 IN A, (30h) ; A30h LD C, A ; C AND 01h ; 0AND JR NZ, AA1 ; 0AA1 LD A, 01h ; 0ONA01 OR B ; B01 AA1 LD A, C ; A AND 02h ; 1AND JR NZ, AA2 ; 0AA2 LD A, 02h ; 0ONA02 OR B ; B11

More information

2 1,384,000 2,000,000 1,296,211 1,793,925 38,000 54,500 27,804 43,187 41,000 60,000 31,776 49,017 8,781 18,663 25,000 35,300 3 4 5 6 1,296,211 1,793,925 27,804 43,187 1,275,648 1,753,306 29,387 43,025

More information

R1LV0816ASB データシート

R1LV0816ASB データシート R1LV0816ASB 5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0292-0100 Rev.1.00 2009.11.30 概 要 R1LV0816ASB は シリコンゲート 0.15µm CMOS プロセス 技 術 を 用 いた 524,288 語 16 ビット 構 成 を 持 ち 単 一 電 源 で 動 作 する 非 同 期

More information

2003 10 2003.10.21 70.400 YES NO NO YES YES NO YES NO YES NO YES NO NO 20 20 50m 12m 12m 0.1 ha 4.0m 6.0m 0.3 ha 4.0m 6.0m 6.0m 0.3 0.6ha 4.5m 6.0m 6.0m 0.6 1.0ha 5.5m 6.5m 6.0m 50m 18 OK a a a a b a

More information

untitled

untitled PS2 Scan CodeASCII PS2 Scan Code ASCII PS2 ASCII Pin IC TTL C 1byte ASCII 2byte(FunctionKey ) Shift,Ctrl,Alt,CapsLock,NumLock Function Key Pin Vcc(V) GND N.C PIC12F629 Or PS2 Clock PIC12F675 Out Put Enable

More information

c a a ca c c% c11 c12 % s & %

c a a ca c c% c11 c12 % s & % c a a ca c c% c11 c12 % s & % c13 c14 cc c15 %s & % c16 c211 c21% c212 c21% c213 c21% c214 c21% c215 c21% c216 c21% c23 & & % c24 c25 c311 c312 % c31 c315 c32 c33 c34 % c35 c36 c37 c411 c N N c413 c c414c

More information

Microsoft Word - archip.doc

Microsoft Word - archip.doc 131 71 71 71 7 1 71 71 71 71 71 71 7 1 71 71 71 71 71 71 7-1 71 71 71 71 71 71 7-1 71 71 7 1 71 71 71 71 71 71 71 71 71 71 71 71 71 71 7 1 71 71 71 71 71 71 7 1 71 71 71 71 71 71 71 71 71 71 71 71 71 71

More information

1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i

1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i 1030195 15 2 10 1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i 4-3-3 47 5 52 53 54 55 ii 1 VHDL IC VHDL 5 2 3 IC 4 5 1 2

More information

140 120 100 80 60 40 20 0 115 107 102 99 95 97 95 97 98 100 64 72 37 60 50 53 50 36 32 18 H18 H19 H20 H21 H22 H23 H24 H25 H26 H27 1 100 () 80 60 40 20 0 1 19 16 10 11 6 8 9 5 10 35 76 83 73 68 46 44 H11

More information

ごあいさつ

ごあいさつ 2004 11 7 10 00 2004 13:0014:00 16 00 2004 3 5N S24 29 34 39 44 49 54 59H1 6 11. URL 1 7 2005 2 1 1210 121 149 187 149 606 137 134 177 156 604 162 11 1 2004 2 1241 135 126 120 233 614 145 131 131 220 627

More information

案内(最終2).indd

案内(最終2).indd 1 2 3 4 5 6 7 8 9 Y01a K01a Q01a T01a N01a S01a Y02b - Y04b K02a Q02a T02a N02a S02a Y05b - Y07b K03a Q03a T03a N03a S03a A01r Y10a Y11a K04a K05a Q04a Q05a T04b - T06b T08a N04a N05a S04a S05a Y12b -

More information

LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp)

LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp) LM9822 LM9822 3 Channel 42-Bit Color Scanner Analog Front End Literature Number: JAJS680 LM9822 3 42 LM9822 AFE CIS CCD CDS / LM9822 14 6MHz ADC 600 / CCD CDS CCD CIS TTL/CMOS 14 6MHz 5V 5% I/O 3.3V 10%

More information

合併後の交付税について

合併後の交付税について (1) (2) 1 0.9 0.7 0.5 0.3 0.1 2 3 (1) (a), 4 (b) (a), (c) (a) 0.9 0.7 0.5 0.3 0.1 (b) (d),(e) (f) (g) (h) (a) (i) (g) (h) (j) (i) 5 (2) 6 (3) (A) (B) (A)+(B) n 1,000 1,000 2,000 n+1 970 970 1,940 3.0%

More information

2 1997 1M SRAM 1 25 ns 1 100 250 1,000 DRAM 60 120 ns 50 5 10 50 10 20 ms 5,000,000 0.1 0.2 1

2 1997 1M SRAM 1 25 ns 1 100 250 1,000 DRAM 60 120 ns 50 5 10 50 10 20 ms 5,000,000 0.1 0.2 1 1 2 1997 1M SRAM 1 25 ns 1 100 250 1,000 DRAM 60 120 ns 50 5 10 50 10 20 ms 5,000,000 0.1 0.2 1 CPU 1 1 2 2 n CPU SRAM DRAM CPU 3 4 5 6 7 N+ N+ P SRAM DRAM 8 Computer Architecture 9 DRAM 3 4 10 11 Ta 2

More information

O E ( ) A a A A(a) O ( ) (1) O O () 467

O E ( ) A a A A(a) O ( ) (1) O O () 467 1 1.0 16 1 ( 1 1 ) 1 466 1.1 1.1.1 4 O E ( ) A a A A(a) O ( ) (1) O O () 467 ( ) A(a) O A 0 a x ( ) A(3), B( ), C 1, D( 5) DB C A x 5 4 3 1 0 1 3 4 5 16 A(1), B( 3) A(a) B(b) d ( ) A(a) B(b) d AB d = d(a,

More information

21 1 1 1 2 2 5 7 9 11 13 13 14 18 18 20 28 28 29 31 31 34 35 35 36 37 37 38 39 40 56 66 74 89 99 - ------ ------ -------------- ---------------- 1 10 2-2 8 5 26 ( ) 15 3 4 19 62 2,000 26 26 5 3 30 1 13

More information

untitled

untitled 1 2 1 1 2 3 1 2 1 2 4 0,76 4 5 0,1 1970 1974 1993 6 7 8 9 4 1920 10 1960 1971 ( ) IC 11 1980 1990 1992 1987 0,269 1996 0,023 2001 2002 1996 1996 1 98 27 70 1 3 7 12 2003 63 2 13 3 5 1 13 5 14 2 14 2 14

More information

PSCHG000.PS

PSCHG000.PS a b c a ac bc ab bc a b c a c a b bc a b c a ac bc ab bc a b c a ac bc ab bc a b c a ac bc ab bc de df d d d d df d d d d d d d a a b c a b b a b c a b c b a a a a b a b a

More information

1 1 (1) 1 1 1 (2) 1 (3) 3 3 4 4 2 6 (1) 6 (2) 6 6 6 7 3 7 (1) 7 7 9 10 10 11 (2) 12 12 14 16 (3) 17 17 18 (4) 18 18 18

1 1 (1) 1 1 1 (2) 1 (3) 3 3 4 4 2 6 (1) 6 (2) 6 6 6 7 3 7 (1) 7 7 9 10 10 11 (2) 12 12 14 16 (3) 17 17 18 (4) 18 18 18 1 1 (1) 1 1 1 (2) 1 (3) 3 3 4 4 2 6 (1) 6 (2) 6 6 6 7 3 7 (1) 7 7 9 10 10 11 (2) 12 12 14 16 (3) 17 17 18 (4) 18 18 18 ( ) 20 10 26 39 1 2 ( ) 3 338 4 5 6 22 10 7 50 60 8 600 400 600 400 9 10 454 11 45

More information

DS04-21361-4

DS04-21361-4 Cypress () FUJITSU SEMICONDUCTOR DATA SHEET DS4 236 4 ASSPDTS Bi-CMOS PLL (. GHz PLL) MB5F7SL MB5F7SL,, MHz 2 PLL (Phase Locked Loop) LSI Bi CMOS, 5 ma (VCC 2.7 V), VCC 2.4 V,.5 ma, 6 ma 2, MB5F7SL,, MHz

More information

untitled

untitled I RITE A B C D E F A B C LSI D LSI E/ F / G H I J K/ L / M A B 1 Intelligent Thermal Technology 2 17 18 19 LSI / LSI / / / 3 A IT 105-130 180 IT 4 off 5 6 B IT A RECO-View 630BF 100 7 100 100 RD919 A 8

More information

1 124

1 124 7 1 2 3 4 5 6 7 8 9 10 11 12 1 124 Phoenix - AwardBIOS CMOS Setup Utility Integrated Peripherals On-Chip Primary PCI IDE [Enabled] IDE Primary Master PIO [Auto] IDE Primary Slave PIO [Auto] IDE Primary

More information

ISTC 3

ISTC 3 B- I n t e r n a t i o n a l S t a n d a r s f o r Tu b e r c u l o s i s C a r (ÏS r c ) E d is i k e - 3 ) a =1 / < ' 3 I n t e r n a t i o n a l s t a n d a r d s f o r T B C a r e e «l i s i k e 3

More information

122 6 A 0 (p 0 q 0 ). ( p 0 = p cos ; q sin + p 0 (6.1) q 0 = p sin + q cos + q 0,, 2 Ox, O 1 x 1., q ;q ( p 0 = p cos + q sin + p 0 (6.2) q 0 = p sin

122 6 A 0 (p 0 q 0 ). ( p 0 = p cos ; q sin + p 0 (6.1) q 0 = p sin + q cos + q 0,, 2 Ox, O 1 x 1., q ;q ( p 0 = p cos + q sin + p 0 (6.2) q 0 = p sin 121 6,.,,,,,,. 2, 1. 6.1,.., M, A(2 R).,. 49.. Oxy ( ' ' ), f Oxy, O 1 x 1 y 1 ( ' ' ). A (p q), A 0 (p q). y q A q q 0 y 1 q A O 1 p x 1 O p p 0 p x 6.1: ( ), 6.1, 122 6 A 0 (p 0 q 0 ). ( p 0 = p cos

More information

卒業論文.PDF

卒業論文.PDF 234 1 1 1.1 1 1.2 4 1.3 4 2 5 2.1 5 2.2 6 2.3 7 2.3.1 7 2.3.2 8 2.3.3 9 2.3.4 9 2.3.5 9 2.3.6 9 3 1 3.1 3.2 3.3 11 3.4 14 3.4.1 14 3.4.2 15 3.5 16 3.6 17 i 4 2 18 4.1 18 4.2 19 4.2.1 2m/sec 2 4.2.2 3m/sec

More information

1.ppt

1.ppt /* * Program name: hello.c */ #include int main() { printf( hello, world\n ); return 0; /* * Program name: Hello.java */ import java.io.*; class Hello { public static void main(string[] arg)

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション コンピュータアーキテクチャ 第 7 週命令セットアーキテクチャ ( 命令の表現 命令の実行の仕組 ) 2013 年 11 月 6 日 金岡晃 授業計画 第 1 週 (9/25) 第 2 週 (10/2) 第 3 週 (10/9) 第 4 週 (10/16) 第 5 週 (10/23) 第 6 週 (10/30) 第 7 週 (11/6) 授業概要 2 進数表現 論理回路の復習 2 進演算 ( 数の表現

More information

3 57 210 57 JR 57325 132 28 IC JCT 28 4.1.1 4.1.1 4.1.2 4.1.2 4.1.1 11 35) 4.1.3 4.1.4 4.1.5 77 4.1.1 4.1.2 4.1.3 4.1.2 11 4.1.4 4.1.5 78 298 299 298 325 298 57 299 471 650 299 298 325 400m 640m 4.1.3

More information

untitled

untitled 18 12 10 40 H5N1 2005 11 WHO 2005 12 2006 6 (H5N1) 10 25 1,700 ( 1,300 2,500 ) 200 53 64 17 30% 3,785,000 291,200 3 14,100 4 30% 57,600 4,430 3 1,150 320 210 4 2% 0.56% () ) 1 10 2 3A (2B) 3B 4A5A 6A 4B

More information

ANDIAMO Manual

ANDIAMO Manual DirectOut Technologies D.O.TEC ANDIAMO Version 1.0 Copyright Note page 2 / 28 Table of contents Table of contents About This Manual 4 How to Use This Manual 4 Conventions 4 CHAPTER 1: Overview 5 Introduction

More information

layout_04.indd

layout_04.indd 第 三 種 電 気 主 任 技 術 者 理 論 編 1. 2. 3. 4. 5. 6. 7. 8. 9. Y 10. 11. 12. RL RC 13. 14. RLC 15. RLC 16. 17. 18. 19. 20. 21. Y 22. Y 23. 5 6 7 8 9 10 12 15 17 19 21 23 25 32 35 37 39 41 43 45 47 49 50 52 24. 25.

More information

OAKS16-BoardKit

OAKS16-BoardKit CDROM OAKS16 CDROM TOOLS DOC OPTION OAKS16-M30620FCAFP RS232C OAKS16-M30620FCAFP KD30 NC30WA OAKS16-M30620FCAFP OAKS16-M30620FCAFP OAKS16-EXBOARD OAKS16-EXBOARD RS232C 次の画面が表示されます FlashStart 00000h

More information

, ,279 w

, ,279 w No.482 DEC. 200315 14 1754,406 100.0 2160,279 w 100 90 80 70 60 50 40 30 20 10 28.9 23.8 25.0 19.3 30.4 25.0 29.5 80.7 75.0 75.0 70.5 71.1 69.6 76.2 7 8 9 10 11 12 13 23.2 76.8 14 14 1751,189 100.0 2156,574

More information

HDR-SR7/SR8

HDR-SR7/SR8 3-210-378-01(1) HDR-SR7/SR8 PDF CD-ROM 2007 Sony Corporation t37 39 11 v b 1 2 3 2 1 2 3 4 32 / 8* AC / / / VCCI B DVD-R * DVD/HDD * * 30 3,000 / * * HDR-SR7 Windows XPOS * PDF Picture Motion Browser 3

More information

™…{,

™…{, 16:30-17:40 1-36 1-37 1-38 1-39 1-40 1-41 1-42 33 10:00-11:10 1-43 1-44 1-45 1-46 1-47 1-48 1-49 12:00-12:50 LS4 34 16:30-17:40 1-50 1-51 1-52 1-53 1-54 1-55 1-56 35 16:30-17:40 1-57 1-58 1-59 1-60 1-61

More information

MI( MI() 100% 100% 75% 75% 33% 75% 60% 40% 25% 60% 1 2 3 4 5 6 7 8 9 () 12 () () () !! 1. 2. 3. 1. 2. () () () 3-5% ex. ex. 11 ex. () ex. ex. : ex. : (insula) () () ( 2009 ) () ( ) YES! ()

More information

= hυ = h c λ υ λ (ev) = 1240 λ W=NE = Nhc λ W= N 2 10-16 λ / / Φe = dqe dt J/s Φ = km Φe(λ)v(λ)dλ THBV3_0101JA Qe = Φedt (W s) Q = Φdt lm s Ee = dφe ds E = dφ ds Φ Φ THBV3_0102JA Me = dφe ds M = dφ ds

More information

2 2. : ( Wikipedia ) 2. 3. 2 2. photoelectric effect photoelectron. 2. 3. ν E = hν h ν > ν E = hν hν W = hν

2 2. : ( Wikipedia ) 2. 3. 2 2. photoelectric effect photoelectron. 2. 3. ν E = hν h ν > ν E = hν hν W = hν KEK 9,, 20 8 22 8 704 690 9 804 88 3.. 2 2. : ( Wikipedia ) 2. 3. 2 2. photoelectric effect photoelectron. 2. 3. ν E = hν h ν > ν E = hν hν W = hν 2.2. (PMT) 3 2: PMT ( / ) 2.2 (PMT) ν ) 2 2 00 000 PMT

More information

スライド 1

スライド 1 6.LED( 発光ダイオード ) の制御を学ぼう 本稿の Web ページ http://www.cmplx.cse.nagoya-u.ac.jp/~furuhashi/education/pic/index.html 1 5V R 4 SW 1 R 3 R 2 SW 2 SW 3 PIC16F84A 1 RA2 RA1 18 2 RA3 RA0 17 3 RA4 OSC1 16 4 MCLR OSC2

More information

Microsoft PowerPoint - arch5kai.ppt [互換モード]

Microsoft PowerPoint - arch5kai.ppt [互換モード] コンピュータアーキテクチャ 第 5 回 割 り 込 み その2 天 野 hunga@am.ics.keio.ac.jp ac 割 り 込 み(Interrupt) I/O 側 からCPUに 対 して 割 り 込 みを 要 求 CPUはこれを 受 け 付 けると 自 動 的 にPCを 割 り 込 み 処 理 ルーチンの 先 頭 に 変 更 戻 り 番 地 はどこかに 保 存 割 り 込 み 処 理 ルーチンを

More information

(2 X Poisso P (λ ϕ X (t = E[e itx ] = k= itk λk e k! e λ = (e it λ k e λ = e eitλ e λ = e λ(eit 1. k! k= 6.7 X N(, 1 ϕ X (t = e 1 2 t2 : Cauchy ϕ X (t

(2 X Poisso P (λ ϕ X (t = E[e itx ] = k= itk λk e k! e λ = (e it λ k e λ = e eitλ e λ = e λ(eit 1. k! k= 6.7 X N(, 1 ϕ X (t = e 1 2 t2 : Cauchy ϕ X (t 6 6.1 6.1 (1 Z ( X = e Z, Y = Im Z ( Z = X + iy, i = 1 (2 Z E[ e Z ] < E[ Im Z ] < Z E[Z] = E[e Z] + ie[im Z] 6.2 Z E[Z] E[ Z ] : E[ Z ] < e Z Z, Im Z Z E[Z] α = E[Z], Z = Z Z 1 {Z } E[Z] = α = α [ α ]

More information

Acr7F.pdf

Acr7F.pdf QT-PC QT-PC QT-PC QT- PC Mb Mc Ma 1 PWM 32 DI 100/110 10% 50/60Hz 0.8 100 3000 5000 petit-servo petit-servo QT 32 No.30[ ] - QT-PC QTPC ( ) ( ) [mm/s] (3000rpm) (3000rpm) ( - QT-PC

More information

子ども・子育て支援新制度 全国総合システム(仮称)に関するインターフェース仕様書 市町村・都道府県編(初版)

子ども・子育て支援新制度 全国総合システム(仮称)に関するインターフェース仕様書 市町村・都道府県編(初版) 1...1 1.1... 1 1.1.1... 1 1.2... 3 1.2.1... 3 1.2.2... 4 1.3... 5 1.4... 6 1.4.1... 6 (1) B11:...6 (2) B11:...8 1.4.2... 11 (1) B31:... 11 1.4.3... 12 (1) B21, B41:... 12 2... 14 2.1... 14 2.1.1... 14

More information

Scha tschra h ger t C i g u it C i atiseur e aggregaat y aggregat Cdi iat re per ar adi Refrigerad r para ar ari s 3359 xxx 373 xxx 338 xxx 3383 xxx 3384 xxx 3385 xxx 3386 xxx 3387 xxx tage I staatis u

More information

A SB-910 SB-910 i 0A-11 i 0A-9 i 0H-21 i 0H-1 0A-14A-18 A 2

A SB-910 SB-910 i 0A-11 i 0A-9 i 0H-21 i 0H-1 0A-14A-18 A 2 Jp A SB-910 SB-910 i 0A-11 i 0A-9 i 0H-21 i 0H-1 0A-14A-18 A 2 SB-910 q AS-21 q SW-13H q SZ-2FL q SZ-2TN q SS-910 q q q q A AS-21 SS-910 SB-910 SZ-2FL SZ-2TN SW-13H A 3 SB-910 A SB-910 SB-910 CLS 34ISO

More information

31 33

31 33 17 3 31 33 36 38 42 45 47 50 52 54 57 60 74 80 82 88 89 92 98 101 104 106 94 1 252 37 1 2 2 1 252 38 1 15 3 16 6 24 17 2 10 252 29 15 21 20 15 4 15 467,555 14 11 25 15 1 6 15 5 ( ) 41 2 634 640 1 5 252

More information

Taro10-名張1審無罪判決.PDF

Taro10-名張1審無罪判決.PDF -------------------------------------------------------------------------------- -------------------------------------------------------------------------------- -1- 39 12 23 36 4 11 36 47 15 5 13 14318-2-

More information

BIT -2-

BIT -2- 2004.3.31 10 11 12-1- BIT -2- -3-256 258 932 524 585 -4- -5- A B A B AB A B A B C AB A B AB AB AB AB -6- -7- A B -8- -9- -10- mm -11- fax -12- -13- -14- -15- s58.10.1 1255 4.2 30.10-16- -17- -18- -19-6.12.10

More information

Cleaner XL 1.5 クイックインストールガイド

Cleaner XL 1.5 クイックインストールガイド Autodesk Cleaner XL 1.5 Contents Cleaner XL 1.5 2 1. Cleaner XL 3 2. Cleaner XL 9 3. Cleaner XL 12 4. Cleaner XL 16 5. 32 2 1. Cleaner XL 1. Cleaner XL Cleaner XL Administrators Cleaner XL Windows Media

More information

Schaltschrank-Kühlgerät Cooling unit Climatiseur Koelaggregaat Kylaggregat Condizionatore per armadi Refrigerador para armarios SK 3359.xxx SK 373.xxx SK 338.xxx SK 3383.xxx SK 3384.xxx SK 3385.xxx SK

More information

17 18 2

17 18 2 17 18 2 18 2 8 17 4 1 8 1 2 16 16 4 1 17 3 31 16 2 1 2 3 17 6 16 18 1 11 4 1 5 21 26 2 6 37 43 11 58 69 5 252 28 3 1 1 3 1 3 2 3 3 4 4 4 5 5 6 5 2 6 1 6 2 16 28 3 29 3 30 30 1 30 2 32 3 36 4 38 5 43 6

More information

Keystation Mini 32

Keystation Mini 32 Keystation Mini 32 2011 by AvidTechnology, Inc. Avid Technology, Inc. Avid Avid M-Audio Keystation Mini 32 Avid Technology, Inc. Apple ipod Apple, Inc. Guide Part Number 9329-65146-01 REV A 06/11 techpubs@avid.com

More information

64bit SSE2 SSE2 FPU Visual C++ 64bit Inline Assembler 4 FPU SSE2 4.1 FPU Control Word FPU 16bit R R R IC RC(2) PC(2) R R PM UM OM ZM DM IM R: reserved

64bit SSE2 SSE2 FPU Visual C++ 64bit Inline Assembler 4 FPU SSE2 4.1 FPU Control Word FPU 16bit R R R IC RC(2) PC(2) R R PM UM OM ZM DM IM R: reserved (Version: 2013/5/16) Intel CPU (kashi@waseda.jp) 1 Intel CPU( AMD CPU) 64bit SIMD Inline Assemler Windows Visual C++ Linux gcc 2 FPU SSE2 Intel CPU double 8087 FPU (floating point number processing unit)

More information

ARM9_tp.PDF

ARM9_tp.PDF PARTNER ARM ARM9-TP Copyright (C) 2002 / PARTNER-ARM9-TP http://www.midas.co.jp/products/download/program/partner.htm PARTNER-ARM9-TP( ) PARTNER-ARM9-TP 1 MS-WindowsWindowsMSMS-DOS CPU Y / M / D Rev 2001.09.25

More information

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp)

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp) 1.5 Gbps 4x4 LVDS Crosspoint Switch Literature Number: JAJS984 1.5Gbps 4 4 LVDS 4 4 (LVDS) ( ) 4 4:1 4 1 MODE 4 42.5Gb/s LVDS 20010301 33020 23900 11800 ds200287 2007 12 Removed preliminary. Removed old

More information

増設メモリ 1. 機能 型名 N N N (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR2-800(PC2-6400) 動作クロック 400MHz( 差動 ) 110Ge, 110Ge-S 型名 N N N810

増設メモリ 1. 機能 型名 N N N (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR2-800(PC2-6400) 動作クロック 400MHz( 差動 ) 110Ge, 110Ge-S 型名 N N N810 (2008/11/14) 増設メモリ 1. 機能 型名 N8102-303 N8102-304 N8102-305 (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR2-800(PC2-6400) 動作クロック 400MHz( 差動 ) 110Ge, 110Ge-S 型名 N8102-300 N8102-301 N8102-302 (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR2-800(PC2-6400)

More information

5V 2.4 DSOF 4 1 1-1 1-2 5V 1-3 SET RESET 5V 5V 1-4 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 1 2 3 4 5 2 2-1 SET RESET 5V 5V 2-2 1 2 3 5V 5V 1 2 3 4 2-3 2-4

More information

TLCS-870/C1シリーズ CPU

TLCS-870/C1シリーズ CPU シリーズ CPU セミコンダクター社 CMOS 8 ビットマイクロコンピュータ TLCS-870/C1 シリーズ TLCS-870/C1 シリーズは 東芝オリジナルのコンパクトで高速 / 高機能, 低消費電力の 8 ビットシングルチップマイクロコンピュータです 特長 直交性のある豊富な命令セット : 133 種 732 命令東芝オリジナルマイクロコントローラ TLCS-870/C とバイナリレベルでのコンパチビリティを持たせており

More information

Microsoft PowerPoint - dsp12_2006.ppt

Microsoft PowerPoint - dsp12_2006.ppt 第 12 回 信 号 処 理 演 習 割 り 込 み 処 理 プログラミング 教 官 : 小 澤 助 教 授 渡 邉 ( 非 常 勤 講 師 ) 2007/01/25 本 日 の 予 定 ポーリングと 割 り 込 み 割 り 込 み 処 理 の 仕 組 み 割 り 込 み 処 理 による アナログループバックの 作 成 ボイスチェンジャーの 作 成 2 ポーリング (Polling) 目 的 ある

More information

1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll 14 5.1 Cyclone V GX FPGA... 14 5.2 FPGA ROM...

1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll 14 5.1 Cyclone V GX FPGA... 14 5.2 FPGA ROM... Mpression Beryll Board Revision 1.0 2014/2 2014/2 Mpression by Macnica Group http://www.m-pression.com 1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll

More information

e 7 d d - - a 7 a - 6 Inormation b a

e 7 d d - - a 7 a - 6 Inormation b a 9/ 2008. No32 5 E 6 e 7 d d - - a 7 a - 6 Inormation b a e c c c a - dd d e b 6 e 6 6 Inormation e 7 7 a a b A e c c d 6 e a a a a a-aa a- a dddd d e b d d d 7 c c c d a d e e e e b 6 d c c c c c b 6

More information

橡00international.PDF

橡00international.PDF NATIONALITY 2001 01 23 1/22 - -11 NATIONALITY W p11-17 1 18-19 20 21 22 24-33 2/22 INTRODUCTION NATIONALITY NATIONALITY NATIONALITY NATIONALITY NATIONALITY J NATIONALITY NATIONALITY 3/22 NATIONALITY (1994)

More information

21 1113 127 23 21 12 TEL 0762251341 1 44 2 3 20 66 1 6 10 24 36 50 58 80 100 10 104 11 118 12 130 13 144 14 150 15 184 16 186 17 194 18 202 19 204 20 230 21 242 22 254 23 262 24 266 25 268 26 270 271

More information

橡scb79h16y08.PDF

橡scb79h16y08.PDF S C B 05 06 04 10 29 05 1990 05 0.1 90 05 0.2 06 90 05 06 06 04 04 10 1.9 90 12 2.0 13 10 10 18.0 16.0 6.1 1 10 1.7 10 18.5 0.8 03 04 1 04 42.9 10 20.5 10 4.2 0.7 0.2 0.6 01 00 100 97 11 102.5 04 91.5

More information

2

2 2 485 1300 1 6 17 18 3 18 18 3 17 () 6 1 2 3 4 1 18 11 27 10001200 705 2 18 12 27 10001230 705 3 19 2 5 10001140 302 5 () 6 280 2 7 ACCESS WEB 8 9 10 11 12 13 14 3 A B C D E 1 Data 13 12 Data 15 9 18 2

More information

/ FPGA LSI [1] CDP DDP 2 LSI FPGA PicoProcessor(pP)[2] (STP)[1] DDP 1.27 i

/ FPGA LSI [1] CDP DDP 2 LSI FPGA PicoProcessor(pP)[2] (STP)[1] DDP 1.27 i 22 / FPGA A Study of FPGA Platform for Architecture Evaluation of a Data-Driven/Control-Driven Processor 1110232 / FPGA LSI [1] CDP DDP 2 LSI FPGA PicoProcessor(pP)[2] (STP)[1] DDP 1.27 i Abstract A Study

More information