R I T S U M E I K A N U N I V E R S I T Y システムレベル設計概説立命館大学理工学部電子情報デザイン学科 (Dept. of VLSI System Design) 福井正博 VLSI システム研究会

Size: px

Start display at page:

Download "R I T S U M E I K A N U N I V E R S I T Y システムレベル設計概説立命館大学理工学部電子情報デザイン学科 (Dept. of VLSI System Design) 福井正博 VLSI システム研究会"

そうすけとどろき
5 years ago
Views:

1 システムレベル設計概説立命館大学理工学部電子情報デザイン学科 (Dept. of VLSI System Design) 福井正博 VLSI システム研究会

2 LSI の設計困難度の増大 ITRS2001: Additional Design Technology Requirements Year of Production Driver DRAM ½ Pitch (nm) MPU/ASIC ½ Pitch (nm) MPU Printed Gate Length MPU Physical Gate Length SOC new design cycle (months) SOC SOC Logic Mtr per designeryear (10-person team) SOC SOC dynamic power reduction beyond scaling (X) SOC SOC stanby power reduction beyond scaling (X) SOC % Test covered by BIST MPU, SOC Mtx --- M transistors White --- Manufacturable Solutions Exist, and Are Being Optimized Yellow --- Manufacturable Solutions are Known Red --- Manufacturable Solution are NOT Known SOURCE: International Technology Road Map for Semiconductors Design VLSI システム研究会

3 システムレベル設計が要望される背景設計危機 LSI がどんどん大規模化しているのに対して設計の高効率化がついていってない. 高抽象度での設計が求められる. 消費電力機能検証の危機システムの大規模化高速化に伴い消費電力の大幅な増大と機能検証の困難化への対応が課題となる. 設計の源流での設計最適化が求められる. VLSI システム研究会

設計技術の変遷 1991-1995 1996-2000 2000-2010 システム設計 ( 人手 ) RTL(

ソフト協調設計動作記述レベルハイレベル合成論理合成配置配線レイアウトライブラリ開発 ( 自動 )

4 設計技術の変遷システム設計 ( 人手 ) RTL( 機能図レベル ) 論理合成配置配線レイアウトタイミングドリブンライブラリ開発 ( 人手 ) システム設計 ( 自動 ) ハード / ソフト協調設計動作記述レベル RTL 合成論理合成配置配線レイアウトライブラリ開発 ( 自動 ) 性能ドリブンモジュール / セル最適化回路最適化プロセス最適化 C ベースシステム設計ハード / ソフト協調設計動作記述レベルハイレベル合成論理合成配置配線レイアウトライブラリ開発 ( 自動 ) 製造考慮設計技術ばらつき考慮ノイズ考慮カスタム合成 VLSI システム研究会分野別プラットフォム設計技術

5 システムとは? 辞書では System = 組織系統社会システムや教育システムから機械システム化学プラントのシステムソフトウエアシステムなど各分野で系統だったものを指す用語として使われる. VLSI システム研究会

6 LSI が対象とするシステムシステム LSI が対象とするもの情報家電 ( 携帯電話デジタルカメラ ) コンピュータ通信セキュリティ放送交通車載機器ロボット医療各種機器制御システムというのはそれぞれ使用者の前に存在する製品そのものを意味する. ( 例 ) 携帯電話システム = 携帯電話そのもの VLSI システム研究会

7 システムの例 VLSI システム研究会

8 自動車用システムの例 Stair by wire Sensor in tire VLSI システム研究会

9 システムイメージセンサー部メカ部表示部 LSI 表示部通信部構成部品は外部装置とシステム LSI 電源部 VLSI システム研究会

10 システム LSI のイメージプロセッサメモリブロックカスタム IP 汎用ロジック I/O セルバス VLSI システム研究会

11 システム設計と製造の流れシステム屋セット屋半導体屋システム全体の設計検証システム LSI の設計検証システム LSI の製造自然言語絵 UML, C, C++ C, C++ HDL Logic セット屋システムの組み立て検査 VLSI システム研究会

12 システム仕様の受け渡しシステム屋 : システムの仕様決定半導体屋 : 仕様を満たす LSI を作る設計言語は設計検証コミュニケーションの手段 VLSI システム研究会

13 システム仕様の例携帯電話システム携帯意電話が外部からの入力に対してどのような動作を行うかの取り決め待機時間の動作メール配信の動作 ( エディタ画像圧縮伸張カメラ ) 住所録通話品質の管理制御ゲーム消費電力や処理スピードに関する制約条件. VLSI システム研究会

14 システム設計言語システム機能と外界インタフェース設計抽象度 SLDL UML 通信プロトコルシステム機能 C C++ Java SpecC SystemC ハードウエア動作ハードウエア構造 & 機能 (RTL) VHDL Verilog OOVHDL SystemVerilog 年代 VLSI システム研究会

15 システムレベル設計言語 : なぜ C か? 設計抽象度 SLDL UML システム設計 C C++ Java SpecC SystemC VHDL Verilog OOVHDL SystemVerilog 半導体設計 VLSI システム研究会

16 SpecC システム仕様設計段階では主にシステムの主要な機能と通信のプロトコルに関しての設計が行われる. Gajski らはシステムレベルにおける動作の記述をプロセスとチャネルという概念を用いて整理した. それぞれの動作に関してはスーパー FSM などを用いてわかりやすく表現することに成功している VLSI システム研究会

17 SystemC 後に SystemC のコンソシアムが立ち上がりシステム仕様レベルから RTL までの設計抽象度を扱う実用的な言語システムが開発されるシステムレベルの動作記述に関しては SpecC に負うところが大きい VLSI システム研究会

18 Handel C 他 Celoxica 社が開発した RTL での設計を C で記述できる. 残念ながら広く使われてはないが HDL よりは記述効率が良いので使い勝手の良い言語と考えることができる. SystemC とのインタフェースも開発している. 他にシャープ他が開発した Bach C NEC が開発した Cyber などが有名. VLSI システム研究会

19 システムレベル設計の位置づけ LSI の設計フローシステムレベル設計ハードソフトの分割アーキテクチャ設計 RTL 設計論理設計レイアウト設計マスク設計システム仕様のモデル化検証 ( 性能電力等の推定 ) ( 合成 ) 合成と推定に関してはまだ出始めの段階でありますますの研究開発が必要. VLSI システム研究会

20 システムレベル設計エンベディッドプロセッサとソフトウエア専用ハードウエアのモデル化ハードウエアソフトウエアの最適分割ハードウエアの動作合成 VLSI システム研究会

21 システムの表現モデル機能モデル通信部分計算部分のモデル化時間モデル Un-timed --- 順序関係のみを規定 Timed --- クロック精度はないが時間的概念がある Cycle Accurate --- クロック精度があるプロセス間通信のモデルバッファタイプ --- 同期のみ FIFOタイプ --- 非同期動作可能ブロッキング ( 読み書き可能になるまで待つ ) ノンブロッキング ( 読み書き可能でない場合は他の処理を行う ) 割り込みの方法活性化の方法 VLSI システム研究会

22 システムの動作モデルシステムの動作レベルではシステムを動作モジュールの機能と通信のプロトコルで表現それぞれの機能の実現方法に関しては制約がない. VLSI システム研究会

23 システムレベル設計エンベディッドプロセッサとソフトウエア専用ハードウエアのモデル化ハードウエアソフトウエアの最適分割ハードウエアの動作合成 VLSI システム研究会

ck (1kHz) keyck (25Hz) reset_sw res0 res1 res タイミング図 LSI の設計フローソフト設計システム設計ハード設計仕様設計動作設計 module

clk,rst; always@(posedgeclkor psedgerst) begin if(rst) r_scan<=4'd0; else case(init)

$1'b1:r_scan<={r_scan[3],r_scan[2] } 1'b0:r_scan<= r_scan; default: r_scan<=4'bx; endcase default:$

24 ck (1kHz) keyck (25Hz) reset_sw res0 res1 res タイミング図 LSI の設計フローソフト設計システム設計ハード設計仕様設計動作設計 module KeyScan(CLOCK,RESET,SIN,SCAN,VAL) input CLOCK,RESET input [3:0] SIN; output [3:0] SCAN,VAL; reg clk,rst; psedgerst) begin if(rst) r_scan<=4'd0; else case(init) 1'b1:r_scan<= 4'd8;// Cobstant:r_scan[3:0] 1'b0: case( Scanning ) 1'b1:r_scan<={r_scan[3],r_scan[2] } 1'b0:r_scan<= r_scan; default: r_scan<=4'bx; endcase default: r_scan<=4'bx; endcase end ハードウェア記述言語 (HDL) 機能図論理設計レイアウト設計レイアウト検証マスク設計論理図と論理シミュレーションレチクル ( ガラス原板 ) レイアウト図 XX3456 VLSI システム研究会

25 LSI の上流設計のフロー LSI の設計手順 1 システム仕様設計ハードウエアソフトウエア分割とプロセッサの選択 2 ハードウエアの仕様設計 ( 動作消費電力チップサイズパーケージ外部インタフェース等の決定 ) 3 ハードウエアモジュールへの割り当てと動作順序の決定 ( アロケーションとスケジューリング ). 4 メモリやデータパスそれらを結ぶバス配線などデータの流れを作るハードウエアの合成. 5 コントロール回路の論理合成. VLSI システム研究会

26 H/S コデザインと高位合成システムをハード / ソフトへの分割ハード / ソフトそれぞれの具体化ソフトはインストラクションセットモデルで表現されたプロセッサモデル上での動作シーケンスとして具体化. ハードウエアは動作レベルのハードウエア記述から IP へのマッピングや高位合成 ( モジュールへの割り当てとスケジューリング ) ただし高位合成の実用化はこれから VLSI システム研究会

27 上流合成ツールの例 (1) CoWare/LISA TEK (ASIP 設計ツール ) 設計の規格が決まる前に設計を開始できるので有利. 23 日でRTLとコンパイラの合成 2W で 4タイプの ASIPコアの開発. Synfora( 高位合成 ) Cでの設計記述を解析し頻度高く実行されるところはカスタムで設計. それ以外は専用プロセッサコアへのマッピング. 充実した実現ライブラリ VLSI システム研究会

28 上流合成ツールの例 (2) YXI Ansi-C からの合成 (Excite-Pro) パイプライン合成複雑なラッチ挿入などクロックアキュレイトな最適化 (Excite- Expert) Forte SystemC からの合成. 10 社がすでに導入一般的なハイレベル合成アルゴリズム VLSI システム研究会

29 システムレベル消費電力推定 VLSI システム研究会

電力密度集中の問題ハイエンドプロセッサの場合 ASIC の場合 VLSI システム研究会 2004.7.

30 電力密度集中の問題ハイエンドプロセッサの場合 ASIC の場合 VLSI システム研究会 Source: Circuit, Platform Design and Test Challenges in Technologies Beyond 90nm, Grundmanm, Galivanch, DATE 2003

31 空冷 ( ヒートシンク ) VLSI システム研究会

32 LSI の内部に液体を流す冷却技術を Intel 社が初披露 ( 日経マイクロ ) VLSI システム研究会

33 インテル社の低消費電力戦略インテル CTO の話我々はムーアの法則を守る! 製造ばらつきが顕著に. ゲートリークは High-K で乗り切る. トランジスタは Free( ただ ). 面積を増やしても製造ばらつき削減電力削減の道を取る. Vt コントロールアダプティブボディバイアスを使う. タイミング設計はデタミニスティックからプロバブリスティックに変化.(2005 にはすでに ) VLSI システム研究会

34 IBM Power PC での低消費電力化電力マネジメント (MVT) 島に分け MVT を使い動いてない部分を動的に電源カットしていく. Vt, Vdd を細かく変化させる. 基本セルを 1000 タイプ以上準備 Vdd で島を形成. 途中にレベルシフタ. 熱集中を避ける配置. VLSI システム研究会

35 システムレベルでの低電力化で大事なこと最適化のアプローチアーキテクチャレベルで Vt,Vdd をうまくコントロール動的に制御. ばらつきを無くす工夫も組み合わせる電力解析のアプローチ精度が高いのは RTL 以下システムレベルでは電力削減効果が大システムレベルに高精度モデルを提供する VLSI システム研究会

36 消費電力解析ツールの例 PowerEscape (CoWare) メモリアクセス空間や消費電力を解析. ORINOCO(ChipVision) 仮高位合成フロアプランから消費電力を推定. Platune(UC Riverside) 各モジュールのパラメタライズされたキャッシュとバスの電力モデルを準備それを用いて電力解析. VLSI システム研究会

37 立命館の電力考慮システム設計 PJ. ソフトウエア仕様プロセッサと命令セットの設計 * 4 システム仕様 *1 * 2 *3 カスタム IP ハードウエア仕様汎用ロジック RTL 消費電力の推定メモリ最適化結果の推定バス電力解析システム *3 抽象モデル化 LSI VLSI システム研究会

38 特徴機能部品の詳細設計情報を高精度かつ高速計算可能な形でモデル化電源電圧寄生容量入力信号の特徴を捉え各々の特徴毎に電力を計算各機能回路の特徴ごとに高位言語でモデル化. RTL 設計の最適化結果を高精度に推定する機能を提供ソフトウエア設計に対して電力モデルを提供 VLSI システム研究会

39 予想成果電力計算に要する時間を論理回路シミュレーションを用いた場合に比較して 1000 倍程度高速化する. 電力推定の精度として実用に耐えるレベル ( 誤差 10% 以下従来の 1/10) の手段を提供する. 設計フロー上流のシステム仕様設計レベルでの高精度な電力最適化が可能となるのでシステム LSI の大幅な電力削減 ( 約 70% 程度 ) が図れる. 消費電力を考慮したソフトウエア設計を可能とする. VLSI システム研究会

40 システム設計に関する今後の展望不確実な製造時代への突入ばらつき統計的アプローチ自己調整回路予想が難しい予想技術のてこ入れ超短期開発合成系の充実信頼性自己修復新アーキテクチャリコンフィギャラブル VLSI システム研究会

41 まとめシステムレベル設計は始まったところ設計効率の向上が必須高抽象レベルでの最適化が重要システムと半導体の接点では C 言語ベースの設計手法が主流高位合成と推定技術はこれから実用化が進む VLSI システム研究会

Verilog HDL による回路設計記述

Verilog HDL による回路設計記述 Verilog HDL 3 2019 4 1 / 24 ( ) (RTL) (HDL) RTL HDL アルゴリズム動作合成論理合成論理回路配置配線ハードウェア記述言語シミュレーションレイアウト 2 / 24 HDL VHDL: IEEE Std 1076-1987 Ada IEEE Std 1164-1991 Verilog HDL: 1984 IEEE Std 1364-1995

R I T S U M E I K A N U N I V E R S I T Y システムレベル設計概説 立命館大学理工学部電子情報デザイン学科 (Dept. of VLSI System Design) 福井正博 VLSI システム研究会

R I T S U M E I K A N U N I V E R S I T Y システムレベル設計概説立命館大学理工学部電子情報デザイン学科 (Dept. of VLSI System Design) 福井正博 VLSI システム研究会