Xilinx XAPP485 Spartan-3E FPGA における最大レート 666Mbps でのデシリアライズ、アプリケーション ノート

Save this PDF as:
 WORD  PNG  TXT  JPG

Size: px
Start display at page:

Download "Xilinx XAPP485 Spartan-3E FPGA における最大レート 666Mbps でのデシリアライズ、アプリケーション ノート"

Transcription

1 XAPP485 (v1.1) R : Spartan-3E FPGA Spartan-3E FPGA 666Mbps 1:7 : Nick Sawyer (v1.1) Spartan -3E 666 / (Mbps) 1:7 Spartan-3E Mbps 1/7 Spartan-3E FPGA DCM ( ) DFS ( ) 3.5 DDR ( ) 1:7 DDR Spartan-3E FPGA DFS Spartan-3E FPGA Mbps Mbps Clock Clock 4- or 5-bit LVDS Data Spartan-3E Receiver Macro 28- or 35-bit Received Data 1 : 1:7 XAPP485_01_ ( 4 ) Xilinx, Inc. All Rights Reserved. XILINX Xilinx Xilinx Xilinx Xilinx Inc. : Xilinx Xilinx Xilinx XAPP485 (v1.1) japan.xilinx.com 1

2 R 4-Bit Data Framing Rx Clock Data Line Data Line 1 Data Line 2 Data Line 3 28 bits in one data word 5-Bit Data Framing Data Line Data Line 1 Data Line 2 Data Line 3 Data Line 4 35 bits in one data word X485_02_ : 4 5 DFS / (IOB) DDR DCM CC (Clock Capable) IOB (GCLK ) Spartan-3E (I/O 0) (I/O 2) 2 I/O 0 Spartan-3E FPGA IOB IOB 2 2 japan.xilinx.com XAPP485 (v1.1)

3 R 1 DFS 3.5 ( 90 ) ISE 8.1 SP3 55 ( ) ISE 110 DFS ZIP 1 FPGA (P) DCM (T) (V) 9 DDR 1 1 Spartan-3E DFS 2 2 DFS CLKFX CLKFX DFS 333MHz ( 666Mbps) Mbps DFS FPGA DFS 5MHz ( 17.5Mbps) ( 1 ) Rx Clock Rxclock35 Rxclock35not 3 : X485_03_03260 XAPP485 (v1.1) japan.xilinx.com 3

4 R IOB DDR M=7 D=2 DCM CLK0 CLKFX rxclk rxclk35 CLKFX180 rxclk35not rxclk35not Rx Clock In IOB DDR Flip-Flops 2 State Machine CE Data In rxclk Parallel Registers dataout 4 : Spartan-3E 1:7 (5 ) X485_04_ rxclk35 10 (5 ) 8 (4 ) (5 ) 28 (4 ) (ps) ASSP RSKM 2 5 RSKM 4 japan.xilinx.com XAPP485 (v1.1)

5 R Bit Period Clock Uncertainty/2 RSKM Sample Window RSKM 5 : (RSKM) Clock Uncertainty/2 X485_07_ T SAMP VLDS Spartan-3E 600ps a. IOB b. 2 c. d. IOB 50ps 2. 1 CLKOUT_PER_JITT_FX_35 T J35 Spartan-3E FPGA Spartan-3E 400ps + 2 ( ) a. DFS 3.5 DFS b. ( ) T J35 (150ps) c. PCB d. FPGA 12 40MHz 25 e. I/O 40MHz 40 SSO ( ) f. 4 FT256 XAPP485 (v1.1) japan.xilinx.com 5

6 R RSKM Excel (xapp485.zip) 5 RSKM 600Mbps DFS 300MHz 1666ps 1/600Mbps ( ps) T SAMP 600ps T J (10 6 / 300) ps 500ps PCB = 100ps RSKM 1666ps 1/600Mbps ( ps) T SAMP 600ps T J (10 6 /300) ps = 600ps 2 300ps RSKM DS312 : Spartan-3E -4-5 Spartan-3E 1 1 : RSKM CLKOUT_PER_JITT_FX_35 (T J35 ) T SAMP CLKFX_MULTIPLY = 7 CLKFX_DIVIDE = 2 DCM CLKFX/CLKFX180 4 PCB FT ps 40MHz 25% SSO ( ) 40MHz 40 IOB 2 I/O -5-4 ±[CLKFX ] ps 600 ps 4 5 Verilog VHDL (xapp485.zip) (UCF ) / ZIP / E ( ) BGA VQ100 TQ144 PQ208 QFP (Quad Flat Pack) 6 japan.xilinx.com XAPP485 (v1.1)

7 R 2 500Mbps I/O DCM 4 5 DC E ( ) ISE 8.1 SP2 Synplicity 8.4 ISE VHDL Verilog 2 1. ISE (Synplicity ) [Synthesize-XST] [Properties] [Keep Hierarchy] [Yes] 2. ISE ignore_keep_hierarchy mapper ( Synplicity ) [Implement Design] [Map] [Properties] [Other Map Command Line Options] ignore_keep_hierarchy (*.UCF) RLOC_ORIGIN I/O x CLB 3 ( 6 ) 5 4 x CLB 4 ( 7 ) LVDS 100Ω PCB DIFF_TERM IOB FPGA DIFF_TERM 120Ω LVDS Spartan-3E FPGA DIFF_TERM XAPP485 (v1.1) japan.xilinx.com 7

8 R RLOC_ORIGIN 6 : 4 Spartan-3E X485_05_ RLOC_ORIGIN 7 : 5 Spartan-3E X485_06_ japan.xilinx.com XAPP485 (v1.1)

9 R ( ) 7 Low High DCM 3.5 IOB 8 9 DCM_SP RXCLK35 RXCLK35 IOB FF MON RXCLK PSCLK PSEN PSINCDEC RXCLK35NOT SYSCLK CTLCLK PSDONE LOCKEDIN SYSRST RST auto_phase_align_se3 LOCKEDOUT X485_08_ : (after IOB sample) RXCLK35 Sample Point = 0 Extra delay inserted into the clock by the DCM when the phase value is incremented 9 : (RXCLK35) Sample Point = 0 X485_09_ (DCM ) 10 DCM (n 1 ) XAPP485 (v1.1) japan.xilinx.com 9

10 R (after IOB sample) RXCLK35 Sample Point = 0 Extra delay inserted into the clock by the DCM when the phase value is incremented Sample Point = 1 10 : 0 1 X485_10_ IOB (n 2 ) n 1 n 2 1 (after IOB sample) RXCLK35 Sample Point = 0 Extra delay inserted into the clock by the DCM when the phase value is incremented Sample Point = 1 11 : X485_11_ Spartan-3E FPGA Spartan-3 FPGA ( ) Spartan-3E Spartan-3 Spartan-3E 25ps n 1 n 2 n 1 n 2 (n 3 ) LOCKEDOUT High japan.xilinx.com XAPP485 (v1.1)

11 R First edge found at value 59 (decimal) Second edge found at value 119 (decimal) DCM decrements to 90 (decimal) = (59+119)/2 X485_12_ : xapp485.zip n 1 n 2 n 3 BCD FPGA FPGA (BCD 50 ) PicoBlaze Spartan-3E FPGA 1:7 666Mbps ( 2 ) 2 : VQ TQ PQ CP FT FG Mbps 622Mbps Mbps 666Mbps XAPP485 (v1.1) japan.xilinx.com 11

12 R 2006/04/ /11/ japan.xilinx.com XAPP485 (v1.1)

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2

More information

デザインパフォーマンス向上のためのHDLコーディング法

デザインパフォーマンス向上のためのHDLコーディング法 WP231 (1.1) 2006 1 6 HDL FPGA TL TL 100MHz 400MHz HDL FPGA FPGA 2005 2006 Xilinx, Inc. All rights reserved. XILINX, the Xilinx logo, and other designated brands included herein are trademarks of Xilinx,

More information

非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ・ソリューション

非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ・ソリューション LMH0340,LMH0341 Literature Number: JAJA432 SIGNAL PATH designer Tips, tricks, and techniques from the analog signal-path experts No. 113... 1-5...4... 7 1080p60 3Gbps SDI Mark Sauerwald, SDI Applications

More information

Copyright 2003 MapNet.Corp All rights reserved (1) V2.2 (2) (3) (4) (5) (6) 1 (7) (8) (9) 1/2500 1/250 1/10000 1/10000 20 5 1/2500 20 1/500 1/500 1/250 5 1 (1) (2) (3) OK One Point () and or

More information

ザイリンクス XAPP928, LVDS /DVI を使用するデジタル ディスプレイ パネル IP のリファレンス デザイン

ザイリンクス  XAPP928, LVDS /DVI を使用するデジタル ディスプレイ パネル IP のリファレンス デザイン : Spartan-3E FPGA XAPP928 (v1.1) 2007 4 19 LVDS/DVI IP Spartan-3E HW-SPA3E-DISP-DK-UNI-G (v1.1) LCD TV IP Spartan -3E FPGA 1 DVI (CTC) (PGC) (IDE) (LVDS TX) DVI TX Spartan-3E DIP IP DVI Interface Color

More information

c c & % c 0 c N r l % *# 5 c c% c c % c c c % % c % % % c j % % % % % % % % &% &% % a % a &% c % cc % & s& cc c c & c & % c & c c & % % %c c %c & c % & % %c c %c & c % % % % % c c c a 28 % c% 13 5 6

More information

ハピタス のコピー.pages

ハピタス のコピー.pages Copyright (C) All Rights Reserved. 10 12,500 () ( ) ()() 1 : 2 : 3 : 2 4 : 5 : Copyright (C) All Rights Reserved. Copyright (C) All Rights Reserved. Copyright (C) All Rights Reserved. Copyright (C) All

More information

Copyright 2008 All Rights Reserved 2

Copyright 2008 All Rights Reserved 2 Copyright 2008 All Rights Reserved 1 Copyright 2008 All Rights Reserved 2 Copyright 2008 All Rights Reserved 3 Copyright 2008 All Rights Reserved 4 Copyright 2008 All Rights Reserved 5 Copyright 2008 All

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション LSI Web Copyright 2005 e-trees.japan, Inc. all rights reserved. 2000 Web Web 300 Copyright 2005 e-trees.japan, Inc. all rights reserved. 2 LSI LSI ASIC Application Specific IC LSI 1 FPGA Field Programmable

More information

1000 Copyright(C)2009 All Rights Reserved - 2 -

1000 Copyright(C)2009 All Rights Reserved - 2 - 1000 Copyright(C)2009 All Rights Reserved - 1 - 1000 Copyright(C)2009 All Rights Reserved - 2 - 1000 Copyright(C)2009 All Rights Reserved - 3 - 1000 Copyright(C)2009 All Rights Reserved - 4 - 1000 Copyright(C)2009

More information

Virtex-6 FPGA で LVDS を使用した、1.25Gb/s での 4X 非同期オーバーサンプリング, アプリケーション ノート (XAPP881)

Virtex-6 FPGA で LVDS を使用した、1.25Gb/s での 4X 非同期オーバーサンプリング, アプリケーション ノート (XAPP881) アプリケーションノート : Virtex-6 FPGA XAPP881 (v1.0.1) 2010 年 7 月 25 日 Virtex-6 FPGA で LVDS を使用した 1.25Gb/s での 4X 非同期オーバーサンプリング著者 : Catalin Baetoniu Brandon Day 概要 Virtex -6 FPGA の SelectIO テクノロジによって 1.25Gb/s で 4X

More information

360_h1_4.ai

360_h1_4.ai 2008 EA Digital Illusions CE AB. Mirror's Edge and the DICE logo are trademarks or registered trademarks of EA Digital Illusions CE AB. All Rights Reserved. EA and the EA logo are trademarks or registered

More information

42

42 41 42 43 44 45 46 47 48 9,527 1,012 331 58 84 90 126 84 106 133 1,012 531 87 82 122 132 108 531 2,037 123 236 935 529 104 110 2,037 498 1,359 417 100 106 78 92 66 133 110 167 423 84 1,359 109 98 150 60

More information

untitled

untitled http://www.riskdatabank.co.jp The of Japan, Ltd. All rights reserved. 2 The of Japan, Ltd. All rights reserved. 3 The of Japan, Ltd. All rights reserved. 4 The of Japan, Ltd. All rights reserved. 5 The

More information

- 2 Copyright (C) 2006. All Rights Reserved.

- 2 Copyright (C) 2006. All Rights Reserved. - 2 Copyright (C) 2006. All Rights Reserved. 2-3 Copyright (C) 2006. All Rights Reserved. 70-4 Copyright (C) 2006. All Rights Reserved. ...1...3...7...8 1...9...14...16 2...18...20...21 3...22...23...23...24

More information

(c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved.

(c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved. (c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved. (c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved. (c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved. (c) 2013 TOYOTA DIGITAL CRUISE,

More information

Copyright Qetic Inc. All Rights Reserved. 2

Copyright Qetic Inc. All Rights Reserved. 2 Copyright Qetic Inc. All Rights Reserved. 2 Copyright Qetic Inc. All Rights Reserved. 4 35% Copyright Qetic Inc. All Rights Reserved. 9 Copyright Qetic Inc. All Rights Reserved. 11 Copyright Qetic

More information

Copyright All Rights Reserved. -2 -!

Copyright All Rights Reserved. -2 -! http://ameblo.jp/admarketing/ Copyright All Rights Reserved. -2 -! Copyright All Rights Reserved. -3- Copyright All Rights Reserved. -4- Copyright All Rights Reserved. -5 - Copyright All Rights Reserved.

More information

1 2 3 1 34060120 1,00040 2,000 1 5 10 50 2014B 305,000140 285 5 6 9 1,838 50 922 78 5025 50 10 1 2

1 2 3 1 34060120 1,00040 2,000 1 5 10 50 2014B 305,000140 285 5 6 9 1,838 50 922 78 5025 50 10 1 2 0120-563-506 / 9001800 9001700 123113 0120-860-777 163-8626 6-13-1 Tel.03-6742-3111 http://www.himawari-life.co.jp 1 2 3 1 34060120 1,00040 2,000 1 5 10 50 2014B 305,000140 285 5 6 9 1,838 50 922 78 5025

More information

Microsoft Word - 最終版 バックせどりismマニュアル .docx

Microsoft Word - 最終版 バックせどりismマニュアル .docx ism ISM ISM ISM ISM ISM ISM Copyright (c) 2010 All Rights Reserved. Copyright (c) 2010 All Rights Reserved. Copyright (c) 2010 All Rights Reserved. ISM Copyright (c) 2010 All Rights Reserved. Copyright

More information

Microsoft PowerPoint - NxLec-2010-11-01.ppt

Microsoft PowerPoint - NxLec-2010-11-01.ppt 2010 年 後 学 期 レポート 問 題 計 算 機 アーキテクチャ 第 二 (O) 4. シングルサイクルプロセッサの 実 装 とパイプライン 処 理 大 学 院 情 報 理 工 学 研 究 科 計 算 工 学 専 攻 吉 瀬 謙 二 kise _at_ cs.titech.ac.jp S321 講 義 室 月 曜 日 5,6 時 限 13:20-14:50 1 1. 1から100までの 加 算

More information

untitled

untitled LVDS 1 ( LVDS) / 50% 2 ( LVDS) / 50% 3 USB2.0 480Mbps Serial ATA Gen1 1.5Gbps PCI Express Gen1 2.5Gbps 4 Host Data Device Clock 5 Data Skew Host Data Device Clock Setup Hold Data Skew 6 Host Data Device

More information

Architecture Device Speciication Transceiver Coniguration Select Options in the Dynamic Reconiguration Controller (i required) Clocking Imp

Architecture Device Speciication Transceiver Coniguration Select Options in the Dynamic Reconiguration Controller (i required) Clocking Imp 2. SIV53002-3.0 Stratix IV GX 2 3 2 7 2 9 2 10 2 11 2 13 2 1 2009 3 Altera Corporation Stratix IV Device Handbook Volume 3 2 2 2 2 1. Architecture Device Speciication Transceiver Coniguration Select Options

More information

2 3

2 3 Sample 2 3 4 5 6 7 8 9 3 18 24 32 34 40 45 55 63 70 77 82 96 118 121 123 131 143 149 158 167 173 187 192 204 217 224 231 17 285 290 292 1 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38

More information

16soukatsu_p1_40.ai

16soukatsu_p1_40.ai 2 2016 DATA. 01 3 DATA. 02 4 DATA. 03 5 DATA. 04 6 DATA. 05 7 DATA. 06 8 DATA. 07 9 DATA. 08 DATA. 09 DATA. 10 DATA. 11 DATA. 12 DATA. 13 DATA. 14 10 11 12 13 COLUMN 1416 17 18 19 DATA. 15 20 DATA. 16

More information

ザイリンクス UG382 Spartan-6 FPGA クロック リソース ユーザー ガイド

ザイリンクス UG382 Spartan-6 FPGA クロック リソース ユーザー ガイド Spartan-6 FPGA クロックリソース [Guide ユーザー Subtitle] ガイド [optional] [optional] Xilinx is disclosing this user guide, manual, release note, and/or specification (the "Documentation") to you solely for use in the

More information

消火まえがき.qxd

消火まえがき.qxd 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 1100 1200 1300 1400 1500 1600 1700 1800 1900 2000 2100 1032MHz 1489MHz 1895MHz 2150MHz 142 143 144 145 146 147

More information

102

102 5 102 5 103 q w 104 e r t y 5 u 105 q w e r t y u i 106 o!0 io!1 io q w e r t y 5 u 107 i o 108 q w e q w e r 5 109 q w 110 e r t 5 y 111 q w e r t y u 112 i q w e r 5 113 q w e 114 r t 5 115 q w e 116

More information

untitled

untitled mitsuya Copyright (C) 2007. All Rights Reserved. 1/1 mitsuya Copyright (C) 2007. All Rights Reserved. 2/2 mitsuya Copyright (C) 2007. All Rights Reserved. 3/3 mitsuya Copyright (C) 2007. All Rights Reserved.

More information

平均電流制限(ACL)によるハーフブリッジ入力コンデンサ中点の平衡化

平均電流制限(ACL)によるハーフブリッジ入力コンデンサ中点の平衡化 LM5039 Literature Number: JAJA419 POWER designer Expert tips, tricks, and techniques for powerful designs No. 128 national.com/powerdesigner ACL By Ajay Hari, Senior Applications Engineer and Robert Oppen,

More information

~ ~.86 ~.02 ~.08 ~.01 ~.01 ~.1 6 ~.1 3 ~.01 ~.ω ~.09 ~.1 7 ~.05 ~.03 ~.01 ~.23 ~.1 6 ~.01 ~.1 2 ~.03 ~.04 ~.01 ~.1 0 ~.1 5 ~.ω ~.02 ~.29 ~.01 ~.01 ~.11 ~.03 ~.02 ~.ω 本 ~.02 ~.1 7 ~.1 4 ~.02 ~.21 ~.I

More information

02_巻頭特集.indd

02_巻頭特集.indd J apanese text Copyright - Sekai Bunka Publishing Inc. All rights reserved. Reproduction in whole or in part without permission is prohibited. Spring / Summer 2014 Vol. 33 1 Spring / Summer 2014 Vol. 33

More information

DL1720/DL1740ディジタルオシロスコープユーザーズマニュアル

DL1720/DL1740ディジタルオシロスコープユーザーズマニュアル DL1720/DL1740 IM 701710-01 http://www.yokogawa.co.jp/measurement/ 0120-137046 tmi-cs@csv.yokogawa.co.jp FAX 0422-52-6624 Disk No. DL30 2nd Edition : July 2001 (YK) All Rights Reserved, Copyright 2001 Yokogawa

More information

1 2 3 4 5 6 7 1 2 8 1 2 3 4 9 1 1 1 10 1 2 3 11 1 2 3 12 4 5 6 7 13 14 15 4 13 57 16 17 18 19 13 5 7 8 6 4 20 1 2 3 4 5 6 21 22 1 2 3 4 5 6 23 24 1 2 5 3 6 7 4 25 26 27 28 29 30 1 23 4 57 31 32 33 34 35

More information

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用 WP-01034-1.0/JP DLL (PVT compensation) 90 PLL PVT compensated FPGA fabric 90 Stratix III I/O block Read Dynamic OC T FPGA Write Memory Run Time Configurable Run Time Configurable Set at Compile dq0 dq1

More information

「FPGAを用いたプロセッサ検証システムの製作」

「FPGAを用いたプロセッサ検証システムの製作」 FPGA 2210010149-5 2005 2 21 RISC Verilog-HDL FPGA (celoxica RC100 ) LSI LSI HDL CAD HDL 3 HDL FPGA MPU i 1. 1 2. 3 2.1 HDL FPGA 3 2.2 5 2.3 6 2.3.1 FPGA 6 2.3.2 Flash Memory 6 2.3.3 Flash Memory 7 2.3.4

More information

if clear = 1 then Q <= " "; elsif we = 1 then Q <= D; end rtl; regs.vhdl clk 0 1 rst clear we Write Enable we 1 we 0 if clk 1 Q if rst =

if clear = 1 then Q <=  ; elsif we = 1 then Q <= D; end rtl; regs.vhdl clk 0 1 rst clear we Write Enable we 1 we 0 if clk 1 Q if rst = VHDL 2 1 VHDL 1 VHDL FPGA VHDL 2 HDL VHDL 2.1 D 1 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; regs.vhdl entity regs is clk, rst : in std_logic; clear : in std_logic; we

More information

untitled

untitled 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 3_2. 24 25 26 27 28 29 30 31 32 33 CSV 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67

More information

1

1 Wireless LAN Access Point LD-WLS54AG/AP P1 P13 P17 P28 P53 P79 1 2 3 a a a a a a a a 4 5 7 2 6 1 POWER IN DATA IN P+DATA OUT Wireless LAN Access Point LD-WLS54AG/AP P1 P13 P17 P28 P53 P79 9 8 3 11 10 a

More information

10月表紙BB.indd

10月表紙BB.indd Q F Q Q Q Q Q Q Q F QF F QF QF F Q F 三 Q QF Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q P F F F F F F F F QF Q F PNAYQ RX Y F A P P P P Q F P Q F R P Y F Q R QF P QF P A Q F P A F Q P A F A Y F Q P A F P Q F PNAYQ RX

More information

PLL ダイナミック リコンフィギュレーション, アプリケーション ノート (XAPP879)

PLL ダイナミック リコンフィギュレーション, アプリケーション ノート (XAPP879) アプリケーションノート : Spartan-6 ファミリ XAPP7 (v1.1) 11 年 1 月 6 日 PLL ダイナミックリコンフィギュレーション著者 : Karl Kurbjun Carl Ribbing 概要 このアプリケーションノートは ダイナミックリコンフィギュレーションポート (DRP) を介して Spartan - 6 FPGA の位相ロックループ (PLL) のクロック出力の周波数

More information

Microsoft Word - .....J.^...O.|Word.i10...j.doc

Microsoft Word - .....J.^...O.|Word.i10...j.doc P 1. 2. R H C H, etc. R' n R' R C R'' R R H R R' R C C R R C R' R C R' R C C R 1-1 1-2 3. 1-3 1-4 4. 5. 1-5 5. 1-6 6. 10 1-7 7. 1-8 8. 2-1 2-2 2-3 9. 2-4 2-5 2-6 2-7 10. 2-8 10. 2-9 10. 2-10 10. 11. C

More information

untitled

untitled Excel Word Excel - 12 - 1,2,3,4,5,6 12 3 1,2,3 ( ) - 13 - 1 2 3 1 1 1 [][] Excel - 14 - 1.025 1.025 100-15 - 2005/01/01 38353 Excel 1900 1 1 1 100% 0.550% - 16 - - 17 - I W W K - 18 - M MOK M 90 90-19

More information

untitled

untitled FPGA SATA AE/ AVNET, INC. : 1921 : 1955 / : 1960 NYSE - AVT ( Sector : Technology ) CEO: Roy Vallee ( : : : 11,000 : KPMG LLP : 6 30 Fortune 500 ( 2006 212 ) InformationWeek 500 ( 2004 3 ) Fortune Top50

More information

エンティティ : インタフェースを定義 entity HLFDD is port (, : in std_logic ;, : out std_logic ) ; end HLFDD ; アーキテクチャ : エンティティの実現 architecture RH1 of HLFDD is <= xor

エンティティ : インタフェースを定義 entity HLFDD is port (, : in std_logic ;, : out std_logic ) ; end HLFDD ; アーキテクチャ : エンティティの実現 architecture RH1 of HLFDD is <= xor VHDL を使った PLD 設計のすすめ PLD 利用のメリット 小型化 高集積化 回路の修正が容易 VHDL 設計のメリット 汎用の設計になる ( どこのデバイスにも搭載可能 ) 1/16 2001/7/13 大久保弘崇 http://www.aichi-pu.ac.jp/ist/~ohkubo/ 2/16 設計の再利用が促進 MIL 記号の D での設計との比較 Verilog-HDL などでも別に同じ

More information

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp)

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp) 1.5 Gbps 4x4 LVDS Crosspoint Switch Literature Number: JAJS984 1.5Gbps 4 4 LVDS 4 4 (LVDS) ( ) 4 4:1 4 1 MODE 4 42.5Gb/s LVDS 20010301 33020 23900 11800 ds200287 2007 12 Removed preliminary. Removed old

More information

問 2 問 3.

問 2 問 3. 1. 道 路 運 送 法 関 係 問 1. 問 2 問 3. 問 4 問 5. 問 6. 問 7 問 8. 2. 道 路 運 送 車 両 法 関 係 問 9 問 10 問 11. 問 12. 3. 道 路 交 通 法 関 係 問 13 問 14. 問 15 問 16. 問 17 4. 労 働 基 準 法 関 係 問 18 問 19 問 20 問 21 問 22 ( 乗 務 開 始 ) ( 乗 務 終

More information

endo.PDF

endo.PDF MAP 18 19 20 21 3 1173 MAP 22 700800 106 3000 23 24 59 1984 358 358 399 25 12 8 1996 3 39 24 20 10 1998 9,000 1,400 5,200 250 12 26 4 1996 156 1.3 1990 27 28 29 8 606 290 250 30 11 24 8 1779 31 22 42 9

More information

untitled

untitled Copyright(C) 2007 IFNet, Inc. All Rights Reserved. 2 3 4 Step 1 tep 2 Step 3 Step 1 Step 2 Step 3 5 ID 6 7 Copyright(C) 2007 IFNet, Inc. All Rights Reserved. 8 9 10 11 Copyright(C) 2007 IFNet, Inc. All

More information

untitled

untitled 2004 1/95 2004 2/95 2004 3/95 2004 4/95 2004 5/95 2004 6/95 2004 7/95 2004 8/95 2004 9/95 2004 10/95 2004 11/95 2004 12/95 2004 13/95 2004 14/95 2004 15/95 2004 16/95 2004 17/95 2004 18/95 2004 19/95 2004

More information

2010_summer_spring_all.indd

2010_summer_spring_all.indd J apanese text Copyright - Sekai Bunka Publishing Inc. All rights reserved. Reproduction in whole or in part without permission is prohibited. Spring / Summer 2010 Vol. 25 1 J apanese text Copyright -

More information

2014春夏日本語.indd

2014春夏日本語.indd J apanese text 洋 Copyright - Sekai Bunka Publishing Inc. All rights reserved. Reproduction in whole or in part without permission is prohibited. Spring / Summer 2014 Vol. 33 1 J apanese text Copyright

More information

2015春夏KIJE日本語.indd

2015春夏KIJE日本語.indd J apanese text Copyright - Sekai Bunka Publishing Inc. All rights reserved. Reproduction in whole or in part without permission is prohibited. Spring / Summer 2015 Vol. 35 1 J apanese text Copyright -

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション Copyright 2008 KOZO KEIKAKU ENGINEERING Inc. All Rights Reserved. http://www.kke.co.jp Copyright 2008 KOZO KEIKAKU ENGINEERING Inc. All Rights Reserved. http://www.kke.co.jp 1 Copyright 2008 KOZO KEIKAKU

More information

p01.qxd

p01.qxd 2 s 1 1 2 6 2 POINT 23 23 32 15 3 4 s 1 3 2 4 6 2 7003800 1600 1200 45 5 3 11 POINT 2 7003800 7 11 7003800 8 12 9 10 POINT 2003 5 s 45700 3800 5 6 s3 1 POINT POINT 45 2700 3800 7 s 5 8 s3 1 POINT POINT

More information

株主通信:第18期 中間

株主通信:第18期 中間 19 01 02 03 04 290,826 342,459 1,250,678 276,387 601,695 2,128,760 31,096 114,946 193,064 45,455 18,478 10,590 199,810 22,785 2,494 3,400,763 284,979 319,372 1,197,774 422,502 513,081 2,133,357 25,023

More information

ワタベウェディング株式会社

ワタベウェディング株式会社 1 2 3 4 140,000 100,000 60,000 20,000 0 0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 5 6 71 2 13 14 7 8 9 10 11 12 1 2 2 point 1 point 2 1 1 3 point 3 4 4 5 6 point 4 point 5 point 6 13 14 15 16 point 17

More information

untitled

untitled 1 2 3 4 5 6 7 Point 60,000 50,000 40,000 30,000 20,000 10,000 0 29,979 41,972 31,726 45,468 35,837 37,251 24,000 20,000 16,000 12,000 8,000 4,000 0 16,795 22,071 20,378 14 13 12 11 10 0 12.19 12.43 12.40

More information

株主通信 第16 期 報告書

株主通信 第16 期 報告書 10 15 01 02 1 2 3 03 04 4 05 06 5 153,476 232,822 6,962 19,799 133,362 276,221 344,360 440,112 412,477 846,445 164,935 422,265 1,433,645 26,694 336,206 935,497 352,675 451,321 1,739,493 30,593 48,894 153,612

More information