完全空乏型SOI－MOSFET

Transcription

1 05 年 3 月 3 日 完全空乏型 SOI-MOSFET 群馬大学 松田順一

2 項目 概要 用途 作製方法 メリット 完全空乏型 n チャネル SOI MOSFET 特性 閾値電圧 バックゲート効果 短チャネル効果含む 電圧 電流特性 トランス コンダクタンスと移動度 サブスレッシュ ホールド スロープ キンク効果含む 蓄積型 p チャネル SOI MOSFET 特性 閾値電圧 電圧 電流特性 サブスレッシュ ホールド スロープ含む ボディ効果の統一的表現 注 第 60 回群馬大学アナログ集積回路研究会講演会 007 年 3 月 6 日 資料から抜粋

3 SOI 基板の用途 LSI への応用 薄膜 SOI 高速化 低消費電力 サーバ /P 用 PU ゲーム機用チップ 時計用 LSI 民生用 情報機器 家電製品 無線 RF 機器 自動車 パワーデバイスへの応用 厚膜 SOI 高耐圧 耐熱性 耐ノイズ性 耐放射線性 宇宙産業 航空産業 軍関係 自動車 家電製品 エアコン 冷蔵庫 PDP センサ MEMS への応用 ピエゾ効果 高温用圧力センサ 加速度センサ 角速度センサ 自動車 ホール効果 高温用磁気センサ MOS/ ダイオード イメージセンサ / 赤外線イメージセンサー 3

4 SOI の LSI への応用例 データプロセッシング PU Power PIBM OperonAMD ゲーム機用 PU PlaySaion3 ell PU Wii TM PU Xb TM 360PU RFIDRadio Frequency Idenificaion チップ 日立 μ チップ 0.5mm 0.5mm 厚さ 7.5μm 高速低消費電力 So Silicon on hin BOX 日立 DRAMDynamic Random Acce Memory 浮遊ボディ型 RAM:FBFloaing Body ell 東芝 ZRAM ゼロ キャパシタRAM イノベイティブ シリコン 組込み型 DRAMeDRAMIBM BOX 埋め込み酸化膜 : 薄膜化 50 nm 0~5nm 4

5 SOI 基板の作製方法 SIMOXSeparaion by IMplaned OXygen 基本発明 978: 泉 NTT 酸素イオン注入 Smar uunibond 基本発明 99:BluelLETI 水素イオン注入 ウエハ剥離 ELTRANEpiaxial Layer TRANfer 基本発明 99: 米原 キャノン 陽極化成 多孔質 Si ウォータジェット分離 5

6 薄膜 SOI 基板作製フロー H + イオン注入 Wafer A 酸化膜 Wafer A 多孔質 Si 陽極化成 剥離 Wafer A Wafer B Wafer A ウォータシ ェット分離 Wafer A Wafer A Wafer B 酸化膜 エヒ タキシャル層 Wafer B SOI Wafer B Wafer A Wafer A SOI Wafer B 再利用 再利用 Smar u ELTRAN 6

7 薄膜 SOI 基板のメリット 項目 効果 素子分離構造工程簡略化 高集積化 寄生容量減少 高速化 低消費電力化 3 駆動能力向上 高速化 4 短チャネル効果低減 微細化 5 バックゲート効果低減 安定動作 アナログ対応 6 サフ スレッシュ ホールト スローフ 低減 低電圧動作対応 7 リーク電流減少 高温動作対応 8 耐ノイズ性の向上 アナログ デジタル混載容易 9 耐放射線性の向上 耐環境応用 7

8 バルク /SOI-MOSFET 断面 ゲート素子分離酸化膜ゲート n + n + p + n + p + p + バルク p ウエル n ウエル Si 基板 ゲート SOI n + p n + p + n p + 埋め込み酸化膜 ゲート SOI Si 基板 8

9 n チャネル SOI MOSFET 断面 ー完全空乏型ー x ゲート フロントゲート y ソース N + P ト レイン N + 埋め込み酸化膜 バックゲート 基板 9

10 電位 SOI 深さ方向の電位分布 0 x 深さ x 0

11 SOI 層内の電位と電界 ポアソンの式 境界条件 SOI 内の電位と電界 qn a dx d a a a a qn x qn x E x qn x qn x : Si/SiO : 0 Si/SiO x x でのポテンシャル界面 バックでのポテンシャル界面 フロント

12 ゲート電圧と表面電位との関係 ゲート電圧と表面電位との関係 バックゲート電圧と表面電位との関係 a inv MS qn ここで, MS

13 閾値電圧ーバック界面 : 蓄積と反転ー バック界面が蓄積状態の場合 条件 : h, acc バック界面が反転状態の場合 条件 : h, inv 0, inv 0, F for MS F for 注 : MS h, inv F でもON状態 F, inv 0, F 3

14 バックゲート電圧ーフロント界面 : 閾値ー ハ ック界面が蓄積開始の場合のハ ックケ ート電圧 条件 : ハ ック界面が反転開始の場合のハ ックケ ート電圧 条件 :, acc, inv for F, 0, 0 MS MS F F for F, F, 0 4

15 閾値電圧ーバック界面 : 空乏 弱反転含む ー, acc, inv 条件 : F, inv 0, 0 for and h, h, acc, acc 5

16 閾値電圧の式の注意事項 閾値電圧の式は Si の厚みに対して反転層と蓄積層が薄い場合に成立つ 反転層と蓄積層が Si の厚みに対し相対的に厚い場合 実効的な Si の厚みを求めるため Si の厚みから反転層と蓄積層の厚みを差し引く必要がある Si の厚みが非常に薄い <0nm 場合 フロント反転層とバック蓄積層とで干渉あり 移動度の低下 反転層と蓄積層間でのトンネル現象 6

17 I D - 特性のバックゲート電圧依存性 バックチャネル A: 反転 B: 空乏 : 蓄積 B: 閾値電圧はバックゲート電圧に対し線型シフト By J. P. olinge a: フロントゲート電圧がバックゲート閾値電圧を低下させる フロントゲート電圧の上昇 Si 層内の電位の最低個所を押し下げる 閾値電圧一定 7

18 バックゲート効果ー閾値電圧のバックゲート電圧依存性ー 完全空乏型 SOI MOSFET: 線型変化し 不純物密度の依存無 d h, d バルク MOSFET 非線形変化し 不純物密度の依存有 h h0 d d h B bulk F bulk F B B, F bulk h, を で微分 qn a 8

19 閾値電圧 ハ ックケ ート電圧による閾値電圧の変化 0 バック界面 蓄積 一定 線型変化 完全空乏 F バック界面 反転 一定 バックゲート電圧 By J. P. olinge 実際には 表面電位がハ ック界面 蓄積 とハ ック界面 反転 で一定でなく 数 kt/q 変化する 9

20 閾値電圧 バックゲート効果の比較ーバルク v.soi ー 完全空乏型 バックゲート電圧 By J. P. olinge トランスファーケ ートトランシ スタの駆動能力 :SOI>BULK 0

21 バックゲート効果の特徴ー完全空乏型 SOI 基板の MOSFET ー バックゲート効果は ドーピング密度に無関係である バックゲート効果は の増大と共に減少する が非常に大きい場合 0 閾値電圧のバックゲート電圧依存性無視 基板 Si もバックゲート電圧により 蓄積 空乏 反転と変化するが 閾値電圧への影響は少ない 埋め込み酸化膜厚 フロントゲート酸化膜厚の場合 閾値電圧のバックゲート電圧依存性無視

22 短チャネル効果ーバルクと SOI との比較ー バルク S D S D d d SOI d d S D S D 埋め込み酸化膜埋め込み酸化膜

23 短チャネル効果導出の考え方 ー完全空乏型 SOI-MOSFET ー L S d SS x x d max d DD D d S d S d D d D d x SS d S x x, d max d DD : 電位の最小箇所 d D x x d max 3

24 4 短チャネル効果を考慮した閾値電圧 実効空乏層電荷 閾値電圧 台形と長方形の面積比 max, d a D S DD SS dl x x x qn L d d Lx x L d d L dl acc acc h h :,,,,

25 閾値電圧 短チャネル効果の例ーバルクと SOI との比較ー =00nm 実効チャネル長 μm By J. P. olinge 5

26 A 電流式の分離 ーバック界面状態ー D N + ソース 空乏層 N + ト レイン N+ ソース N+ ト レイン B +DD 反転層 E IS+ID N+ ソース N+ ト レイン N+ ソース N+ ト レイン 蓄積層 AS+AD 反転層 IS+DD N+ ソース N+ ト レイン A B の状態の電流式を導出 蓄積層 AS+DD 6

27 7 I- 特性 完全空乏型 n チャネル SOI-MOSFET のドレイン電流 グラジュアルチャネル近似 MS MS inv inv inv n D y y y y y y y y y d y L W I F F の式から以下で表される は ここで の式から以下の如くになる は 反転層電荷

28 8 I- 特性 B:AS+AD: 線型領域 電流式 : acc acc F MS acc h acc h n inv n D acc L L W y d y L W I F F,,,,, 但し 0,, acc L 0 0,,, L L L acc F の場合

29 I- 特性 B:AS+AD: 飽和領域 飽和電圧 : di D d, acc Da, acc 0 Da, acc 飽和電流 h, acc I Da, acc W L n h, acc 9

30 30 I- 特性 A:+DD: 線型領域 電流式 : 0,,, y inv acc acc acc h h h n inv n D L W y d y L W I F F,,,,, 但し

31 I- 特性 A:+DD: 飽和領域 飽和電圧 : di D d, Da, 0 Da, h, 飽和電流 I Da, W L n h, 3

32 3 I- 特性 :AS+DD: 線型領域 バック界面での蓄積領域 : 電流式,,,, acc acc acc h n DD AS D L W I,, for 0 : for 0 0, : 0 acc F inv inv y inv y inv n DD AS D y y L y y y y y y y d y y d y L W I F F y y 0

33 I- 特性 :AS+DD: 飽和領域 飽和電圧 : Da, AS 飽和電流 I Da, AS W L di D d h, acc, acc h, acc, acc, AS DD Da, AS n, acc h, acc 0 33

34 飽和電流の一般形 A+DD と BAS+AD との場合 I Da W L AS AD n h AS+DD の場合 I Da バルクトランジスタの場合, DD d max 34 : AS ADと DDの場合ほぼ同等な表現 複雑 D, D = x : 空乏層容量

35 飽和電流比較 バルク v.soi I Da fully eed SOI >I Da bulk > I Da back accum SOI α fully eed SOI <α bulk <α back accum SOI SOI:0~30% アッフ By J.. Surm and K. Tokunaga Princeon Univ. 35

36 トランス コンダクタンス トランス コンダクタンス g m di d Da W L n h バック界面が蓄積状態にある場合 I Da I Da, acc, h h, acc, バック界面が空乏状態にある場合 I Da I Da, h h,,, g m fully eed SOI > g m bulk > g m back accum SOI α fully eed SOI <α bulk <α back accum SOI 36

37 電圧利得 最大の電圧利得 ou in I g D D in g g m D g I m D A, A : アーリー電圧 弱反転領域での g m /I D g I 強反転領域 飽和 での g m /I D gm W n W n I m D D di D I d D h q nkt L q kt I D LnID g m /I D fully eed SOI > g m / I D bulk > g m / I D back accum SOI α fully eed SOI <α bulk <α back accum SOI 37

38 飽和領域での g m /I D 比較 D =.5 By D. Frandre, L.F. Ferreira, P.. A. Jeper, and J.-P. olinge 38

39 移動度の比較 : 0 の場合 バック界面 : 反転に近い空乏状態 S - S 0 E S,SOI qn a /ε E S,SOI < E S,BULK E S,BULK =qn a x dmax /ε, <x dmax μ S,SOI > μ S,BULK バック界面 : 充分な空乏状態 E S,SOI qn a x /ε, x : 電位の最低点 E S,SOI < E S,BULK x < < x dmax μ S,SOI > μ S,BULK バック界面 : 蓄積状態 S - S F E S,SOI > E S,BULK μ S,SOI < μ S,BULK E y y y qna 39

40 電界分布比較ーバルク v.fd SOI ー -E バルク -E FD SOI Si 内の深さ Si 内の深さ x dmax x 基板濃度同じ 傾き同じ フロント界面での電界 :Bulk>Thin FD SOI 40

41 サブスレッシュホールドスロープー部分空乏型ー 界面準位を無視できる場合 kt S ln q 界面準位がある場合 kt S ln 0 q D 0 D i 4

42 4 サブスレッシュホールドスロープー完全空乏型ー 界面準位を無視できる場合 界面準位を考慮した場合 q kt S ln 0 0 ln i i q kt S

43 I D - 比較 部分空乏 v. 完全空乏 n-channel device 00nm-hin film 00nm-hick film By J. P. olinge 43

44 サフ スレッシュホールト スローフ の Si 厚み依存性 S kt ln0 q By J. P. olinge S fully eed SOI< S bulk< S back accum SOI α fully eed SOI <α bulk <α back accum SOI 44

45 ドレイン電流 Kink 効果 -n チャネル SOI-MOSFET- kink ドレイン電圧 45

46 Kink 効果の解釈 部分空乏型 ドレイン電圧増大 インパクトイオン化 n-ch>p-ch 電子 ドレイン 正孔 フローティングボディー 低電位 電位増大 ソースとフローティングボディー間が順方向バイアス» 閾値電圧の低下 ドレイン電流の増大 Kink 効果» 少数キャリア寿命大 Kink 効果大 完全空乏型 ドレイン電圧増大 インパクトイオン化 完全空乏型 < 部分空乏型 電子 ドレイン 正孔 ソース接合近辺 低電位領域 完全空乏によりソースとボディー間が順方向バイアス 低バリアー 正孔はソース内で再結合 ボディー電位の上昇なし Kink 効果フリー 但し バック界面が蓄積型の場合 kink 効果は発生する 46

47 Kink 効果 部分空乏と完全空乏での電位分布比較 PD 部分空乏 00m/ep FD 完全空乏 N a =8 0 6 cm -3 N a =8 0 6 cm -3 PD FD Afer Kink Before Kink By J. P. olinge 47

48 p チャネル SOI MOSFET 断面図 ー蓄積型ー x y ゲート ソース P + P ト レイン P + 埋め込み酸化膜 バックゲート 基板 48

49 閾値電圧ー蓄積型 p チャネル SOI MOSFET ー 閾値電圧 : 0 フロント界面 : 蓄積開始 N + ポリ Si ゲート p 基板 g h acc MS fb MS,, ゲート電圧 :0OFF の状態 フロント界面 : 正 基板内完全空乏化 ゲート電圧 : 負 ON の状態 kt q 基板内と表面蓄積層をキャリア 正孔 が伝導 E ln N n i a 49

50 A 電流通路 断面 ー蓄積型 p チャネル SOI MOSFET ー D P + ソース 空乏層 P + ト レイン P+ ソース x d I bulk P+ ト レイン B ' fb ' ' 0 fb & 0 fb E P+ ソース I bulk P+ ト レイン P+ P + 空乏層 P+ P + ソース I acc I bulk ト レイン ' ' 0 fb & fb fb 0 & fb 0 F P+ ソース I acc I bulk P+ ト レイン P+ ソース I bulk I acc P+ ト レイン ' fb 0 & 0 fb fb ' 0 & fb ' : 空乏層幅が effの時の, fb x, eff xd 50

51 蓄積電荷 acc 蓄積チャネル電流 fb y y 蓄積チャネル電流 : 線型領域 I I acc acc 0 L dy W 蓄積チャネル電流 : 飽和領域 I W L 但し acc W L 0 0 acc fb y d fb fb fb fb I acc : ソース ト レイン 正 5

52 5 ボディ電流 A, E ボディ電流 d qn y qn L W d x qn L W I a fb eff a b d eff a b body d eff x 蓄積状態 ソース ~ ドレインのフロント界面 の場合かつ 完全空乏状態の場合 E 0 A ' d eff fb fb fb x

53 53 ボディ電流 D ピンチオフ形成無し フロント界面蓄積層無しボディーチャネル形成の場合かつ ' ' D a fb a a fb a eff d eff a b body fb fb qn qn qn qn d x L qn W I

54 54 ボディ電流 B ピンチオフ形成有り フロント界面蓄積層無しボディーチャネル形成の場合かつ 3 3 ' ' 0 ' ' B ' a fb a a a fb eff d eff a b body fb fb qn qn qn qn d x L qn W I fb

55 55 ボディ電流 ピンチオフ形成無し ドレイン端で空乏層形成有り ソース端フロント界面で蓄積層有りボディーチャネル形成の場合かつ ' a fb a a fb eff fb eff eff d eff a b body fb fb qn qn qn d d x L qn W I fb fb

56 56 ボディ電流 F ピンチオフ形成有り ソース端フロント界面で蓄積層有りボディーチャネル形成の場合かつ 3 3 ' ' 0 ' F ' a a a eff fb eff eff d eff a b body fb fb qn qn qn d d x L qn W I fb fb fb

57 全電流 I I acc I body ボディ電流 バックチャネル蓄積電流 フロントチャネル蓄積電流 By J. P. olinge 57

58 蓄積型 p チャネル SOI MOSFET I- 特性 バックバイアス 種類 =00nm, N a =4 0 6 cm -3 By J. P. olinge. 蓄積型 p チャネル SOI MOSFET 通常負のバックバイアス印加 : ボディ電流増大 ボディ電流による高移動度 蓄積型の場合. 蓄積型 n チャネル SOI MOSFET にも適用可能 ゲートが p + または n + でも可能 但し n + の場合 負の閾値電圧 58

59 59 サブスレッシュホールドスロープー蓄積型 p チャネル SOI-MOSFET ー ln0,,,, ln ln0 i i i i q kt S S F F F d d kt q S となり は以下となる したがって に弱く起因し ほぼ定数となる はたいていの場合

60 S のバックゲート電圧依存性 エンハンスメント n チャネル 蓄積型 p チャネル S kt ln0 q ハ ックホ テ ィ電流 ハ ック反転電流 フロント表面反転電流 フロントホ テ ィ電流 By F. an de Wiele and P. Paelinck 60

61 ボディ効果の統一的表現ーサフ スレッシュホールト スローフ ー 弱反転領域の電流 I exp H HND : チャネル グランド間容量 : ゲートチャネル間容量 サブスレッシュホールドスロープ S ln 0 qs nkt nkt q, n:body facor coefficien n HND H 6

62 カップリングを表す容量モデルーバルク MOSFET- A: バルク MOSFET 強反転 H HND d max B: バルク MOSFET 弱反転 H HND x x d g : channel A, B 6

63 カップリングを表す容量モデルー完全空乏型 SOI MOSFET- : 完全空乏型 SOI-MOSFET バック蓄積 D: 完全空乏型 SOI-MOSFET バック空乏 H H, H ND, HND E: 完全空乏型 SOI-MOSFET バック反転 H, HND g : channel g : channel g D E : channel 63

64 カップリングを表す容量モデルー蓄積型 SOI MOSFET- F: 蓄積型 SOI MOSFET 弱反転 H x HND min x min x min : 最小電位の深さ F g :channel min 64