Microsoft PowerPoint - 2.1MOSFETの特性.ppt [互換モード]
|
|
|
- みそら うとだ
- 5 years ago
- Views:
Transcription
1 2.1 MOSFET の特性 教科書 2.1 節 ~2.5 節 教科書には詳細な特性パラメータの式が示されていて複雑だが ディジタル回路設計では 本プリントの内容を理解していれば問題はない
2 2.1.1 PN 接合と内部電界
3 不純物による電気伝導の制御 (1) III IV V B C N Al Si P ドープ (Dope): 不純物を混ぜること 電子 ( 青色 ) Ga In Ge Sn As Sb 結合に関与しない余った電子 ( 自由電子 : Free Electron) + - Si の結晶の模式図 P( リン ) ドープ Si 結晶 簡略表示 3
4 不純物による電気伝導の制御 (2) III IV V B C N Al Si P ドープ (Dope): 不純物を混ぜること 電子 ( 青色 ) Ga In Ge Sn As Sb 結合手の電子が不足してできた孔 ( ホール : hole) - + Si の結晶の模式図 B( ボロン ) ドープ Si 結晶 簡略表示 4
5 不純物による電気伝導の制御 (3) 不純物を入れていない半導体は真性半導体 (Intrinsic Semiconductor) と呼ぶ p: Positive n: Negative 電子 ( 青色 ) III IV V B Al Ga In C Si Ge Sn N P As Sb p 型半導体 n 型半導体 電子やホールのように移動できる電荷担体をキャリア (Carrier) と呼ぶ 電荷は正負が逆で絶対値が等しい 結合電子と区別するため移動できる電子は自由電子と呼ばれる 以後 省略して単に 電子 と呼ぶ ホール ( 移動できる ) + - 電子 ( 移動できる ) アクセプタ (Acceptor) ドナー (Donor) 不純物不純物 ( 動けない ) ( 動けない ) キャリアは不純物の数と同数発生するが不純物は動けないことに注意 5
6 pn 接合の構造 (1) シリコンの中で p 型領域と n 型領域が接したところを pn 接合と呼ぶ p 型 (p-type) n 型 (n-type) pn 接合 (pn junction) 電界 E + 電子とホールが再結合した領域 ( 空乏層 ) pn 接合の付近では 電子とホールがぶつかって再結合する ( 自由電子がホールを埋めて消える ) 電荷を持ったアクセプタとドナーが残るので内部電界 E が発生 de dx ( 単位体積当りの電荷 ) 0 Si ( ガウスの法則 ) 6
7 pn 接合の構造 (2) p-type 電界 E + + 電位 V n-type 内部電界が発生したので 内部電位 V B が発生 dv E dx dv E dx Built-in Potential V B ( 内部電位 or 内蔵電位 ) 位置 x n-type 側が正電位になる 但し 電流は流れない 7
8 エネルギーの単位 電子やホールのエネルギー単位は エレクトロンボルト (ev) が使用されることが多い ev は -1V の電位差だけ電子を移動させるのに必要な位置エネルギーで表される 1 (ev) = ( クーロン ) (-1V) = (J) 1eV のエネルギー差 電位差と ev の絶対値は同じ値! 1V( 電位差 ) ただし 表す物理量は異なる 8
9 電子とホールのポテンシャルエネルギー ホールのエネルギーは電位と同じ方向 電位 V ホールのポテンシャルエネルギー 電子のポテンシャルエネルギー ー電子ホール f f 移動方向 移動方向 1V 位置 x 1eV 位置 x 1eV 位置 x 電子のエネルギーホールのエネルギー 電位 9
10 pn 接合の電子 ホール分布 p-type 電界 E ホールのエネルギー n-type Built-in Potential V B Built-in Potential V B 位置電子のエネルギー位置 ホール 電子 室温 (300K) では キャリアは ポテンシャルエネルギーの低い領域に溜まっている 10
11 pn 接合の電流 - 電圧特性 (1) hole + p-type ホールのエネルギー 電流 I V PN electron - n-type 電流 I 流れ込んで再結合する 順方向バイアス状態 ( ドナー アクセプタの表記は省略 ) V B -V PN 電子のエネルギー流れ込んで再結合する V B -V PN 位置 位置 障壁が低くなり キャリアが反対領域に流れ込む 11
12 pn 接合の電流 - 電圧特性 (2) hole + I 0 electron p-type V PN - n-type 逆方向バイアス状態 ( ドナー アクセプタの表記は省略 ) ホールのエネルギー エネルギー障壁により STOP V B +V PN 電子のエネルギー V B +V PN 位置 位置 障壁が高くなり キャリアが反対領域に流れ込めない 12
13 pn 接合の電流 - 電圧特性 (3) 逆方向バイアス 順方向バイアス 電流 (ma) 電流 - 電圧特性モデル式 I PN I S q V PN k T ( e 1) k: ボルツマン定数 ( ev/k) q: 電子電荷 ( coulomb) I S : 飽和電流 (A) ~0.7V 電圧 (V)
14 2.1.2 MOSFET の構造
15 MOS トランジスタ (MOSFET) の構造 MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) poly-si( 金属 ) Gate Source ゲート酸化膜 Drain Source Gate Drain SiO 2 Si n p n p n p Body Body Symbol n-ch MOSFET Symbol p-ch MOSFET 15
16 G-B 電極の役割 (1) ゲート電圧 V G の印加によりゲートの下の SiO 2 /Si 界面 (MOS 界面と呼ぶ ) に電子が発生 ( チャネルと呼ぶ ) し ソース - ドレインの間を導通させる 電子が発生して n 型のように動作する Channel Source + n p Body Gate n Drain V G n-ch MOSFET 16
17 G-B 電極の役割 (2) ゲート電圧 V G の印加によりゲートの下の SiO 2 /Si 界面 (MOS 界面と呼ぶ ) にホールが発生 ( チャネルと呼ぶ ) し ソース - ドレインの間を導通させる Source Gate Drain ホールが発生して p 型のように動作する Channel p ー n Body p V G p-ch MOSFET 17
18 D-S 電極の役割 (1) チャネルがない状態でソース - ドレインに電圧を加えると Drain の pn 接合が電流を妨げる V D 電流は流れない 0(v) Source Gate Drain n n p ゼロバイアスまたは順バイアス Body 0(v) 逆バイアス n-ch MOSFET 18
19 D-S 電極の役割 (2) チャネルが発生した状態でソース - ドレインに電圧を加えると電子による電流が流れる V D 電流 Source Gate + Drain n n 電子の流れ V G Body p n-ch MOSFET 19
20 D-S 電極の役割 (3) チャネルが発生した状態でソース - ドレインに電圧を加えるとホールによる電流が流れる V D 電流 Gate Source ー Drain p p ホールの流れ V G n Body p-ch MOSFET 20
21 電極名の由来 参考 Transistor =Trans- resistor Source n Gate V G + n p V D Drain 水源 (Source) 水門 (Gate) 排水溝 (Drain) 水路 (Channel) Body 21
22 電子 ホール分布による理論的理解 (1) n-ch MOSFET ゼロバイアス状態 S n G n D 電子エネルギー 絶縁体が壁になっている p 電子エネルギー B 位置 位置 pn 接合の Built-in Potential が障壁になって S, D 間は導通しない 22
23 電子 ホール分布による理論的理解 (2) n-ch MOSFET V D > 0 G 電子エネルギー S D V G > 0 n p n V G の影響で電子が溜まった 電子エネルギー B 位置 位置 電子の流れ ( 電流と逆向き ) pn 接合の Built-in Potential が障壁が低くなって S, D 間が導通 23
24 2.1.3A MOSFET の直流特性
25 MOSFET の端子と印加電圧の定義 n-ch MOSFET p-ch MOSFET Gate V dgn Current I dsn Drain V dsn Body Gate V dgp Current I dsp Drain V dsp Body V gsn V dgn Source V sbn Body は Substrate とも呼ばれる V gsp V dgp Source V sbp p-ch は負の電圧を印加した時に動作する B を省略した表記 V dsn Vdsp V gsn V gsp 本講義では実際の配線に対応する上側の記述方式を採用する 25
26 MOSFET の電流 - 電圧特性を測定してみると ( 線形領域と飽和領域の境界 ) I dsn カットオフ領域 V dsn I dsn V dsn =V gsn V tn0 飽和領域 V gsn チャネル形成状態 サブスレッショルド領域 V tn0 V gsn ( 閾値電圧と呼ばれる定数 ) 線形領域 V dsn サブスレッショルド = Sub-threshold 26
27 2.1.3B 閾値電圧の物理的意味 27
28 ゲート電圧 V gsn でチャネルが制御される仕組み Metal (poly-si) ( アニメーション ) SiO 2 MOS 界面 空乏層 Si p 型 Si MOS 界面付近にも空乏層があることを覚えておこう ゲート電圧は Vox(SiO 2 膜 ) と φs(si) に分圧され φs が一定値を超えるとチャネルが形成される 28
29 閾値電圧 (Threshold Voltage) チャネルが形成されると p 型半導体が MOS 界面で n 型のように振舞う n 型半導体が MOS 界面で p 型のように振舞う ( 参考 ) チャネル内では半導体の型が変わるので チャネル内のキャリアは反転電荷と呼ばれる チャネルの形成に必要なゲート電圧を閾値電圧と呼ぶ n-ch MOSFET の閾値電圧を V tn0 と表記 (V sbn =0V のとき ) p-ch MOSFET の閾値電圧を V tp0 と表記 (V sbp = 0V のとき ) ( 参考 ) MOSFET は通常 V sbn = 0V, V sbp = 0V の状態で使用する V gsn < V tn0 ( または V gsp < V tp0 ) は サブスレッショルド領域と呼ぶ 閾値電圧は半導体の不純物量に関係している 閾値電圧は半導体メーカがコントロールしているので設計者が変更できない 29
30 2.1.3C 線形 / 飽和領域の物理 的意味 30
31 ドレイン電圧 V dsn のチャネルへの影響 n-ch MOSFET に V gsn >V tn0 を印加するとチャネルが発生 V dsn を印加するとチャネル電子が流れる V dsn を強く印加しすぎると チャネルが一部分消失する V dsn をかけすぎるとドレイン付近のチャネルが消失 V gsn > V tn0 でも V dsn > 0 ならば V gsn V dsn < V tn0 となりうる ドレイン付近でチャネルが消失 (Pinch-off 現象と呼ばれる ) 31
32 ピンチオフ現象 V dsn = V gsn V tn0 でチャネルが一部消失 このときの V dsn をピンチオフ電圧と呼ぶ V dsn = V gsn V tn0 V tn0 しか加わっていない Source n Gate + n Drain V gsn p Body n-ch MOSFET 32
33 ピンチオフによる電流の飽和 V dsn > V gsn V tn0 V gsn > V tn0 S n p B G n D 滝の高さが変わっても水量は同じ 高抵抗のピンチオフ部だけに電圧が加わり電流は増えない 電子エネルギー V dsn < V gsn V tn0 V dsn = V gsn V tn0 V dsn > V gsn V tn0 33
34 2.1.4 モデル式による I-V 特性表現 Gradual Channel Approximation によるモデル式を紹介する モデル式の導出方法については 付録を参照 34
35 MOSFET の寸法パラメータ定義 Field Oxide poly (G) contact S B p-active B n-active FOX p+ p-well n-sub x j S n+ G L eff D D D n+ L contact FOX contact W p-well t oxf t m t ox poly [ 注 ] p+, n+ などの + 記号は不純物濃度が高い領域を表す G FOX FOX p-well n-sub W eff poly: ゲート電極は poly-si という材料で出来ているので poly または poly-si と呼ぶことがある L: Gate length ( ゲート長 ) W: Gate width ( ゲート幅 ) L eff : Effective channel length W eff : Effective channel width x j : Junction depth t ox : Gate oxide thickness ( ゲート酸化膜厚 ) t oxf : Field oxide thickness t m : poly-si thickness 35
36 MOSFET の主な寸法パラメータ 記号 意味 0.5umプロセスでの値 設計パラメータ L ゲート長 0.5um 設計時に決定 W ゲート幅 > 3um 設計時に決定 L eff 実効ゲート長 Lより少し短い プロセスに依存 W eff 実効ゲート幅 Wより少し短い プロセスに依存 x j ソース / ドレイン接合深さ 0.2um プロセスに依存 t ox ゲート酸化膜厚さ 10nm (100A ) プロセスに依存 t oxf フィールド酸化膜厚さ 1um プロセスに依存 t m ポリシリコン厚さ 0.5um プロセスに依存 厳密には MOSFET の電気特性は L eff, W eff, t OX によって決定されるが 本講義では L eff =L, W eff =W と近似する 36
37 MOSFET の I ds -V ds 特性 I dsn V dsn V gsn V tn0 V dsn V gsn V tn0 G D 線形領域 飽和領域 V gsn S V dsn n-ch MOSFET I dsn V dsn V gsn V tn0 Vgsn V tn0 V dsn サブスレッショルド領域 (Sub- 37 Threshold region)
38 MOSFET の I ds -V gs 特性 I dsn 線形領域 (1 次 ) n-ch MOSFET サブスレッショルド領域 ( 指数関数 ) 飽和領域 (2 次 ) V tn0 V gsn 38
39 MOSFET の直流特性の数式表現 線形領域の電流式 (Gradual Channel 近似 ) I dsn W L n {( V n n C n gsn O {( V V gsn tn0 V ) V tn0 dsn ) V 1 2 dsn V 2 dsn } 1 2 V 2 dsn } (1) ( 記憶すること ) V gsn に対して 1 次 V dsn に対して 2 次 : 電子の移動度 ( mobility) C V n O tn0 : : [ m 2 / V sec] 電子の動きやすさ 2 単位面積当りゲート酸化膜容量 [ F / m ] V 0のときの閾値電圧 [ V ] (V tn0 は製造プロセスに依存 ) sbn 導出は少し複雑なので確認したい人は付録を参照すること 39
40 式 (2.55b) のグラフ上の意味 di dv dsn dsn {( V V 0) V } n gsn tn dsn 0 が成立するとき V dsn V dsn V gsn Vgsn V 線形 V tn0 tn0 V dsn (2) V 飽和 gsn V 線形領域と飽和領域の境界 ( 記憶すること ) tn0 I dsn (2.55b) Vgsn V tn0 V dsn 40
41 飽和領域の数式表現 飽和領域の電流式 (Gradual Channel 近似 ) V I dsn dsn V {( V n n 2 gsn ( V V gsn gsn tn0 V V tn0 tn0 V gsn に対して 2 次 のとき 飽和状態 ( ピンチオフ ) になるので ) ( V ) 2 gsn (3) V tn0 ) 1 2 ( V gsn V tn0 V dsn に依存しない ( ドレイン - ソース間は定電流源として働く ) ) 2 } ( 記憶すること ) 41
42 理想からのずれ (1) I dsn Eq. (4) Eq. (3) (1) チャネル長変調 0V V gsn V dsn V dsn V gsn V dsn V tn0 ( 飽和 ) のとき 実際のチャネル長 = L eff ΔL (ΔL は V 0.5 dsn に比例 ) V gsn Source V dsn n V Gate p tn0 n Drain ΔL の場合の断面図 実際のチャネル長が V dsn により短くなるので 飽和後も電流は漸増 I dsn n 2 ( V gsn 式 (3) V ) (1 V 2 tn0 dsn ) (4) チャネル長変調パラメータ λ 42
43 理想からのずれ (2) (2) 基板バイアス効果 1 gsn dsn MOSFET は V B = 0 (V) として使用することが多いが ソース電位が GND でない場合に 基板バイアス V bsn が発生する bsn V tn V FB 1 2 fp 2 r 0 q N A(2 fp Vbsn) C O (5) チャネル不純物基板バイアス V bsn < 0 になると 閾値が上昇する ( 次ページ参照 ) 43
44 理想からのずれ (3) (2) 基板バイアス効果 2 I dsn V gsn 44
45 理想からのずれ (4) (3) サブスレッショルド領域の電流 Vgsn V tn0 のとき I dsn が僅かに流れる ソース - 基板間が ダイオードとして働くため指数関数特性となる I dsn ( 対数 ) 1/ Slope V log 10 gsn ( I dsn ) S S ファクタと呼ぶ ( 小さいほど傾きが大きいので スイッチとしての特性が良い ) V gsn 45
46 5 月 13 日 C O n-ch MOSFET モデル式のまとめ 1 0 SiO2 tox 単位面積当たりのゲート酸化膜容量 (F/m 2 ) n : 電子の移動度 (m 2 /Vsec) ( 電子の移動度は材料定数なので変えることはできない ) ( 記憶すること ) 条件式 線形領域 V dsn V 飽和領域 V dsn V gsn gsn V V tn0 tn0 n 特性式 1 2 Idsn n{( Vgsn Vtn0) Vdsn Vdsn} 2 Wn n nco L I dsn n ( V 2 n ( V 2 gsn gsn V V tn0 tn0 ) ) 2 2 (1 V L n, W n は設計者が決定する C O は 製造者が決定する dsn ) 46
47 p-ch MOSFET のモデル式のまとめ C O 0 SiO 2 1 t OX 単位面積当たりのゲート酸化膜容量 (F/m 2 ) p : ホールの移動度 (m 2 /Vsec) ( ホールの移動度は材料定数なので変えることはできない ) ( 記憶すること ) 条件式特性式 線形領域 Vdsp Vgsp Vtp0 飽和領域 Vdsp Vgsp Vtp0 1 2 Idsp p{( Vgsp Vtp0) Vdsp Vdsp} 2 Wp p pco L I dsp p p 2 p 2 ( V ( V gsp gsp V V V gsp, V dsp, I dsp < 0 で動作する tp0 tp0 ) ) 2 2 (1 V dsp ) L p, W p は設計者が決定する C O は 製造者が決定する 47
48 p-ch と n-ch MOSFET の Body 電位 V gsp < 0 p-ch B 電位 ( 基準電位 ) V dsp < 0 p-ch MOSFET の回路 V dsn > 0 n-ch MOSFET の回路 V gsn > 0 n-ch B 電位 ( 基準電位 ) 48
49 p-ch と n-ch MOSFET の比較 n-ch MOSFET と p-ch MOSFET は電圧と電流の正負が逆 I ds n-ch I ds V dsn =V gsn V tn0 n-ch V tp0 V tn0 V gs p-ch V ds p-ch V dsp =V gsp V tp0 I ds : ドレインに流れ込む向きを正とする 49
50 ( 参考 ) 閾値電圧の値による分類 V tn0 2 0 Si C qn OX A 2 B 2 B V FB 2 B 2 B V FB I ds V tn0 < 0 n-ch V tn0 > 0 V FB を選ぶ ( ゲート電極の材質を選ぶ ) と 閾値の正負を変更することができる p-ch V tp0 < 0 V tp0 > 0 V gs n-ch V tn0 > 0 Enhancement mode V tn0 < 0 Depletion mode p-ch V tp0 > 0 Depletion mode V tp0 < 0 Enhancement mode ディジタル回路では Enhancement mode のみ使用する 50
51 MOSFET が小さくなると起こる問題 ゲート長 L < 0.3μm ぐらいまで小さくすると 素子の縦横比が1に近づき ショートチャネル効果という現象が現れる ( ゲート長 Lを小さくすると閾値電圧 V T が低くなる ) MOSFET 内部の電界が非常に強くなると キャリアの移動速度が限界に達する キャリアの速度飽和という現象が現れる ( 飽和領域でもI ds -V gs 特性が1 次式になる ) 現在の回路シミュレータでは これらの影響もモデル化した 精密なデバイスモデルが使用されている 51
52 2.1.5 C-V 特性 52
53 MOSFET のキャパシタンス B C GB S G D G-B 間のキャパシタンス p+ n+ n+ p 断面図 C PN pn 接合のキャパシタンス 53
54 pn 接合の容量 - 電圧特性 (1) p-type 空乏層 n-type 空乏層には ドナー (+) 電荷 アクセプタ (-) 電荷が平行に並んでいる ( 電気二重層 ) 電位 V 電荷を蓄えたコンデンサと見做せる 順方向バイアスゼロ バイアス逆方向バイアス V B -V PN V B V B +V PN 位置 x 空乏層幅は バイアス電圧に依存する 54
55 pn 接合の容量 - 電圧特性 (2) C PN 容量 - 電圧特性モデル式 逆バイアス 実測値 逆バイアスでは実測値とよく一致する 順バイアス C PN S 0 Si d CPN (0V ) VPN 1 V B PN 接合の面積 空乏層の幅 V B : Built-in Potential ~0.6~0.9V V PN 0 ~0.6V ( 注 ) 順方向では 電流が流れてキャパシタとしての性質が失われるので 本モデル式は適用できない 55
56 MOSFET の容量ー電圧特性 (1) 電子のエネルギー qv OX d OX V G を印加した MOS 構造の電子エネルギー MOS 界面付近には空乏層が発生する q φ S V G qv G ゲート電極 SiO 2 p 型 Si V G = V OX +φ S COX C S C O : ゲート酸化膜容量 C S : 空乏層容量 V G VOX S V G V OX O CO S V C C S S G ox si チャネル空乏層 CO CS 等価回路 56
57 MOSFET の容量ー電圧特性 (2) V G を印加しても まだ強反転せず SiO 2 /Si 界面に電子が発生していない場合 半導体 SiO 2 ( 単位面積当たりの容量 ) ( 空乏層の幅 ) C S O 全容量値 C 0 Si xd 0 t GB OX SiO C 2 1 C O 1 1 C S x D 2 0 Si S qn A ( 付録 : MOSFET の特性式の導出 参照 ) 表面電位 φsとv G は次の関係がある ( 前ページ参照 ) CO S VG C C O S 57
58 MOS 構造の等価容量 (3) MOS 構造の容量 - 電圧特性曲線 CGB C O C(V G ) C GB 1 C O 1 C S 1 ( V G ) 反転すると V G を増やしても 反転電荷だけが増えて 空乏層は伸びない 従って 半導体容量 Cs は一定になる C GB 1 C O 1 C S 1 ( V tn0 ) 0 V tn0 V G 58
59 2.1.6 回路シミュレーションモデル
60 受動素子のモデル 回路シミュレータの中での受動素子 (L, C, R) の表現 Symbol and Label R1 C1 L1 Parameter R=100 Ω C=5pF L=0.2nH 受動素子の特性は ( 温度一定ならば )1 つのパラメータ ( 素子値 ) だけで表せる 60
61 半導体素子 (MOSFET) のモデル 回路シミュレータの中での半導体デバイスの表現 Symbol and Label Device Model Device Model Name and Parameters G D S B M1 I NMOS( モデル名 ) D W nco{( V L V T =. G V ) V T D 1 V 2 2 D } NMOS V T =0.8V n =500cm 2 /Vs Co =2fF L =0.25 m 半導体素子の特性は デバイスモデル ( 特性式 )+パラメータ( 素子値 ) で表される 61
62 PN 接合の回路シミュレーションモデル P N PN 接合ダイオード = R S R S, C PN (0V), I S, V BI は 実測値から求める C I PN PN I S q V S 0 Si d CPN (0V ) VPN 1 V k T ( e 1) BI PN 62
63 MOSFET の回路シミュレーションモデル PN 接合特性 寄生容量 MOSFET 電流ー電圧特性理論式 直列抵抗 ( コンタクト抵抗など ) を組み合わせたモデル Rs DS V S C GS V B V G V D n+ n+ C BS p- I I D D C GB C GD C BD {( V n n 2 ( V G G Rd V V DD T T ) V ) 2 D 0 CGD 1 V 2 (1 V 2 D D ) } ( V ( V SiO = D D 2 ( L L V V t G OX G G eff V V T ) W T ) ) eff CGD CGS D S Rd ID Rs CBD DD DS CBS CGB C CGB C CPN (0V ) CBD VD 1 V OX OX B CS ( V C ( V S G BI, V, V G 63 BI BI ) )
64 ( 重要 ) 論理シミュレーションと回路 シミュレーションの違い 回路シミュレーション トランジスタレベルの回路のシミュレーションを行う 論理ゲートの内部回路 ( トランジスタレベル ) がわかっていれば論理回路もシミュレーションできる 回路方程式の数値解を求めている 半導体デバイスの特性から計算するので精度が高いが 計算時間が長い アナログ回路 ディジタル回路のどちらでもシミュレーションできる 論理シミュレーション 論理回路 ( 論理ゲート記号の回路またはHDL 記述 ) のシミュレーションを行う トランジスタレベルの論理回路のシミュレーションはできない タイムスライス毎に論理演算を実行している ゲートの遅延を考慮して回路の動作速度を求めることもできるが 精度は半導体メーカが用意する遅延時間情報の精度に依存している アナログ回路のシミュレーションはできない 64
65 回路シミュレーションの準備 (1) 1. LTspice のインストール 電子回路第 2 及び演習の受講者は 既にインストール済み 電子回路第 2 及び演習を取っていない人は 下記の解説を参考に LTspiceをインストールしよう ( 設定例 ) より 公開作業日誌 2. MOSFET モデルパラメータのインストール で自分用の MOSFETモデルパラメータを生成し ダウンロードする ファイル名は cmos.lib に変更しておく ( 好きなファイル名でもよい ) モデルパラメータファイルは LTspiceの回路図ファイル ( 拡張子.asc) の保存先か "LTspiceインストールフォルダ/lib/cmp/" にコピーする ( デフォルトインストールフォルダ C: Program Files (x86) LTC LTspiceIV) 65
66 回路シミュレーションの準備 (2) 3. MOSFET シンボルのインストール より 集積回路工学第 1の案内ページに入り mosfet_symbols.zip をダウンロードする 解凍したディレクトリには N_1u.asy, P_1u.asy, N_50n.asy, P_50n.asyの4つのファイルが含まれている 解凍した4 個のファイルを "LTspiceインストールフォルダ/lib/sym/" にコピーしておく インストールしたシンボルは Component( その他の部品配置 ) ボタンにより Select Component Symbolフォームで選ぶことができる ドレインとソースの位置に注意 66
67 ( 重要 ) 電子回路設計との違い 市販の半導体部品と集積回路ではデバイスパラメータの設定方法や目的が大きく異なることに注意 電子回路設計 モデル名を指定するとパラメータ値が全て代入される 全ての同じ型番の半導体素子に 同じパラメータ値が用いられる 一度パラメータ値を決定すれば変える必要がない通常は 半導体メーカが提供する 集積回路設計 モデル名を指定しても いくつかのパラメータは変数となっている 各半導体素子毎に 異なるパラメータ値が用いられる 必要とする回路特性となるように 回路設計毎に パラメータ値を調整するただし 変更できるのは レイアウトに関係するパラメータのみ 67
68 演習 2.1 MOSFET の DC 解析 1. 次ページ以降の解説を参考に n-ch MOSFETの I dsn - V dsn 特性と I dsn -V gsn 特性を回路シミュレーションにより求めよ 2. 同様に p-ch MOSFETのI dsp -V dsp 特性と I dsp -V gsp 特性を回路シミュレーションにより求めよ 3. (1) 回路図 (2) シミュレーション結果のグラフ (3) ネットリストを提出せよ グラフの縦軸 横軸の名称と単位を付け忘れないこと 電子回路第 2 及び演習を受講していない人や LTspice の使い方を忘れてしまった人は 電子回路第 2 及び演習の資料や下記の URL を参考にすること 68
69 演習 2.1 の解説 (1) モデルパラメータファイル コメントアウト (2 行目と 3 行目の選択 ) 電圧掃引のネスティング N_1u のシンボル P_1u のシンボル モデル名 n-ch MOSFET G 端子が近いほうが S p-ch MOSFET ( 参考 ) シンボルの回転は CTRL+R シンボルの反転は CTRL+E ソースの向きに注意 69
70 演習 2.1 の解説 (2) n-ch MOSFETのシンボルを右クリック MOSFETのパラメータ設定画面で下記のように設定 poly (G) contact S B p-active n-active D D D contact W モデル名 L W D*W (D=3uを想定) 2D+2W (D=3u を想定 ) 並列接続数 p-sub L 注 :p-ch MOSFET のモデル名は P_1u, 他の値は上記と同じでよい 70
71 演習 2.1 の解説 (3) モデルパラメータファイルを開いてみると モデル名 n-ch MOSFET を表す モデルの種類を表す.model N_1u nmos level = 3 + TOX = 200E-10 NSUB = 1E17 GAMMA = モデル名として N_1u, N_50n, P_1u, P_50n の 4 種類が用意されていることを確認しよう ( これらのパラメータは教育用として公開されている ) 想定製造技術 n-ch MOSFET p-ch MOSFET 想定電源電圧 1um( レガシー ) N_1u P_1u 5.0V 50nm( 先端 ) N_50n P_50n 1.0V 最先端のプロセスで製造されたトランジスタは 教科書の近似式と特性がピッタリ合わないため ここでは 1um のモデルを使用する 71
72 演習 2.1 の解説 (4) 回路図の貼り付け方法 回路図のウインドウを選択し メニューよりTools > Copy bitmap to Clipboard レポートを作成しているアプリケーション上で貼り付け グラフの貼り付け方法 シミュレーションを実行し グラフを表示させる グラフのウインドウを選択し メニューよりTools > Copy bitmap to Clipboard レポートを作成しているアプリケーション上で貼り付け ネットリストの出力 回路図のウインドウを選択し メニューよりView > SPICE Netlist Netlistが表示されたウインドウを右クリックし Generate Expanded Listing を選び 適当なフォルダに保存する 72
Microsoft PowerPoint - 4.1I-V特性.pptx
4.1 I-V 特性 MOSFET 特性とモデル 1 物理レベルの設計 第 3 章までに システム~ トランジスタレベルまでの設計の概要を学んだが 製造するためには さらに物理的パラメータ ( 寸法など ) が必要 物理的パラメータの決定には トランジスタの特性を理解する必要がある ゲート内の配線の太さ = 最小加工寸法 物理的パラメータの例 電源配線の太さ = 電源ラインに接続されるゲート数 (
Microsoft PowerPoint - semi_ppt07.ppt
半導体工学第 9 回目 / OKM 1 MOSFET の動作原理 しきい電圧 (V( TH) と制御 E 型と D 型 0 次近似によるドレイン電流解析 半導体工学第 9 回目 / OKM 2 電子のエネルギーバンド図での考察 金属 (M) 酸化膜 (O) シリコン (S) 熱平衡でフラットバンド 伝導帯 E c 電子エネルギ シリコンと金属の仕事関数が等しい 界面を含む酸化膜中に余分な電荷がない
Microsoft PowerPoint - semi_ppt07.ppt [互換モード]
![Microsoft PowerPoint - semi_ppt07.ppt [互換モード]](/thumbs/94/122068205.jpg "Microsoft PowerPoint - semi_ppt07.ppt [互換モード]")
1 MOSFETの動作原理 しきい電圧 (V TH ) と制御 E 型とD 型 0 次近似によるドレイン電流解析 2 電子のエネルギーバンド図での考察 理想 MOS 構造の仮定 : シリコンと金属の仕事関数が等しい 界面を含む酸化膜中に余分な電荷がない 金属 (M) 酸化膜 (O) シリコン (S) 電子エ金属 酸化膜 シリコン (M) (O) (S) フラットバンド ネルギー熱平衡で 伝導帯 E
Microsoft PowerPoint - 集積デバイス工学７.ppt
集積デバイス工学 (7 問題 追加課題 下のトランジスタが O する電圧範囲を求めよただし T, T - とする >6 問題 P 型 MOS トランジスタについて 正孔の実効移動度 μ.7[m/ s], ゲート長.[μm], ゲート幅 [μm] しきい値電圧 -., 単位面積あたりの酸化膜容量
PowerPoint Presentation
半導体電子工学 II 神戸大学工学部 電気電子工学科 12/08/'10 半導体電子工学 Ⅱ 1 全体の内容 日付内容 ( 予定 ) 備考 1 10 月 6 日半導体電子工学 I の基礎 ( 復習 ) 11/24/'10 2 10 月 13 日 pn 接合ダイオード (1) 3 10 月 20 日 4 10 月 27 日 5 11 月 10 日 pn 接合ダイオード (2) pn 接合ダイオード (3)
電子回路I_4.ppt
電子回路 Ⅰ 第 4 回 電子回路 Ⅰ 5 1 講義内容 1. 半導体素子 ( ダイオードとトランジスタ ) 2. 基本回路 3. 増幅回路 電界効果トランジスタ (FET) 基本構造 基本動作動作原理 静特性 電子回路 Ⅰ 5 2 半導体素子 ( ダイオードとトランジスタ ) ダイオード (2 端子素子 ) トランジスタ (3 端子素子 ) バイポーラトランジスタ (Biolar) 電界効果トランジスタ
Microsoft PowerPoint - H30パワエレ-3回.pptx
パワーエレクトロニクス 第三回パワー半導体デバイス 平成 30 年 4 月 25 日 授業の予定 シラバスより パワーエレクトロニクス緒論 パワーエレクトロニクスにおける基礎理論 パワー半導体デバイス (2 回 ) 整流回路 (2 回 ) 整流回路の交流側特性と他励式インバータ 交流電力制御とサイクロコンバータ 直流チョッパ DC-DC コンバータと共振形コンバータ 自励式インバータ (2 回 )
Microsoft PowerPoint - 集積デバイス工学５.ppt
MO プロセスフロー ( 復習 集積デバイス工学 ( の構成要素 ( 抵抗と容量 素子分離 -well 形成 ゲート形成 拡散領域形成 絶縁膜とコンタクト形成 l 配線形成 6 7 センター藤野毅 MO 領域 MO 領域 MO プロセスフロー ( 復習 素子分離 -well 形成 ゲート形成 拡散領域形成 絶縁膜とコンタクト形成 l 配線形成 i 膜 ウエルポリシリコン + 拡散 + 拡散コンタクト
diode_revise
2.3 pn 接合の整流作用 c 大豆生田利章 2015 1 2.3 pn 接合の整流作用 2.2 節では外部から電圧を加えないときの pn 接合について述べた. ここでは, 外部か らバイアス電圧を加えるとどのようにして電流が流れるかを電子の移動を中心に説明す る. 2.2 節では熱エネルギーの存在を考慮していなかったが, 実際には半導体のキャリアは 周囲から熱エネルギーを受け取る その結果 半導体のキャリヤのエネルギーは一定でな
Microsoft PowerPoint - 2.devi2008.ppt
第 2 章集積回路のデバイス MOSトランジスタダイオード抵抗容量インダクタンス配線 広島大学岩田穆 1 半導体とは? 電気を通す鉄 アルミニウムなどの金属は導体 電気を通さないガラス ゴムなどは絶縁体 電気を通したり, 通さなかったり, 条件によって, 導体と絶縁体の両方の性質を持つことのできる物質を半導体半導体の代表例はシリコン 電気伝導率 広島大学岩田穆 2 半導体技術で扱っている大きさ 間の大きさ一般的な技術現在研究しているところナノメートル
PowerPoint Presentation
半導体電子工学 II 神戸大学工学部電気電子工学科 小川真人 09/01/21 半導体電子工学 II 日付内容 ( 予定 ) 備考 1 10 月 1 日半導体電子工学 I の基礎 ( 復習 ) 2 10 月 8 日半導体電子工学 I の基礎 ( 復習 ) 3 10 月 15 日 pn 接合ダイオード (1) 4 10 月 22 日 pn 接合ダイオード (2) 5 10 月 29 日 pn 接合ダイオード
Microsoft PowerPoint pptx
4.2 小信号パラメータ 1 電圧利得をどのように求めるか 電圧ー電流変換 入力信号の変化 dv BE I I e 1 v be の振幅から i b を求めるのは難しい? 電流増幅 電流ー電圧変換 di B di C h FE 電流と電圧の関係が指数関数になっているのが問題 (-RC), ただし RL がない場合 dv CE 出力信号の変化 2 pn 接合の非線形性への対処 I B 直流バイアスに対する抵抗
Microsoft PowerPoint - 3.2組み合わせ回路BL.pptx
3.2 組み合わせ回路 マイクロプロセッサへの適用例 3.2.1 加減算器 2 加算器 (Ripple Carry Adder: RCA) FA の真理値表 A B Cin Cout S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 A+B+Cin 3 FA(Full Adder) 真理値表
PowerPoint Presentation
半導体電子工学 II 1 全体の内容 日付内容 ( 予定 ) 備考 1 10 月 6 日半導体電子工学 I の基礎 ( 復習 ) 11/01/1 10 月 13 日 接合ダイオード (1) 3 10 月 0 日 4 10 月 7 日 5 11 月 10 日 接合ダイオード () 接合ダイオード (3) 接合ダイオード (4) MOS 構造 (1) 6 11 月 17 日 MOS 構造 () 7 11
13 2 9
13 9 1 1.1 MOS ASIC 1.1..3.4.5.6.7 3 p 3.1 p 3. 4 MOS 4.1 MOS 4. p MOS 4.3 5 CMOS NAND NOR 5.1 5. CMOS 5.3 CMOS NAND 5.4 CMOS NOR 5.5 .1.1 伝導帯 E C 禁制帯 E g E g E v 価電子帯 図.1 半導体のエネルギー帯. 5 4 伝導帯 E C 伝導電子
Microsoft PowerPoint - アナログ電子回路3回目.pptx
アナログ電 回路 3-1 電気回路で考える素 ( 能動素 ) 抵抗 コイル コンデンサ v v v 3-2 理 学部 材料機能 学科岩 素顕 iwaya@meijo-u.ac.jp トランジスタ トランジスタとは? トランジスタの基本的な動作は? バイポーラトランジスタ JFET MOFET ( エンハンスメント型 デプレッション型 ) i R i L i C v Ri di v L dt i C
Acrobat Distiller, Job 2
2 3 4 5 Eg φm s M f 2 qv ( q qφ ) = qφ qχ + + qφ 0 0 = 6 p p ( Ei E f ) kt = n e i Q SC = qn W A n p ( E f Ei ) kt = n e i 7 8 2 d φ( x) qn = A 2 dx ε ε 0 s φ qn s 2ε ε A ( x) = ( x W ) 2 0 E s A 2 EOX
スライド 1
情報デバイス特論演習設計ルール 実際に集積回路の設計を体験する 想定プロセス : μm CMOS 電源電圧 : 5V 本設計ルールは P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design, Second Edition, 2002, Oxford University Press 及び VDEC( 東京大学大規模集積回路教育センタ ) を参考に教育用として作成したものであり
Microsoft PowerPoint - 4.CMOSLogic.ppt
第 4 章 CMOS 論理回路 (1) CMOS インバータ 2008/11/18 広島大学岩田穆 1 抵抗負荷のインバータ V dd ( 正電源 ) R: 負荷抵抗 In Vin Out Vout n-mos 駆動トランジスタ グランド 2008/11/18 広島大学岩田穆 2 抵抗負荷のインバータ V gs I d Vds n-mos 駆動トランジスタ ドレイン電流 I d (n-mos) n-mosの特性
PowerPoint プレゼンテーション
2-1 情報デバイス工学特論 第 2 回 MOT の基本特性 最初に半導体の電子状態について復習 2-2 i 結晶 エネルギー 分子の形成 2-3 原子 エネルギー 反結合状態結合状態反結合状態 分子 結合状態 波動関数.4 電子のエネルギー.3.2.1 -.1 -.2 結合エネルギー 反結合状態 2 4 6 8 結合状態 原子間の距離 ボンド長 結晶における電子のエネルギー 2-4 原子間距離大
弱反転領域の電荷
平成 6 年度集積回路設計技術 次世代集積回路工学特論資料 微細化による特性への影響 松田順一 本資料は 以下の本をベースに作られている Yanni ivii, Operaion an Moeing of he MOS ranior Secon Eiion,McGraw-Hi, New York, 999. 概要 チャネル長変調 短チャネルデバイス 短チャネル効果 電荷配分 ドレイン ~ ソース電圧の効果
MOSFET HiSIM HiSIM2 1
MOSFET 2007 11 19 HiSIM HiSIM2 1 p/n Junction Shockley - - on-quasi-static - - - Y- HiSIM2 2 Wilson E f E c E g E v Bandgap: E g Fermi Level: E f HiSIM2 3 a Si 1s 2s 2p 3s 3p HiSIM2 4 Fermi-Dirac Distribution
PowerPoint Presentation
半導体電子工学 II 神戸大学工学部電気電子工学科 小川真人 11//'11 1 1. 復習 : 基本方程式 キャリア密度の式フェルミレベルの位置の計算ポアソン方程式電流密度の式 連続の式 ( 再結合 ). 接合. 接合の形成 b. 接合中のキャリア密度分布 c. 拡散電位. 空乏層幅 e. 電流 - 電圧特性 本日の内容 11//'11 基本方程式 ポアソン方程式 x x x 電子 正孔 キャリア密度の式
Microsoft PowerPoint _量子力学短大.pptx
. エネルギーギャップとrllouゾーン ブリルアン領域,t_8.. 周期ポテンシャル中の電子とエネルギーギャップ 簡単のため 次元に間隔 で原子が並んでいる結晶を考える 右方向に進行している電子の波は 間隔 で規則正しく並んでいる原子が作る格子によって散乱され 左向きに進行する波となる 波長 λ が の時 r の反射条件 式を満たし 両者の波が互いに強め合い 定在波を作る つまり 式 式を満たす波は
<4D F736F F F696E74202D2094BC93B191CC82CC D B322E >
半導体の数理モデル 龍谷大学理工学部数理情報学科 T070059 田中元基 T070117 吉田朱里 指導教授 飯田晋司 目次第 5 章半導体に流れる電流 5-1: ドリフト電流 5-: 拡散電流 5-3: ホール効果第 1 章はじめに第 6 章接合の物理第 章数理モデルとは? 6-1: 接合第 3 章半導体の性質 6-: ショットキー接合とオーミック接触 3-1: 半導体とは第 7 章ダイオードとトランジスタ
電子回路I_8.ppt
電子回路 Ⅰ 第 8 回 電子回路 Ⅰ 9 1 講義内容 1. 半導体素子 ( ダイオードとトランジスタ ) 2. 基本回路 3. 増幅回路 小信号増幅回路 (1) 結合増幅回路 電子回路 Ⅰ 9 2 増幅の原理 増幅度 ( 利得 ) 信号源 増幅回路 負荷 電源 電子回路 Ⅰ 9 3 増幅度と利得 ii io vi 増幅回路 vo 増幅度 v P o o o A v =,Ai =,Ap = = vi
電子回路基礎
電子回路基礎アナログ電子回路 デジタル電子回路の基礎と応用 月曜 2 時限目教室 :D205 天野英晴 hunga@am.ics.keio.ac.jp 講義の構成 第 1 部アナログ電子回路 (4/7, 4/14, 4/21, 5/12, 5/19) 1 ダイオードの動作と回路 2 トランジスタの動作と増幅回路 3 トランジスタ増幅回路の小信号等価回路 4 演算増幅器の動作 5 演算増幅器を使った各種回路の解析
<4D F736F F D2097CA8E718CF889CA F E F E2E646F63>
量子効果デバイス第 11 回 前澤宏一 トンネル効果とフラッシュメモリ デバイスサイズの縮小縮小とトンネルトンネル効果 Si-CMOS はサイズの縮小を続けることによってその性能を伸ばしてきた チャネル長や ゲート絶縁膜の厚さ ソース ドレイン領域の深さ 電源電圧をあるルール ( これをスケーリング則という ) に従って縮小することで 高速化 低消費電力化が可能となる 集積回路の誕生以来 スケーリング側にしたがって縮小されてきたデバイスサイズは
2013 1 9 1 2 1.1.................................... 2 1.2................................. 4 1.3.............................. 6 1.4...................................... 8 1.5 n p................................
電子回路I_6.ppt
電子回路 Ⅰ 第 6 回 電子回路 Ⅰ 7 講義内容. 半導体素子 ( ダイオードとトランジスタ ). 基本回路 3. 増幅回路 バイポーラトランジスタの パラメータと小信号等価回路 二端子対回路 パラメータ 小信号等価回路 FET(MOFET) の基本増幅回路と等価回路 MOFET の基本増幅回路 MOFET の小信号等価回路 電子回路 Ⅰ 7 増幅回路の入出力インピーダンス 増幅度 ( 利得 )
高周波動作 （小信号モデル）
平成 9 年度集積回路設計技術 次世代集積回路工学特論資料 高周波動作 小信号モデル 群馬大学松田順一 概要 完全 QS モデル 等価回路の導出 容量評価 - パラメータモデル NQSNon-Qua-Sac モデル NQS モデルの導出 NQS 高周波用 等価回路 RF アプリケーションへの考察 注 以下の本を参考に 本資料を作成 Yann T Operaon an Moeln of he MOS
(3) E-I 特性の傾きが出力コンダクタンス である 添え字 は utput( 出力 ) を意味する (4) E-BE 特性の傾きが電圧帰還率 r である 添え字 r は rrs( 逆 ) を表す 定数の値は, トランジスタの種類によって異なるばかりでなく, 同一のトランジスタでも,I, E, 周
トランジスタ増幅回路設計入門 pyrgt y Km Ksaka 005..06. 等価回路についてトランジスタの動作は図 のように非線形なので, その動作を簡単な数式で表すことができない しかし, アナログ信号を扱う回路では, 特性グラフのの直線部分に動作点を置くので線形のパラメータにより, その動作を簡単な数式 ( 一次式 ) で表すことができる 図. パラメータトランジスタの各静特性の直線部分の傾きを数値として特性を表したものが
Microsoft PowerPoint - 9.Analog.ppt
9 章 CMOS アナログ基本回路 1 デジタル情報とアナログ情報 アナログ情報 大きさ デジタル信号アナログ信号 デジタル情報 時間 情報処理システムにおけるアナログ技術 通信 ネットワークの高度化 無線通信, 高速ネットワーク, 光通信 ヒューマンインタフェース高度化 人間の視覚, 聴覚, 感性にせまる 脳型コンピュータの実現 テ シ タルコンヒ ュータと相補的な情報処理 省エネルギーなシステム
Microsoft PowerPoint - 集積回路工学(5)_ pptm
集積回路工学 東京工業大学大学院理工学研究科電子物理工学専攻 松澤昭 2009/0/4 集積回路工学 A.Matuzawa (5MOS 論理回路の電気特性とスケーリング則 資料は松澤研のホームページ htt://c.e.titech.ac.j にあります 2009/0/4 集積回路工学 A.Matuzawa 2 インバータ回路 このようなインバータ回路をシミュレーションした 2009/0/4 集積回路工学
Microsoft PowerPoint - 6.1動作速度BL.pptx
6.1 動作速度 遅延の原因と解析 6.1.1 寄生素子の回路への影響 2 3 回路と寄生素子 1 レイアウトに起因する寄生素子のモデル化 Vi Vo V2 R Vi Vo V2 Vi V2 Vo Rl l Rpoly Rpoly Rpoly Rpoly Rs Rs Rs Rs Rd Rd Rd Rd db db db db sb sb sb sb gs gs gs gs gd gd gd gd gb
スライド 1
パワーインダクタ および高誘電率系チップ積層セラミックコンデンサの動的モデルについて 1 v1.01 2015/6 24 August 2015 パワーインダクタの動的モデルについて 2 24 August 2015 24 August 2015 動的モデルの必要性 Q. なぜ動的モデルが必要なのか? A. 静的モデルでは リアルタイムに変化するインダクタンスを反映したシミュレーション結果が得られないから
untitled
MOSFET 17 1 MOSFET.1 MOS.1.1 MOS.1. MOS.1.3 MOS 4.1.4 8.1.5 9. MOSFET..1 1.. 13..3 18..4 18..5 0..6 1.3 MOSFET.3.1.3. Poon & Yau 3.3.3 LDD MOSFET 5 3.1 3.1.1 6 3.1. 6 3. p MOSFET 3..1 8 3.. 31 3..3 36
Microsoft PowerPoint 修論発表_細田.ppt
0.0.0 ( 月 ) 修士論文発表 Carrier trasort modelig i diamods ( ダイヤモンドにおけるキャリヤ輸送モデリング ) 物理電子システム創造専攻岩井研究室 M688 細田倫央 Tokyo Istitute of Techology パワーデバイス基板としてのダイヤモンド Proerty (relative to Si) Si GaAs SiC Ga Diamod
Microsoft PowerPoint EM2_15.ppt
( 第 5 回 ) 鹿間信介摂南大学理工学部電気電子工学科 後半部 (4~5 章 ) のまとめ 4. 導体 4.3 誘電体 5. 磁性体 5. 電気抵抗 演習 導体表面の電界強度 () 外部電界があっても導体内部の電界は ( ゼロ ) になる () 導体の電位は一定 () 導体表面は等電位面 (3) 導体表面の電界は導体に垂直 導体表面と平行な成分があると, 導体表面の電子が移動 導体表面の電界は不連続
レベルシフト回路の作成
レベルシフト回路の解析 群馬大学工学部電気電子工学科通信処理システム工学第二研究室 96305033 黒岩伸幸 指導教官小林春夫助教授 1 ー発表内容ー 1. 研究の目的 2. レベルシフト回路の原理 3. レベルシフト回路の動作条件 4. レベルシフト回路のダイナミクスの解析 5. まとめ 2 1. 研究の目的 3 研究の目的 信号レベルを変換するレベルシフト回路の設計法を確立する このために 次の事を行う
スライド 1
電子デバイス工学 9 電界効果トランジスタ () MO T (-1) MOキャパシタ 金属 - 絶縁体 - 半導体 電界効果トランジスタ 金属 Metal 絶縁体 Isulator 半導体 emcouctor 金属 Metal 酸化物 Oxe 半導体 emcouctor Gate wth, Z MI T MO T Polslco or metal 半導体として を用い, その酸化物 O を絶縁体として用いたものが主流であったため,
トランジスタ回路の解析 ( 直流電源 + 交流電源 ) 交流回路 ( 小 ) 信号 直流回路 ( バイアス計算 ) 動作点 ( 増幅度の計算 ) 直流等価回路 ダイオードモデル (pnp/npn) 交流 ( 小信号 ) 等価回路 T 形等価回路 トランジスタには直流等価回路と交流等価回路がある
トランジスタ回路の解析 ( 直流電源 + 交流電源 ) 交流回路 ( 小 ) 信号 直流回路 ( バイアス計算 ) 動作点 ( 増幅度の計算 ) 直流等価回路 ダイオードモデル (pnp/npn) 交流 ( 小信号 ) 等価回路 T 形等価回路 トランジスタには直流等価回路と交流等価回路がある 2.6 トランジスタの等価回路 2.6.1 トランジスタの直流等価回路 V I I D 1 D 2 α 0
3.5 トランジスタ基本増幅回路 ベース接地基本増幅回路 C 1 C n n 2 R E p v V 2 v R E p 1 v EE 0 VCC 結合コンデンサ ベース接地基本増幅回路 V EE =0, V CC =0として交流分の回路 (C 1, C 2 により短絡 ) トランジスタ
3.4 の特性を表す諸量 入力 i 2 出力 負荷抵抗 4 端子 (2 端子対 ) 回路としての の動作量 (i) 入力インピーダンス : Z i = (ii) 電圧利得 : A v = (iii) 電流利得 : A i = (iv) 電力利得 : A p = i 2 v2 i 2 i 2 =i 2 (v) 出力インピーダンス : Z o = i 2 = 0 i 2 入力 出力 出力インピーダンスの求め方
Microsoft PowerPoint pptx
3.2 スイッチングの方法 1 電源の回路図表記 電源ラインの記号 GND ラインの記号 シミュレーションしない場合は 省略してよい ポイント : 実際には V CC と GND 配線が必要だが 線を描かないですっきりした表記にする 複数の電源電圧を使用する回路もあるので 電源ラインには V CC などのラベルを付ける 2 LED のスイッチング回路 LED の明るさを MCU( マイコン ) で制御する回路
Microsoft Word - 2_0421
電気工学講義資料 直流回路計算の基礎 ( オームの法則 抵抗の直並列接続 キルヒホッフの法則 テブナンの定理 ) オームの法則 ( 復習 ) 図 に示すような物体に電圧 V (V) の直流電源を接続すると物体には電流が流れる 物体を流れる電流 (A) は 物体に加えられる電圧の大きさに比例し 次式のように表すことができる V () これをオームの法則 ( 実験式 ) といい このときの は比例定数であり
半導体工学の試験範囲
練習問題 1. 半導体の基礎的性質問 1 n 形半導体について 以下の問いに答えよ (1) エネルギーバンド図を描け 必ず 価電子帯 ( E ) フェルミ準位( E ) 伝導帯( E ) を示す こと () 電子密度 ( n ) を 伝導帯の有効状態密度 ( ) を用いた式で表せ (3) シリコン半導体を n 形にする元素を挙げ その理由を述べよ F 問 型半導体について 以下の問いに答えよ (1)
PowerPoint Presentation
半導体電子工学 II 神戸大学工学部 小川 電気電子工学科 真人 10/06/'10 半導体電子工学 II 1 他講義との関連 ( 積み重ねが大事 積み残すと後が大変 ) 2008 2009 2010 2011 10/06/'10 半導体電子工学 II 2 量子物理工学 Ⅰ 10/06/'10 半導体電子工学 II 3 IC の素子を小さくする利点 このくらいのだったらなぁ 素子の微細化が必要 (C)
(Microsoft PowerPoint - \217W\220\317\211\361\230H\215H\212w_ ppt)
集積回路工学 東京工業大学 大学院理工学研究科 電子物理工学専攻 集積回路工学 1 レイアウトの作業 トランジスタの形状と位置を決定 トランジスタ間を結ぶ配線の経路を決定 製造工程の製造精度に対し 十分な余裕を持った設計ー > デザインルール チップ面積の最小化 遅延の最小化 消費電力の最小化 仕様設計 Schematic の作成 / 修正 Simulation DRC/LVS OK? OK? LPE/Simulation
アナログ回路 I 参考資料 版 LTspice を用いたアナログ回路 I の再現 第 2 回目の内容 電通大 先進理工 坂本克好 [ 目的と内容について ] この文章の目的は 電気通信大学 先進理工学科におけるアナログ回路 I の第二回目の実験内容について LTspice を用
![アナログ回路 I 参考資料 版 LTspice を用いたアナログ回路 I の再現 第 2 回目の内容 電通大 先進理工 坂本克好 [ 目的と内容について ] この文章の目的は 電気通信大学 先進理工学科におけるアナログ回路 I の第二回目の実験内容について LTspice を用](/thumbs/88/117013452.jpg "アナログ回路 I 参考資料 版 LTspice を用いたアナログ回路 I の再現 第 2 回目の内容 電通大 先進理工 坂本克好 [ 目的と内容について ] この文章の目的は 電気通信大学 先進理工学科におけるアナログ回路 I の第二回目の実験内容について LTspice を用")
アナログ回路 I 参考資料 2014.04.27 版 LTspice を用いたアナログ回路 I の再現 第 2 回目の内容 電通大 先進理工 坂本克好 [ 目的と内容について ] この文章の目的は 電気通信大学 先進理工学科におけるアナログ回路 I の第二回目の実験内容について LTspice を用いて再現することである 従って LTspice の使用方法などの詳細は 各自で調査する必要があります
untitled
20101221JST (SiC - Buried Gate Static Induction Transistor: SiC-BGSIT) SOURCE GATE N source layer p + n p + n p + n p+ n drift layer n + substrate DRAIN SiC-BGSIT (mωcm 2 ) 200 100 40 10 4 1 Si limit
Microsoft PowerPoint - 6.memory.ppt
6 章半導体メモリ 広島大学岩田穆 1 メモリの分類 リードライトメモリ : RWM リードとライトができる ( 同程度に高速 ) リードオンリメモリ : ROM 読み出し専用メモリ, ライトできない or ライトは非常に遅い ランダムアクセスメモリ : RAM 全番地を同時間でリードライトできる SRAM (Static Random Access Memory) 高速 DRAM (Dynamic
Microsoft PowerPoint EM2_15.ppt
( 第 5 回 ) 鹿間信介摂南大学理工学部電気電子工学科 後半部 (4~5 章 ) のまとめ 4. 導体 4.3 誘電体 5. 磁性体 5. 電気抵抗 演習 静電誘導電界とその重ね合わせ 導体内部の電荷 : 外部電界 誘導電界の重ね合わせ電界を感じる () 内部電荷自身が移動することで作り出した電界にも反応 () さらに移動場所を変える (3) 上記 ()~() の繰り返し 最終的に落ち着く状態
予定 （川口担当分）
予定 ( 川口担当分 ) (1)4 月 13 日 量子力学 固体の性質の復習 (2)4 月 20 日 自由電子モデル (3)4 月 27 日 結晶中の電子 (4)5 月 11 日 半導体 (5)5 月 18 日 輸送現象 金属絶縁体転移 (6)5 月 25 日 磁性の基礎 (7)6 月 1 日 物性におけるトポロジー 今日 (5/11) の内容 ブロッホ電子の運動 電磁場中の運動 ランダウ量子化 半導体
AlGaN/GaN HFETにおける 仮想ゲート型電流コラプスのSPICE回路モデル
AlGaN/GaN HFET 電流コラプスおよびサイドゲート効果に関する研究 徳島大学大学院先端技術科学教育部システム創生工学専攻電気電子創生工学コース大野 敖研究室木尾勇介 1 AlGaN/GaN HFET 研究背景 高絶縁破壊電界 高周波 高出力デバイス 基地局などで実用化 通信機器の発達 スマートフォン タブレットなど LTE LTE エンベロープトラッキング 低消費電力化 電源電圧を信号に応じて変更
RLC 共振回路 概要 RLC 回路は, ラジオや通信工学, 発信器などに広く使われる. この回路の目的は, 特定の周波数のときに大きな電流を得ることである. 使い方には, 周波数を設定し外へ発する, 外部からの周波数に合わせて同調する, がある. このように, 周波数を扱うことから, 交流を考える
共振回路 概要 回路は ラジオや通信工学 などに広く使われる この回路の目的は 特定の周波数のときに大きな電流を得ることである 使い方には 周波数を設定し外へ発する 外部からの周波数に合わせて同調する がある このように 周波数を扱うことから 交流を考える 特に ( キャパシタ ) と ( インダクタ ) のそれぞれが 周波数によってインピーダンス *) が変わることが回路解釈の鍵になることに注目する
スライド 1
電子デバイス工学 7 バイポーラトランジスタ () 静特性と動特性 トランジスタの性能指標 エミッタ効率 γ F ベース輸送効率 α T エミッタ効率 : なるべく正孔電流は流れて欲しくない の程度ベース輸送効率 : なるべくベース内で再結合して欲しくない の程度 Emittr Efficicy Bas Trasort Efficicy Collctor Efficicy Elctro Flow E
Taro-F25理論 印刷原稿
第 種理論 A 問題 ( 配点は 問題当たり小問各 点, 計 0 点 ) 問 次の文章は, 真空中の静電界に関する諸法則の微分形に関する記述である 文中の に当てはまるものを解答群の中から選びなさい 図のように, 直交座標系において電界の z 軸成分が零となるような電界について, y 平面の二次元で電位や電界を考える ここで,4 点 (h,0),(0,h), (- h,0),(0,-h) の電位がそれぞれ
PowerPoint プレゼンテーション
平成 17 年度前期大学院 情報デバイス工学特論 第 9 回 中里和郎 基本 CMOS アナログ回路 (2) 今回の講義内容は 谷口研二 :LS 設計者のための CMOS アナログ回路入門 CQ 出版 2005 の第 6 章ー 9 章 (pp. 99-158) の内容に従っている 講義では谷口先生のプレゼンテーション資料も使用 ソース接地増幅回路の入力許容範囲 V B M 2 M 1 M 2 V in
Microsoft PowerPoint LCB_8.ppt
( 第 8 回 ) 鹿間信介摂南大学理工学部電気電子工学科 論理記号 5. 論理機能記号と論理記号 5.. 論理機能記号 5..2 論理記号 5..4 ダイオードによるゲート回路 5..3 論理回路の結線と論理ゲートの入出力特性 (DTL & TTL) 演習 頻度 中間試験結果 35 3 25 2 5 5 最小 3 最大 (6 名 ) 平均 74. 6 以上 86 人 (76%) 6 未満 27 人
４端子MOSトランジスタ
平成 8 年度集積回路設計技術 次世代集積回路工学特論資料 4 端子 MOS トランジスタ 群馬大学松田順一 概要 完全チャージ シート モデル 簡易チャージ シート モデル ソース参照モデル 対称モデル 強反転モデル 完全対称モデル 簡易対称モデル 簡易ソース参照モデル 弱反転モデル EK.. Ez F. Krummachr E. A. ioz モデル 実効移動度 温度依存性 p チャネル トランジスタ
アナログ用MOSトランジスタ動作の基礎 公開講座資料
5 年 3 月 日 アナログ用 MOSFET 動作の基礎ー MOSFET モデルの考え方ー 群馬大学 松田順一 概要 ドリフト電流と拡散電流 エンハンスメント型 MOSFET 特性 強反転 / 弱反転一括モデル ( 表面電位表現 ) 強反転モデル 弱反転モデル EK モデル ピンチオフ電圧 移動度 温度依存性 イオン注入されたチャネルを持つ MOSFET 特性 デプレッション型 MOSFET 特性
新しくシンボルを作成することもできるが ここでは シンボル :opamp2.asy ファイル を回路と同じフォルダにコピーする コピーしたシンボルファイルをダブルクリックで 開く Fig.4 opamp2 のシンボル 変更する前に 内容を確認する メニュー中の Edit の Attributes の
付録 A. OP アンプ内部回路の subckt 化について [ 目的 ] 実験で使用した LM741 の内部回路を subckt 化して使用する [ 手順と結果 ] LTspice には sample として LM741 の内部回路がある この内部回路は LM741.pdf[1] を参照している 参考サイト : [1]http://www.ti.com/lit/ds/symlink/lm741.pdf
物理演習問題
< 物理 > =0 問 ビルの高さを, ある速さ ( 初速 をとおく,において等加速度運動の公式より (- : -= t - t : -=- t - t (-, 式よりを消去すると t - t =- t - t ( + - ( + ( - =0 0 t t t t t t ( t + t - ( t - =0 t=t t=t t - 地面 ( t - t t +t 0 より, = 3 図 問 が最高点では速度が
ch3
3. ゲート回路の基礎 2018 年前期 ディジタル電子回路 3.1 CMOS インバータ i) 構造 G p V GSp V DD S p Q p Q p (pmosfet) は前章の説明とは上下が逆で, 上が S.S は B に接続されているので V GSp は V DD を基準として考える. つまり,V i V DD のとき,V GSp 0 となる. V i = V G V O G n V GSn
第1章 様々な運動
自己誘導と相互誘導 自己誘導 自己誘導起電力 ( 逆起電力 ) 図のように起電力 V V の電池, 抵抗値 R Ω の抵抗, スイッチS, コイルを直列につないだ回路を考える. コイルに電流が流れると, コイル自身が作る磁場による磁束がコイルを貫く. コイルに流れる電流が変化すると, コイルを貫く磁束も変化するのでコイルにはこの変化を妨げる方向に誘導起電力が生じる. この現象を自己誘導という. 自己誘導による起電力は電流変化を妨げる方向に生じるので逆起電力とも呼ばれる.
Microsoft PowerPoint - 第2回半導体工学
17 年 1 月 16 日 月 1 限 8:5~1:15 IB15 第 回半導体工学 * バンド構造と遷移確率 天野浩 項目 1 章量子論入門 何故 Si は光らず GN は良く光るのか? *MOSFET ゲート SiO / チャネル Si 界面の量子輸送過程 MOSFET には どのようなゲート材料が必要なのか? http://www.iue.tuwien.c.t/ph/vsicek/noe3.html
IBIS Quality Framework IBIS モデル品質向上のための枠組み
Quality Framework モデル品質向上のための枠組み EDA 標準 WG 1 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 2 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 3 1. 活動の背景
c 03 MOSFET n MOSFET 0, I Dn = β n VGSn V thn V ] DSn VDSn, β n (V GSn V thn ), () p MOSFET 0, ] I Dp = β p V GSp V thp VDSp V DSp, βp (V GSp V thp ),
![c 03 MOSFET n MOSFET 0, I Dn = β n VGSn V thn V ] DSn VDSn, β n (V GSn V thn ), () p MOSFET 0, ] I Dp = β p V GSp V thp VDSp V DSp, βp (V GSp V thp ),](/thumbs/85/91536225.jpg "c 03 MOSFET n MOSFET 0, I Dn = β n VGSn V thn V ] DSn VDSn, β n (V GSn V thn ), () p MOSFET 0, ] I Dp = β p V GSp V thp VDSp V DSp, βp (V GSp V thp ),")
CMOS original:0//0, revised:03// CMOS CMOS CMOS NOT V in 0 n MOSFET p MOSFET V out V DD V in V DD n MOSFET p MOSFET V out 0 : CMOS CMOS c 03 MOSFET n MOSFET 0, I Dn = β n VGSn V thn V ] DSn VDSn, β n (V
<4D F736F F D B4389F D985F F4B89DB91E88250>
電気回路理論 II 演習課題 H30.0.5. 図 の回路で =0 で SW を on 接続 とする時 >0 での i, 並びに を求め 図示しなさい ただし 0 での i, 並びに を求めなさい ただし 0 とする 3. 図 3の回路で =0 で SW を下向きに瞬時に切り替える時 >0 での i,
F 1 2 dc dz ( V V V sin t 2 S DC AC ) 1 2 dc dc 1 dc {( VS VDC ) VAC} ( VS VDC ) VAC sin t VAC cos 2 t (3.2.2) 2 dz 2 dz 4 dz 静電気力には (3.2.2) 式の右
3-2 ケルビンプローブフォース顕微鏡による仕事関数の定量測定 3-2-1 KFM の測定原理ケルビンプローブフォース顕微鏡 (Kelvin Force Microscopy: KFM) は ケルビン法という測定技術を AFM に応用した計測手法で 静電気力によるプローブ振動の計測を利用して プローブとサンプルの仕事関数差を測定するプローブ顕微鏡の手法である 仕事関数というのは 金属の表面から電子を無限遠まで取り出すのに必要なエネルギーであり
第 5 章復調回路 古橋武 5.1 組み立て 5.2 理論 ダイオードの特性と復調波形 バイアス回路と復調波形 復調回路 (II) 5.3 倍電圧検波回路 倍電圧検波回路 (I) バイアス回路付き倍電圧検波回路 本稿の Web ページ ht
第 章復調回路 古橋武.1 組み立て.2 理論.2.1 ダイオードの特性と復調波形.2.2 バイアス回路と復調波形.2.3 復調回路 (II).3 倍電圧検波回路.3.1 倍電圧検波回路 (I).3.2 バイアス回路付き倍電圧検波回路 本稿の Web ページ http://mybook-pub-site.sakura.ne.jp/radio_note/index.html 1 C 4 C 4 C 6
正転時とは反対に回転する これが逆転である 図 2(d) の様に 4 つのスイッチ全てが OFF の場合 DC モータには電流が流れず 停止する ただし 元々 DC モータが回転していた場合は 惰性でしばらく回転を続ける 図 2(e) の様に SW2 と SW4 を ON SW1 と SW3 を O
コンピュータ工学講義プリント (1 月 29 日 ) 今回は TA7257P というモータ制御 IC を使って DC モータを制御する方法について学ぶ DC モータの仕組み DC モータは直流の電源を接続すると回転するモータである 回転数やトルク ( 回転させる力 ) は 電源電圧で調整でき 電源の極性を入れ替えると 逆回転するなどの特徴がある 図 1 に DC モータの仕組みを示す DC モータは
NJM78L00S 3 端子正定電圧電源 概要 NJM78L00S は Io=100mA の 3 端子正定電圧電源です 既存の NJM78L00 と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および 3.3V の出力電圧もラインアップしました 外形図 特長 出力電流 10
端子正定電圧電源 概要 は Io=mA の 端子正定電圧電源です 既存の NJM78L と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および.V の出力電圧もラインアップしました 外形図 特長 出力電流 ma max. 出力電圧精度 V O ±.% 高リップルリジェクション セラミックコンデンサ対応 過電流保護機能内蔵 サーマルシャットダウン回路内蔵 電圧ランク V,.V,
Microsoft PowerPoint - ›žŠpfidŠÍŁÏ−·“H−w5›ñŒÚ.ppt
応用電力変換工学舟木剛 第 5 回本日のテーマ交流 - 直流変換半端整流回路 平成 6 年 月 7 日 整流器 (cfr) とは 交流を直流に変換する 半波整流器は 交直変換半波整流回路 小電力用途 入力電源側の平均電流が零にならない あんまり使われていない 全波整流回路の基本回路 変圧器が直流偏磁しやすい 変圧器の負荷電流に直流分を含むと その直流分により 鉄心が一方向に磁化する これにより 鉄心の磁束密度の増大
等価回路モデルライブラリ TDK Corporation Passive Application Center July. 1, 2015
等価回路モデルライブラリ TDK Corporation Passive Application Center July. 1, 2015 ご注意 < データの適用範囲 > 本ライブラリに記載のデータは, 温度 25, 直流バイアスなし (DC バイアスモデル, 直流重畳モデルを除く ), 小振幅動作のときの代表値です. 従って, この条件から大きく異なる場合は適切な結果が得られないことがあります.
MOS FET c /(17)
1 -- 7 1 2008 9 MOS FT 1-1 1-2 1-3 1-4 c 2011 1/(17) 1 -- 7 -- 1 1--1 2008 9 1 1 1 1(a) VVS: Voltage ontrolled Voltage Source v in µ µ µ 1 µ 1 vin 1 + - v in 2 2 1 1 (a) VVS( ) (b) S( ) i in i in 2 2 1
等価回路モデルライブラリ TDK Corporation Passive Application Center July 15, 2016
等価回路モデルライブラリ TDK Corporation Passive Application Center July 15, 2016 ご注意 < データの適用範囲 > 本ライブラリに記載のデータは, 温度 25, 直流バイアスなし (DC バイアスモデル, 直流重畳モデルを除く ), 小振幅動作のときの代表値です. 従って, この条件から大きく異なる場合は適切な結果が得られないことがあります.
名称 型名 SiC ゲートドライバー SDM1810 仕様書 適用 本仕様書は SiC-MOSFET 一体取付形 2 回路ゲートドライバー SDM1810 について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET
1 1. 適用 本は SiC-MOSFET 一体取付形 2 回路ゲートドライバー について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET パワーモジュール BSM180D12P2C101 に直接実装できる形状で SiC-MOSFET のゲート駆動回路と DC-DC コンバータを 1 ユニット化したものです SiC-MOSFET
Microsoft Word - ライントレーサー2018.docx
トランジスタとライントレースカー 作成 阪府 学太 正哉改変奈良教育 学薮哲郎最終修正 時 206.5.2 的 ライントレースカーを製作することにより 回路図の読み 各種回路素 の理解 電 作の技術を習得します 2 解説 2. トランジスタ トランジスタはさまざまな電気 電 機器の回路に搭載される最も重要な電 部品のひ とつです トランジスタは電流を増幅する機能を持っています 飽和領域で いると 電
Microsoft PowerPoint _DT_Power calculation method_Rev_0_0_J.pptx
Fuji Power MOSFE 電力計算方法 Design ool Cher. 概要 MOSFE を使用する上で許容される損失を超えていないか確認する必要があります しかし MOSFE の損失は電力計などによる測定ができないため オシロスコープなどによりドレイン ソース間電圧 ドレイン電流 D 波形から計算しなくてはなりません 本資料では MOSFE の損失計算方法を提示します また付属として損失計算補助ツールの使用方法も併せて提示します
Microsoft PowerPoint - ２．RFMOSFETモデリング.pptx
2.RF-MOSFET モデリング 群馬大学大学院理工学府電子情報部門客員教授青木均 2014/6/26 アウトライン RF モデリングで重要なポイント 直流特性での着目点 ゲート抵抗 NQS (Non-Quasi-Static) 効果 Extrinsic 容量 基板ネットワーク 寄生インダクタンス RFノイズ RFアプリケーションでのデバイスモデリングフロー Sパラメータによる効果的な解析 マルチフィンガー
PowerPoint プレゼンテーション
第 12 回窒化物半導体応用研究会 2011 年 11 月 10 日 ノーマリオフ型 HFET の高性能化 前田就彦 日本電信電話株式会社 NTT フォトニクス研究所 243-0198 神奈川県厚木市森の里若宮 3-1 E-mail: maeda.narihiko@lab.ntt.co.jp 内容 (1) 電力応用におけるノーマリオフ型デバイス (2) / HFETにおけるノーマリオフ化 - デバイス構造のこれまでの展開
目次 概要... 1 目次 電気的特性 静的特性 動的特性 静電容量特性 実効容量 ( エネルギー換算 ) スイッチング特性 dv/dt 耐量...
パワー MOSFET 電気的特性 概要 本資料はパワー MOSFET の電気的特性について述べたものです 1 目次 概要... 1 目次... 2 1. 電気的特性... 3 1.1. 静的特性... 3 1.2. 動的特性... 3 1.2.1. 静電容量特性... 3 1.2.2. 実効容量 ( エネルギー換算 )... 4 1.2.3. スイッチング特性... 5 1.2.4. dv/dt 耐量...
<4D F736F F D D834F B835E5F8FDA8DD C E646F63>
情報電子実験 Ⅲ 2008.04 アナログフィルタ 1.MultiSIM の起動デスクトップのアイコンをクリックまたは [ スタート ]-[ すべてのプログラム ] より [National Instruments]-[Circuit Design Suite 10.0]-[Multisim] を選択して起動する 図 1 起動時の画面 2. パッシブフィルタ (RC 回路 ) の実験 2-1. 以下の式を用いて
Microsoft Word - LTSpice入門_V104.doc
LTSpice/SwCADⅢ 入門 Copyright by Kimio Kosaka 2008.11.11 ( Ver 1.04 ) LTSpice/SwCADⅢはリニアテクノロジー社が提供している無料の回路シミュレータである ここでは, 一石トランジスタアンプのシミュレートを例に LTspice/SwCADⅢの基本操作を習得する 1. 起動 SwCADⅢ のアイコンをダブルクリックし起動させる
CMOSアナログ/ディジタルIC設計の基礎
9 序章 CMOS アナログ回路を SPICE を使って設計しよう 本書がターゲットとしている読者は, 一つには半導体の会社でCMOS アナログ IC/LSI の設計にこれから携わろうとしている方々です. また一つには, 同じく半導体の会社で, アナログ設計者と密にコミュニケーションをとることが必要な部署, たとえばプロセス, モデリング, 品質保証, テスト, プロダクト, アプリケーションそしてマーケティングなどに携わっている人たちにも読んでいただきたいと思っています.
Microsoft PowerPoint EM2_3.ppt
( 第 3 回 ) 鹿間信介摂南大学工学部電気電子工学科 4.3 オームの法則 4.4 金属の電気抵抗 4.5 ジュール熱 演習 4.3 オームの法則 E 電池 電圧 V 抵抗 電流 I 可変抵抗 抵抗両端の電圧 V [V] と電流 I [A] には比例関係がある V =I (: 電気抵抗 ; 比例定数 ) 大 電流が流れにくい 抵抗の単位 : オーム [Ω] 1[Ω]=1[V/A] 1V の電圧を加えたときに
<4D F736F F D2091AA92E895FB964082C982C282A282C45F >
相対強度 の特性測定方法について 製品の特性は主に光学的な特性面と電気的な特性面で仕様化されております この文書はこれらの特性がどのような方法で数値化されているか すなわち測定方法や単位系などについて解説しております また 弊社は車載用途向けの に関しましてはパッケージの熱抵抗を仕様化しておりますので その測定方法について解説しております 光学的特性 の発光量を表す単位には 2 つの単位があります
RMS(Root Mean Square value 実効値 ) 実効値は AC の電圧と電流両方の値を規定する 最も一般的で便利な値です AC 波形の実効値はその波形から得られる パワーのレベルを示すものであり AC 信号の最も重要な属性となります 実効値の計算は AC の電流波形と それによって
入門書 最近の数多くの AC 電源アプリケーションに伴う複雑な電流 / 電圧波形のため さまざまな測定上の課題が発生しています このような問題に対処する場合 基本的な測定 使用される用語 それらの関係について理解することが重要になります このアプリケーションノートではパワー測定の基本的な考え方やパワー測定において重要な 以下の用語の明確に定義します RMS(Root Mean Square value
7-1 Digital IC のライブラリの準備について [ 目的 ] 実験では 74HC00 を使用するので SPICE モデルを入手する [ 方法 ] LTspice User site からライブラリとシンボルを Download します
![7-1 Digital IC のライブラリの準備について [ 目的 ] 実験では 74HC00 を使用するので SPICE モデルを入手する [ 方法 ] LTspice User site からライブラリとシンボルを Download します](/thumbs/94/118674296.jpg "7-1 Digital IC のライブラリの準備について [ 目的 ] 実験では 74HC00 を使用するので SPICE モデルを入手する [ 方法 ] LTspice User site からライブラリとシンボルを Download します")
7-1 Digital IC のライブラリの準備について [ 目的 ] 実験では 74HC00 を使用するので SPICE モデルを入手する [ 方法 ] LTspice User site からライブラリとシンボルを Download します http://groups.yahoo.com/neo/groups/ltspice/files/%20lib/digital%2074hcxxx (( 注意
絶対最大定格 (T a =25 ) 項目記号定格単位 入力電圧 V IN 消費電力 P D (7805~7810) 35 (7812~7815) 35 (7818~7824) 40 TO-220F 16(T C 70 ) TO (T C 25 ) 1(Ta=25 ) V W 接合部温度
3 端子正定電圧電源 概要 NJM7800 シリーズは, シリーズレギュレータ回路を,I チップ上に集積した正出力 3 端子レギュレータ ICです 放熱板を付けることにより,1A 以上の出力電流にて使用可能です 外形 特徴 過電流保護回路内蔵 サーマルシャットダウン内蔵 高リップルリジェクション 高出力電流 (1.5A max.) バイポーラ構造 外形 TO-220F, TO-252 NJM7800FA
PowerPoint プレゼンテーション
() 増幅回路の周波数特性 Frequency characteristic of amplifier circuit (2) 増幅回路の周波数特性 Frequency characteristic of amplifier circuit MOS トランジスタの高周波モデル High-frequency model for MOS FET ゲート酸化膜は薄いので G-S, G-D 間に静電容量が生じる
mbed祭りMar2016_プルアップ.key
1 2 4 5 Table 16. Static characteristics (LPC1100, LPC1100L series) continued T amb = 40 C to +85 C, unless otherwise specified. Symbol Parameter Conditions Min Typ [1] Max Unit Standard port pins, RESET
Microsoft Word - サイリスタ設計
サイリスタのゲート回路設計 サイリスタはパワエレ関係の最初に出てくる素子ですが その駆動用ゲート回路に関する文献が少なく 学 生が使いこなせないでいる ゲート回路の設計例 ( ノイズ対策済み ) をここに記しておく 基本的にサイリス タのゲート信号は電流で ON させるものです 1. ノイズ対策済みゲート回路基本回路の説明 図 1 ノイズ対策済みゲート回路基本回路 1.1 パルストランス パルストランスは
Microsoft Word - 実験2_p1-12キルヒホッフ（第1７-2版）P1-12.doc
実験. テスターの使用法と直流回路. 目的オームの法則 キルヒホッフの法則について理解する テスターの基本的使用法を学ぶ. 予習課題 テスターで測定できる物理量は何か また =00Ω =400Ω 3=500Ωとしてp3435 の計算をすること オームの法則 キルヒホッフの法則について回路図を書き 説明すること 3. 理論金属のように電気をよく通す物質を導体という 導体に電圧をかけると電流が流れる 流れる電流
( ) : 1997
( ) 2008 2 17 : 1997 CMOS FET AD-DA All Rights Reserved (c) Yoichi OKABE 2000-present. [ HTML ] [ PDF ] [ ] [ Web ] [ ] [ HTML ] [ PDF ] 1 1 4 1.1..................................... 4 1.2..................................
600 V系スーパージャンクション パワーMOSFET TO-247-4Lパッケージのシミュレーションによる解析
[17.7 White Paper] 6 V 系スーパージャンクションパワー MOSFET TO-247-4L パッケージのシミュレーションによる解析 MOSFET チップの高速スイッチング性能をより引き出すことができる 4 ピン新パッケージ TO-247-4L 背景 耐圧が 6V 以上の High Voltage(HV) パワー半導体ではオン抵抗と耐圧のトレードオフの改善を行うためスーパージャンクション
elm1117hh_jp.indd
概要 ELM7HH は低ドロップアウト正電圧 (LDO) レギュレータで 固定出力電圧型 (ELM7HH-xx) と可変出力型 (ELM7HH) があります この IC は 過電流保護回路とサーマルシャットダウンを内蔵し 負荷電流が.0A 時のドロップアウト電圧は.V です 出力電圧は固定出力電圧型が.V.8V.5V.V 可変出力電圧型が.5V ~ 4.6V となります 特長 出力電圧 ( 固定 )
LTspice/SwitcherCADⅢマニュアル
LTspice による 設計の効率化 1 株式会社三共社フィールド アプリケーション エンジニア 渋谷道雄 JPCA-Seminar_20190606 シミュレーション シミュレータ シミュレーションの位置づけ まずは 例題で動作確認 実際のリップル波形と比較してみる シミュレーションへの心構え オシロスコープ / プロービングの取り扱い 参考図書の紹介 シミュレータは 汎用の SPICE モデルが利用できる
Microsoft Word - sp8m4-j.doc
4V 駆動タイプ Nch+Pch MOS FET 構造シリコン N チャネル / P チャネル MOS 型電界効果トランジスタ 外形寸法図 (Unit : mm) SOP8 5..4.75 (8) (5) 特長 ) 新ライン採用により 従来品よりオン抵抗大幅低減 2) ゲート保護ダイオード内蔵 3) 小型面実装パッケージ (SOP8) で省スペース pin mark () (4).27 3.9 6..2.4Min.