<4D F736F F F696E74202D D4F CC8AEE916295A890AB82C A F82CC8AEE91622E >

Transcription

1 集積回路設計技術 次世代集積回路工学特論 1. 基礎物性と MOSFET モデリングの 基礎 帝京平成大学大学院環境情報学研究科教授群馬大学客員教授青木均 2017/7/18(14:20~15:50) 1

2 講師の研究 教育分野紹介 研究 GaN MIS-HEMTによる高速 高耐圧デバイスのモデル開発研究 MOSデバイスの劣化モデル開発研究 IoTデバイスのソフトウエアデザイン研究 教育 システム デザイン論 ( オブジェクト指向プログラミング, C++, C 言語 ) ソフトウエア プロジェクト マネジメント論 コンピュータリテラシー その他ソフトウエア関連 2

3 はじめに 簡単な SPICE 用デバイスコンパクトモデル 3

4 基本的なダイオードモデル 4

5 MOSFET の物性とモデル化の 基礎 5

6 MOSFET の物性とモデル化の基礎 EDA 関連技術研究, 海外と日本の違い 主なトランジスタモデルの種類 SPICE 用モデルの種類 半経験的なCompact Modelの要素 モデル式の導出 MOSFETのCompact Model BSIMモデルシリーズ バルクMOSFET 用 BSIMモデル MOSFET 基礎モデル導出 実用 MOSFETモデル 完全なMOSFETモデルの導出 等価回路のY-Matrix 化 演習問題 6

7 EDA 関連技術研究, 海外と日本の違い シミュレーションツールの90% 以上が欧米製品 総合 LSI 設計ツールでは, ほぼ100% が欧米製品 欧米ではシミュレーション技術, デバイスモデリング技術の研究がモチベートされている 大学 -UCB,Stanford,MIT... 企業 -Motorola, NXP, Xerox, TI, ST-Semicon 日本では, 半導体関連研究自体が縮小されている 日本 :EDAにおいては, ほとんど行われていない 欧米 :EDA 関連研究は知的財産 7

8 シミュレーション ソフトウエア ツール LSI プロセス設計 ( プロセスシミュレータ ) 化学的な行程 デバイス設計 ( デバイスシミュレータ ) 物理的な行程 回路設計 ( 回路シミュレータ ) 電気的な行程ー SPICE 互換 システム設計 ( システムシミュレータ ) アプリケーションベース (MatLab 等で可能 ) 8

9 LSI プロセス設計 ロジック LSI の SEM 写真 9

10 MOSFET デバイス設計 L Gate SiO2 N+ Source N+ Drain P- Substrate Y I D X = J n dx dz 10

11 LSI 回路設計 11

12 システム設計 12

13 半導体デザインの T-CAD ツール 回路 デバイス プロセス 13

14 主なトランジスタモデルの種類 14

15 SPICE 用モデルの種類 (IGBT の例 ) CAD(Function) Model Macro Model SPICE のエレメントのみで作成 サブサーキット Compact Model 物理的なモデル 経験的なモデル 半経験的なモデル Table-lookup Model ( 表参照型 ) シミュレーションするすべてのドメイン, 範囲についての測定を行う. データベース化 測定データ間に値は, 多項式で内挿する 15

16 半経験的な Compact Model の要素 物理式に基づいた方程式 指数項 対数項が少ない 微分方程式は境界条件を与える必要あり 不連続点が出にくい 多項式近似やテーラー展開などの関数により収束性を上げる 等価回路の Y-Matrix どのデバイス ノードを基準に作成するか 対称型の方が収束有利 16

17 モデル式の導出 デバイス構造 物性などから物理式を導出 多くのプロセスデバイスの測定データを元に 二次効果などを加える ( 不確定項はモデル パラメータとする ) シミュレーション確度にあまり影響しない 方程式の項を定数化 関数を簡略化 (Polynominal 近似 テーラー展開など ) モデルパラメータを 測定データから抽出 最適化してシミュレーション結果を測定と比較 電荷密度 ρ(n, p) ( ポアソン方程式 ) ( 連続方程式 ) ソース R S 電界 ε n + X j ( キャリア輸送方程式 ) L ゲート W L D L eff P - Si サブストレート n + 電流密度 J(Jn, Jp) ドレイン R D SiO 2 17

18 MOSFET の Compact Model しきい値に基づいた電荷モデル ( ソース基準 ) MOSFET Level 1, 2, 3 モデル BSIM1, 3, 4モデル 電荷基準モデル ( バルク基準 ) EKVモデル BSIM6モデル 表面電位モデル ( バルク基準 ) HiSIM2モデル PSPモデル 電流特性と対比して解析しやすい 収束が早い VDS=0において逆 順方向で非対称であり, 不連続点が発生しやすい DC,ACにおいて対称であり, 不連続点が発生しにくい 物理的モデルの度合いが高い しきい値パラメータが存在しないため, 電流特性が直感的にわからない 収束性能が理論的にはしきい値基準モデルと同等 DCにおいて対称であり, 不連続点が発生しにくい 物理的モデルの度合いが高い しきい値パラメータが存在しないため, 電流特性が直感的にわからない 回路, ドメインによっては収束に問題あり 18

19 BSIM モデルシリーズ WCM2012 より 19

20 バルク MOSFET 用 BSIM モデル ソース基準 バルク基準 BSIM1 サブミクロン用解析モデル (L > 0.8μm を保証 ) BSIM2 ディープサブミクロン CAD モデル ( 非線形近似 )(L > 0.2μm を保証 ) BSIM3(Hewlett-Packard 社協力 ) しきい値電圧ベースのディープサブミクロン物理モデル (L > 0.1μmを保証 ) 最初のCMC 標準モデル BSIM4 微細加工のMOSに対応のためサポートする物性を拡張した, しきい値電圧ベースのMOSモデル RF-MOSFETをサポートのため小信号 AC 等価回路を拡張 BSIM6 チャージ ( 電荷 ) ベースの対象型 MOSFET モデル 電荷を中心にモデル式を導出 BSIM4の物性とモデルパラメータをサポート CMC 標準モデル Verilog-Aコード供給 20

21 MOSFET 基礎モデル導出 垂直電界からの導出 (L mask > 1.5μm) 21

22 MOSFET の基本物理モデル N チャネル MOSFET のチャネルピンチオフ状態での断面図 x 長チャネル (L mask > 10μm) 電流密度方程式による解法 y V G I D V D = 小 i dsat n + 反転層 n + (a) 線形領域特性 v dsat VD x y V G V D = 大 I D i dsat n + 反転層 (b) 飽和領域特性 n + v dsat VD 22

23 UCB MOSFET レベル 2 モデルの例 基板バイアス効果 短チャネル 狭チャネル効果 ドレインからゲートへの静電帰還効果のしきい値電圧への影響 キャリアのドリフト速度飽和と 有限の電圧依存出力コンダクタンスによる飽和特性 表面電界依存の移動度 弱反転状態での導電特性 23

24 ドレイン ソース間の電流は UCB MOSFET レベル 2 ドレイン電流式 ここで Qn(y) は チャネルに沿った方向の反転層における電荷であった Qn(y) に 表面空乏層における電荷 Qsc(y) を考慮して表すと 24

25 しきい値電圧 しきい値電圧 V T はチャネル幅の変化によって空乏電荷が変化することから, 式 (2.15) のようになる. π ε V T = V FB +2φ B +δ si 4 C ox W 2φ V B BS +γ 2φ B V BS (2.15) またさらに, 式 (2.15) 中のγはドレインからゲートへの静電帰還によって, 以下のように置き換えられる. γ =γ 1 α S α D (2.16) ここで,α S,α D はそれぞれソース, ドレインでの空乏電荷用補正係数である. これらは, α S = 1 2 X J L 1+2 W SS X J 1 (2.17) α D = 1 2 X J L 1+2 W SD X J 1 (2.18) となっている. ここで X J は接合の深さ, 空乏層幅 W SS, W SD はそれぞれ, W SS = X d 2φ B V BS (2.19) W SD = X d 2φ B V BS + V DS (2.20) X d = 2ε si q N a (2.21) 25

26 飽和領域でのドレイン電流 飽和領域では,X=L' のドレイン端での電荷は大体ゼロである. つまり, Q n L = V GS V DSAT 2φ B V FB C ox γ C ox V DSAT V BS +2φ B = これを V DSAT について整理すると, 0 (2.22) V DSAT = V GS V FB 2φ B + γ γ 2 V GS V FB V BS (2.23) この V DSAT でのドレイン電流を式 (2.14) から求めれば,I DSAT が求まる. 飽和領域での出力コンダクタンスは, チャネル長とチャネル幅の比によって左右さ れる. チャネル長変調によって L は L だけ短くなるので, W L ΔL = W L 1 λ V DS (2.24) λ = ΔL L V DS (2.25) 飽和領域のドレイン電流は, I DS = I DSAT 1 1 λv DS (2.26) 26

27 弱反転領域でのドレイン電流 弱反転領域から強反転領域をスムーズにモデル化するため, もう 1 つのしきい値 電圧として V ON を定義する. これは図 2.3 に示すように,V TH より高い電流が流れる 電圧にとり, 電流の傾きが徐々に変化できるように指定される. V ON = V T + nkt q (2.30) ここで, n =1+ C FS C ox + C D C ox (2.31) C FS = q N FS (2.32) C D = Q B V BS (2.33) N FS は物理的な意味はなく, フィッティング パラメータである. 弱反転領域で の電流式は,V GS < V ON の条件下で, I DS =μ S C ox W L e q nkt V GS V ON V ON V T ηv DS 2 V DS 2 3 γ S 2φ B V BS + V DS 3 2 2φ B V BS 3 2 (2.34) 27

28 実用 MOSFET モデル BSIM3 (Lmask > 0.1mm) ナノスケール MOS モデル

29 注目したデバイス物性 デバイス構造例 QM 効果 ( 近似的 ) ポリシリコンゲート空乏効果 ドレイン電流式の導出 不均一ドープによるしきい値電圧 縦方向電界による移動度劣化 オフ領域のもれ電流 キャリアの速度飽和 チャンネル長変調 DIBL 効果 SCBE 効果 チャンネル抵抗

30 BSIM3 モデル概要 30

31 N チャネル MOSFET のデバイス構造例 Tsp Lg Tre-ox Xj (N+) Tox d Xj (sh) Tsp = 82 nm Tox = 4.5 nm Tre-ox = 16 nm Lg = 0.18 um d = 62 nm Xj (sh) = 50 nm Xj (N+) = 150 nm

32 ポリシリコンゲート空乏効果 V GS 減少 n 型ポリシリコン ゲート SiO 2 酸化膜 ポリゲートの空乏層 ソース + n ドレイン n+ n+ 反転電荷 p サブストレートの空乏層 基板

33 ポリシリコンゲート空乏効果式

34 ドレイン電流式の導出ー 1 長チャンネルデバイス J = qμ nε + qd n N n N 垂直電界のみ考慮 J J q n q n d φ N Ny = μn Ε y = μn dy x I J dxdz W J dx W Q d c( y) φ d = Ny = Ny = μ 0 n m dy Q = Q Q Q = C ( V V φ ) gate m D ss ox g s gs QD = qnsubxd X D = 2ε si V Q s m= Cox( Vg Vs φgs) Qss+ 2εsiqNsubVs sub qn I L Idy= IL= W μ Qdφ V d 0 d d 0 n m W L V V V V 2ε qn 2 = μ Cox 3 ( ) ( V ) ( V ) ds si sub 2φ d 2φf s 2φf d n g FB f ds (UCB MOSFET レベル 2)

35 ドレイン電流式の導出ー 2 I ds = W eff C ox ( V A V ( y) ) ν ( y) gst bulk I ds = V R ds total = R ch V + ds R ds I C W ds = μeff ox L V eff 1+ E A sat bulk 2ν = μ sat eff eff ds 1 E L sat K AL 1 0 eff = 1+ 1 AV gs 2 φs Vbseff Leff + 2 Xj X dep eff AbulkVds Vgs Vth 2 Vds R C W AbulkVds eff Vgs Vth 1+ dsμ 2 eff ox Leff Vds 1+ E L gsteff L L + 2 eff X X eff j dep 2 sat eff + B0 1 W + eff B1 1+ K V ETA bseff

36 不均一ドープによるしきい値電圧 N Nlx = Na + L eff 1

37 不均一ドープによるしきい値電圧式

38 L, W 依存によるしきい値電圧式の変化図

39 L, W 依存によるしきい値電圧式の変化 1

40 L, W 依存によるしきい値電圧式の変化 2

41 縦方向電界による移動度劣化 Na = 高い μ eff Na = 低い E eff

42 縦方向電界による移動度劣化式 ( エンハンスメント型 ) ( ディプレッション型 ) ( 基盤バイアス依存 )

43 オフ領域のもれ電流 N 型ポリゲート F-N トンネリング トンネリング電子 ゲートからの電子の F-N トンネリングと ホット ホールの注入が原因となる ホット ホール

44 オフ領域のもれ電流式

45 キャリアの速度飽和 E y I d E sat I dsat 速度飽和領域 y V dsat V ds V d > V dsat の条件で 電界は E sat を超えると連続的に増加ーキャリアは速度飽和

46 飽和電流モデル

47 キャリアの速度飽和式

48 PMOS の速度非飽和効果 I ds (A) -1.2x x x x x10-3 W / L = 50 / 0.6 T ox = 175 Å V bs = 0 V Symbols: Exp. Data Lines: Simulation V gs = - 5 V V V -2.0x V V V ds (V) λ = A Vgst + 1 A 2

49 飽和領域のドレイン電流と出力抵抗 Triode CLM DIBL SCBE 12 I ds (ma) R out (KOhms) V ds (V) 0

50 飽和領域のアーリー電圧

51 チャンネル長変調 速度飽和 (VSR) 領域により実効チャンネル長が短くなり ドレイン電流が増加

52 チャンネル長変調式

53 DIBL 効果 短チャンネルデバイスでは チャンネルに沿った電子障壁が V ds に依存し低下 φ s 長チャンネル 0 V 短チャンネル V ds MOSFET のスイッチ動作が, 可能か否かを判定するため, 重要!

54 DIBL 効果式

55 SCBE 効果 ホットエレクトロンによる I sub で V bs が増加し V th が上がる

56 SCBE 効果式 1

57 SCBE 効果式 2

58 チャンネル抵抗 Vg Vgs V gs0 Rs V ds0 Rd V ds I ds Vds = = R = μ tot eff R Vds + R ch ds C W 1 ox L 1+ V ( E L) ds sat 1+ ( Vgst Abulk Vds 2) Vds R C W ( Vgst Abulk Vds 2) dsμeff ox L 1+ V ( E L) ds sat

59 ナノスケール MOSFET モデル概要 59

60 Pao&Sah のチャージシート近似モデル 反転層は限りなく薄く, チャネルの厚さによって電位は変化しない Δψ s 反転層 W I(x) Δx Ψ s (x) Ψ s (x + Δx) 基板 60

61 ドリフト電流と拡散電流 (1) ( ) = ( ) + ( ) I x I x I x drift x と x + Dx 間の電位差は, diff ( x) ( x x) ( x) Δ ψ = ψ +Δ ψ s s s この表面電位差と, 表面移動度 (μ), 反転電荷 (Q I), チャネル幅 (W) を使って I drift を表すと, ' W Δx 0 Idrift ( x) = μ( Q I ) Δψ x ( x) Idrift ( x) = μw ( Q' I ) Δx ' dq I Idiff ( x) = μwφ (φ t t は熱電圧 ) dx dψ s dx dψ I W( Q ) W dx dq dx ' ' s I DS = μ I + μ φt 61

62 ドリフト電流と拡散電流 (2) ここでチャネルのソース端 (x = 0) における表面電位を ψ s0 そこでの Q I を Q I0 とおく. 同様にドレイン端 (x = L) における表面電位を ψ sl そこでの Q I を Q IL とおく.I DS を x = 0 から x = L まで積分すると以下のようになる. I = I + I DS DS1 DS2 L 0 ψ sl Q ' ' DS = μ( I) ψs + φt μ I ψ I dx W Q d W dq ' IL ' s 0 Q I 0 ' sl Q IL W ψ ' ' IDS = ( Q I ) d s t dq I L μ ψ + φ μ ψ ' s 0 Q I 0 ψ sl W I = μ Q dψ s 0 ' ( ) DS1 I s L ψ W I = μφ Q Q L ' ' ( ) DS 2 t IL I 0 キャリアの移動度がチャネル内のすべてにおいて一定とする 62

63 逐次チャネル近似 I DS1 と I DS2 を解析するために,Q I を ψ s の関数として求める必要がある. 逐次チャネル近似 (Gradual Channel Approximation) を思い出して,UCB MOSFET レベル 2 の導出を Bulk 基準に応用すると ' ' Q I = C ox VGB VFB ψ s + C ox は酸化膜容量,V GB はゲート 基盤電圧,V FB はフラットバンド電圧,Q B は基盤電荷で, Q = q d N ' B B A ここで d B は空乏層の厚み, N A はアクセプタの濃度を表す. Q C ' B ' ox d B = 2ε s qn A ψ s 63

64 微少領域 dx の電流密度概念図 逐次チャネル近似 チャネルが十分に長い場合, x ξ << ξ チャネル長方向の微少部分 dxに着目してみる. チャネル内の電子密度をn (x,y) とするとドリフトによる電流密度は以下のように与えられる. (, ) (, ) Jn = qμnn x y ξ = qμnn x y dy y dv ドレイン電流を J n についてチャネルの境界面積で積分すれば, Z W ID = dz Jndx

65 ドリフト電流と拡散電流 (3) 前頁より Q = 2qε N ψ ' B s A s γ = 2qε s N A C ' ox Q = γc ψ ' ' B ox s 前頁の Q I は ( ) Q = C V V ψ γ ψ ' ' I ox GB FB s s 以上を代入すると, ドレイン ソースのドリフト電流は, W I C V V L μ = ψ ψ 2 ψ ψ 3 γ ψ ψ I 1 2 ( )( ) ( ) ( 3 3 ) ' DS1 ox GB FB sl s0 sl s0 sl s0 ドレイン ソースの拡散電流は, W = C L μ φ ψ ψ + φγ ψ ψ ( ) ( 1 1 ) ' 2 2 DS 2 ox t sl s0 t sl s0 65

66 表面電位と電荷基準モデル 収束性を向上させコンパクトモデルとして実用的にするために, このチャージシートモデルを改良, 様々な微細デバイスプロセスによる物理現象を取り入れてできたのが, 表面電位 (Surface Potential) モデル HiSIM2, PSP Model など 前頁の ψ s0,ψ sl はコンピュータを用いた繰り返し最適化によって求めるため収束問題の可能性有 ソース, ドレインにおける反転電荷に注目し, 面積密度関数として表していくのが電荷基準 (Charge Based) モデル BSIM3/4/6 Model など 前頁の簡略化した表面電位から, しきい値電圧に置き換えている. 物理ベースの解析モデルなので近似的モデル式が多く存在する 今後普及される可能性の高いモデル BSIM6 66

67 完全な MOSFET モデル SPICE では不可能なアプローチ 67

68 シリコンと酸化膜 2D Poisson 方程式の算出 Nguyen and Plummer, IEDM 1981 [7]. Sub-threshold 領域において 境界条件 : 68

69 2D 境界値問題へのアプローチ (1) ν(x,y) はN a による均一でない式を扱い,Topの境界条件を満足するための項 固有値 uはラプラス方程式によるソース, ドレインに印加される電位に寄与する量 u L, u R, u B はψ(x, y) が他の境界条件を満足するために用いる均一な式 Top,Bottom,Rightで :u L =0.Top,Bottom,Leftで :u R =0.Top,Left,Right でu B =0. 69

70 2D 境界値問題へのアプローチ (2) 境界条件を満足するためには 70

71 u B と高次項 u L, u R の消去 電位 ψ の 2D 近似解法 71

72 MOSFET の容量モデル C ゲート C ソースドレイン GBO ゲート GSO C GDO ソース ドレイン C j C jsw C jsw C j 基板 実際の容量測定 TEG 72

73 アクティブなゲート容量 チャネル電荷は電荷保存則より Q c = Q G + Q B または Q C = Q S + Q D Q B = Q G として表せる. 反転層の電荷を Q n とすると,Q S と Q D はそれぞれ, Q S = W Q D = W L 0 L 0 1 y L Q n dy y L Q ndy 以上の関係式から各容量が導ける. 例えば, C GS = δq G δv S C GB = δq G δv B 73

74 接合容量とオーバーラップ容量 ソース ゲート ドレイン 接合容量 底部の面積容量と周囲長容量の和 C BS = C j A S 1 V BS / P B M j + C jsw P S 1 V BS / P B M jsw C j C jsw C jsw C j 基板 C BD = C j A D 1 V BD / P B M j + C jsw P D 1 V BD / P B M jsw C GSO ゲート オーバーラップ容量 C GBO C GDO チャネル外容量のために基本的には固定容量. フリンジング容量と分割不可能. 例えば線形領域 (V GS > V on + V DS ) では, ソース ドレイン C GB = C GBO L C GS = C 0 1 V GS V DS V on 2 + C GSO W 2 V GS V on V DS C GD = C 0 1 V GS V on 2 V GS V on V DS 2 + C GDO W 74

75 MOSFET の等価回路 R D Drain Gate C GDO C GBO Bulk C GSO Source R S 75

76 BSIM6 の等価回路概略 76

77 MOSFET のノイズ源モデル ドレイン C BD C GD r D i rd g BD ゲート g DS i D 基板 C GS g BS r S i rs C GB ソース 77

78 MOSFET の簡略化等価回路 DX R D D GX C OX G B C B BX I DS S R S SX 78

79 ソース基準電圧制御電流源 D D D G D B I DS I DS I DS S S S S S S (a) (b) (c) g m I DS DS = DS V V GS DS g I I DS = gmbs = V BS 79

80 コンダクタンスマトリックス要素 G S D S B S D g m -g m S -g m g m D g DS -g DS S -g DS g DS D g mbs -g mbs S -g mbs g mbs 80

81 MOSFET の複素 Y マトリックス DX GX SX BX D G S B DX g D g D GX jωc OX jωcox SX g S g S BX jωc B jωc B D g D g DS + g D g m g g m mbs g DS g mbs G jωc OX jωc OX S B g S jωc B g D S g m g m + g DS + g mbs +g S jωc B 81

82 演習問題 1, 2 1. 現在日本で集積回路設計において 多く使用されているMOSFETのモデルは何を挙げて その理由を述べてください (50 文字以上 ) 2. MOSFETの, どのコンパクトモデルにもある, 物理的モデルパラメータを3つ挙げて, それぞれ30 文字以上で説明してください. 82

83 演習問題 3 3. MOSFETのモデルパラメータを抽出するために,TEGを作成して電気特性を測定する必要がありますが, どんな測定が必要ですか? 例以外で4つあげて, どんな特性を求めるために行うか述べてください. 例 : ドレイン電流対ドレイン電圧直流測定求める特性ー出力抵抗, チャネル長変調係数 83

84 演習問題 4 4. DC-DC コンバータの回路設計で使用する FET は DMOS HVMOS LDMOS IGBT SiC-MOSFET GaN-MIS HEMT のうち 1 どれが最適と思いますか? 2 それはなぜですか? 84

85 MOS トランジスタ関連お勧め書籍 MIT 基礎電子工学教科書 2 半導体素子とモデル (1979 年 ), C.L. サール ( 著 ), 宇都宮敏男, 菅野卓雄 ( 訳 ) Physics of Semiconductor, 2 nd (3 rd より良い ), S. M. Sze Device Electronics for Integrated Circuits, 2 nd, Richard S. Muller, Theodore I. Kamins CMOSモデリング技術, 青木均ほか, 丸善出版 シリコンFETのモデリング, 青木均著, 西義雄監修, アジソン ウェスレイ パブリッシャーズ ジャパン ( 増版終了 ) 85