パワーデバイス特性入門

Transcription

1 第 39 回群馬大学アナログ集積回路研究会平成 3 年度集積回路設計技術 次世代集積回路工学特論公開講座 パワー デバイス特性入門 松田順一 群馬大学 日時 18 年 6 月 19 日 ( 火 ) 16: 17:3 場所群馬大学理工学部 ( 桐生キャンパス ) 総合研究棟 56 号室

2 概要 (1) Ⅰ パワー MOSFET (1) 材料基本特性抵抗 特性オン抵抗 ブレークダウン電圧 ()MOSFET 基本電気特性しきい値電圧 電流式とチャネル抵抗 (3) パワー MOSFET のオン抵抗 V(Vertical iffused)-mosfet のオン抵抗 U-MOSFET のオン抵抗 (4) スイッチング特性ゲート電荷 ターンオン特性 特性ゲート電荷と FOM 値 ターンオンとターンオフ過渡特性 スイッチング損失 (5) 過渡変化 (dv /dt) によるターンオン容量性ターンオン バイポーラ ターンオン Ⅱ IGBT (1)IGBT の構造 ()IGBT の動作と出力特性 (3)IGBT 等価回路

3 概要 () (4) ブロッキング特性対称型 IGBT 非対称 ( パンチスルー ) 型 IGBT (5) オン状態の特性 オン状態モデル オン状態キャリア分布と電圧降下 ( 対称型 IGBT 非対称型 IGBT トランスペアレント エミッタ IGBT) (6) スイッチング特性 ターンオン特性 ( フォワード リカバリ ) ターンオフ特性 ( インダクタ負荷 ) ターンオフ期間のエネルギー損失 (7) ラッチアップ抑制 ディープ P + 追加 ゲート酸化膜厚薄化 (8) トレンチ ゲート IGBT 構造 オン状態キャリア分布と電圧降下 スイッチング特性 ラッチアップ耐性 (9) 高温動作オン状態特性の温度依存性 ラッチアップ特性の温度依存性 参考文献と付録 ( 注 ) 主に下記の文献を参考に本資料を作成した B. Jayant Baliga, Fundamentals of Power Semiconductor evices, Springer Science + Business Media, 8. 3

4 抵抗 R I 1 nq B R s a bc a bc 1 c 1 B nq R 1 nqc B s a b (ρ: 抵抗率, σ: 導電率 ) B 1 Q nqbcv nqbc E d nqbc nq V B V a B (R ρ に電流の流れる方向の抵抗体の長さを掛けて断面積で割る ) ' B bc a (R s : シート抵抗 ) 単位体積当たりの電荷断面積コンダクタンス=(1/ 抵抗 ) a b I V B : キャリア移動度 n : キャリア密度 q : 素電荷量 Q': 単位面積当たりの電荷 v d : ドリフト速度 E : 電界 c 4

5 特性オン抵抗 1 1 A 1 セル 特性オン抵抗 デバイスがオンした時の単位面積当たりの抵抗 (A-B 間の抵抗 ) p R on,cell Z 1セル当たりのオン抵抗単位面積当たりのセル数 R on, cell 1/(pZ) 単位面積当たり 1/(pZ) 個のセルが並列接続 特性オン抵抗 R on, sp パワーデバイス各セルのオン抵抗と特性オン抵抗の関係 B R on, sp = R on, cell 1/(pZ) = R on, cell(pz)

6 P 階段接合ブレークダウン電圧と空乏層幅 空乏層 p n Va x W x における電界 q E( x) x における電圧 S 空乏層幅 W と印加電圧 V a の関係 W x q 1 V ( x) Wx x W W S SV q dx 1 a ( ビルトイン電位無視 ) 1 ブレークダウン条件 (cm F 1 ) E 7 (for Si) 1 43 B _ modified(cm ) 9.51 E ( 付録 1 参照 ) 7 (for 4H -Si) Si の場合 BV PP W.61 E, PP BV PP W 1.81, PP , PP 4H-Si の場合 E (V) (cm) BV PP : ブレークダウン電圧 W,PP : ブレークダウン時の空乏層幅 E,PP : ブレークダウン時の電界 ( 臨界電界 ) 4 1 8, PP ( 平型 P 階段接合 ) (V/cm) (V) (cm) (V/cm) (cm ( 注 )Si の比誘電率を 11.7 として計算, 4H-Si の比誘電率を 9.7 として計算 3 ) 6

7 BV PP (V) W,PP (μm) ブレークダウン電圧と空乏層幅の濃度依存性 1E+6 平型 P 階段接合 1E+4 平型 P 階段接合 1E+5 1E+4 1E+3 1E+ Si 4H-Si 1E+3 1E+ 1E+1 Si 4H-Si 1E+1 1E+ 1E+ 1E+13 1E+14 1E+15 1E+16 1E+17 oping oncentration (cm -3 ) 1E-1 1E+13 1E+14 1E+15 1E+16 1E+17 oping oncentration (cm -3 ) ブレークダウン電圧の濃度依存性 ブレークダウン時空乏層幅の濃度依存性 7

8 E,PP (V/cm) ブレークダウン時の電界 ( 臨界電界 ) の濃度依存性 1E+7 平型 P 階段接合 4H-Si 1E+6 Si 臨界電界 4H-Si( 約 1 桁高い )>Si 1E+5 1E+13 1E+14 1E+15 1E+16 1E+17 oping oncentration (cm -3 ) ブレークダウン時の電界 ( 臨界電界 ) の濃度依存性 8

9 理想特性オン抵抗とブレークダウン電圧の関係 (1) 理想特性オン抵抗とブレークダウン電圧の関係 ( ドリフト領域の抵抗のみ考慮 ) ( 付録 参照 ) R onsp, ideal 4BVPP (Ω cm 3 SE BV PP : 平型 P 階段接合ブレークダウン電圧 (V) μ: 移動度 (cm V -1 s -1 ) E : 臨界電界 (V/cm) ε S : 半導体誘電率 (F/cm) ) Si の低ドリフト濃度の場合 (<1 15 cm -3 ) 9 R on (n - channel) BV.5 sp, ideal PP 8 R on (p - channel) BV.5 sp, ideal PP 4H-Si の低ドリフト濃度の場合 (<1 15 cm -3 ) 1 R on (n - channel) BV.5 sp, ideal PP (Ω cm (Ω cm (Ω cm ) ) ) 3 s E : Baliga's Figure of Merit for Power evices 9

10 R on-sp,ideal (Ω cm ) R on-sp,ideal (Ω cm ) 理想特性オン抵抗とブレークダウン電圧の関係 () 1.E+ μ と E の濃度依存性考慮 1E+ μ と E の濃度依存性考慮 1.E-1 1.E- 1.E-3 1.E-4 1.E-5 P-type Si -type Si 1E-1 1E-4 -type Si -type 4H-Si 1.E Breakdown Voltage BV PP (V) 型と P 型 Si の理想特性オン抵抗とブレークダウン電圧の関係 1E-7 1E+ 1E+3 1E+4 Breakdown Voltage BVPP (V) 型 Si と 4H-Si の理想特性オン抵抗とブレークダウン電圧の関係の比較 理想特性オン抵抗 : 4H-Si( 約 3 桁低い ) Si ( 但し 型 同じブレーク電圧 ) 1

11 MOSFET しきい値電圧 フラットバンド電圧 V O FB MS 半導体中が中性になるように MS : 仕事関数差による電位差 ( ゲートと基板間 ) OX ゲートに印加する電圧 しきい値電圧 V TH V FB 表面 ( 界面 ) を強反転させるゲート電圧 MS F OX Q F, gate kt ln q n OX t OX F 空乏層に掛かる電圧 i A F ゲートと基板を短絡したとき F ゲート酸化膜に掛かる電圧 q S OX A ( 基板バイアス係数 ) Q O : 界面固定電荷 ( 単位面積当たり ) OX : ゲート酸化膜容量 ( 単位面積当たり ) F,gate : ゲートのフェルミ電位 ( + ポリ Si ゲート : -.56V) F : フェルミ電位 ( 基板 ) k: ボルツマン定数 T: 絶対温度 q: 素電荷量 ε S : 半導体誘電率 ε OX : 酸化膜誘電率 t OX : ゲート酸化膜厚 n i : 真性キャリア密度 A : 基板不純物濃度 11

12 MOSFET 電流式とチャネル抵抗 P + ソースメタル + ソース V (x) ゲート x dx dv L H V GS I S ドレインメタル + ドレイン 空乏層 P 基板 V S Z: MOSFET のチャネル幅 μ ni : 反転層移動度 飽和領域の電流式 1 Z I S niox L V V GS T di S dv S H dx 領域のチャネル抵抗 dr(4 頁参照 ) 1 a 1 dx 1 R dr dr ni nq bc nin( x) q Zc niqn ( x) x における単位面積当たりのチャネル電荷 Q n dv ( x) V V V ( x) I S OX dr GS TH x における電流 I S と電圧 dv の関係 ( オームの法則 ) I S ni OX Z L H I S dx ZniOX V GSVTH V ( x) dv 線形領域の電流式 (I S dx の式を x: ~L H で積分 ) チャネル抵抗 (V S : 小 ) LH RH Z V ni OX V GS GS V V TH TH V S 1 V S dx Z 1

13 V-MOSFET のオン抵抗 1 セルの面積 A ソース オン状態の抵抗 R O R O R S R R H R A R JFET R R SUB R R S R R H R A ゲート R JFET + P- ベース V-MOSFET の特性オン抵抗 R O,SP R O, SP R R R R R S H A JFET R R SUB R A R R SUB - ドリフト + 基板 R S : ソース コンタクト抵抗 R + : ソース + 抵抗 R H : チャネル抵抗 R A : 蓄積抵抗 R JFET : JFET 抵抗 R : ドリフト抵抗 R SUB : 基板抵抗 R : ドレイン コンタクト抵抗 R ドレイン 13

14 Specific On-resistance (Ωcm ) V-MOSFET の特性オン抵抗 (BV S =6V) 6E-4 5E-4 4E-4 R O,SP_total 3E-4 R,SP E-4 1E-4 R JFET,SP R A,SP R H,SP E W G (μm) 特性オン抵抗の各成分 (JFET 幅変化 ) 全特性オン抵抗最小値での各特性オン抵抗の値と割合 特性オン抵抗値 (Ωcm ) 割合 R H,SP.6E-5 6.4% R A,SP 3.18E-5 9.9% R JFET,SP 1.34E-5 4.% R,SP.7E-4 71.% R SUB,SP.56E-5 8.% R O,SP_total 3.E-4 1.% 全特性オン抵抗最小値 (W G に対し最小値が存在する ) R O,SP_total = (Ω cm ) at W G =3. (μm), W cell =4.6 (μm) V G =5V, V TH =1.38V, t=3. (μm), t SUB = (μm) 14

15 Specific On-resistance (Ωcm ) V-MOSFET の特性オン抵抗 (BV S =V) 5E-3 4E-3 3E-3 E-3 R O,SP_total R,SP 全特性オン抵抗最小値での各特性オン抵抗の値と割合 特性オン抵抗値 (Ωcm ) 割合 R H,SP.6E-5.7% R A,SP 6.68E-5 1.8% 1E-3 R JFET,SP R A,SP R H,SP E W G (μm) R JFET,SP 9.68E-6.3% R,SP 3.61E % R SUB,SP.56E-5.7% R O,SP_total 3.74E-3 1.% 特性オン抵抗の各成分 (JFET 幅変化 ) 全特性オン抵抗最小値 (W G に対し最小値が存在する ) R O,SP_total = (Ω cm ) at W G =4. (μm), W cell =5.8 (μm) V G =5V, V TH =1.38V, t=1.4 (μm), t SUB = (μm) 15

16 U-MOSFET のオン抵抗 1 セルの面積 A R S ソース オン状態の抵抗 R O R O R S R R H R A R R SUB R R R H ゲート + P- ベース U-MOSFET の特性オン抵抗 R O,SP R O, SP R R R R R S H A R SUB R A R A R R SUB - ドリフト + 基板 R S : ソース コンタクト抵抗 R + : ソース + 抵抗 R H : チャネル抵抗 R A : 蓄積抵抗 R : ドリフト抵抗 R SUB : 基板抵抗 R : ドレイン コンタクト抵抗 R ドレイン 16

17 U-MOSFET の特性オン抵抗 (BV S =6, V) 特性オン抵抗成分 (BV S =6V) 特性オン抵抗 値 (Ωcm ) 割合 R H,SP 1.1E-5 4.4% R A,SP 1.15E-5 4.6% R,SP.3E-4 8.5% R SUB,SP.56E-5 1.% R O,SP_total.5E-4 1.% t=3. (μm) 特性オン抵抗成分 (BV S =V) 特性オン抵抗 値 (Ωcm ) 割合 R H,SP 1.1E-5.3% R A,SP 1.15E-5.3% R,SP 3.57E % R SUB,SP.56E-5.7% R O,SP_total 3.61E-3 1.% t=1.4 (μm) t T =.8 (μm), W T =.8 (μm), W cell =.5 (μm) V G =5V, V TH =1.38V, t SUB = (μm) 17

18 ターンオン期間のゲート電荷 V S i G (t) I G (t) v GS V GS V GP V TH i (t) v (t) V O ゲートへ定電流印加 Q G Q GS Q G QGS1 Q GS Q SW t 1 t t 3 t4 I t t t t GS GS, SP ゲート G G, SP ソース ドレイン Q GS1 : しきい値前ゲート電荷 Q GS : しきい値後ゲート電荷 Q GS : ゲート電荷 Q G : ゲート ドレイン電荷 Q SW : ゲート スイッチング電荷 Q G : 全ゲート電荷 GS : ゲート ソース間容量をセル面積で割った値 G : ゲート ドレイン間容量をセル面積で割った値 S S, SP S : ドレイン ソース間容量をセル面積で割った値 Q Q GS SW Q QGS Q GS1 GS Q 上記 Q はセル面積で割った値 ( 単位面積換算値 ) G 18

19 v GS (V) j (A/cm ) v (V) V-MOSFET ターン オン特性 (BV S =6V のサンプル ) J G =1 A/cm V S =4 V J O =3 A/cm E+ E-8 4E-8 6E-8 8E-8 1E-7 Time (s) v GS の時間変化 E+ E-8 4E-8 6E-8 8E-8 1E-7 Time (s) j と v の時間変化 W ell WG 4.6 μm 3. μm t ILOX x JP. μm.6 μm L H V TH.35 μm 1.38 V (JFET 領域の濃度 > ドリフト領域の濃度 ) 19

20 V GS (V) J (A/cm ) V S (V) U-MOSFET ターン オン特性 (BV S =6V のサンプル ) J G =1 A/cm V S =4 V J O =3 A/cm E+.E-8 4.E-8 6.E-8 8.E-8 1.E-7 Time (s) v GS の時間変化 E+ E-8 4E-8 6E-8 8E-8 1E-7 Time (s) j と v の時間変化 W ell WT.5 μm.8 μm t T x JP.8 μm.6 μm t ILOX t SUB. μm μm L H V TH.35 μm 1.38V

21 特性ゲート電荷と FOM 値 特性ゲート電荷を V-MOSFET と U-MOSFET で比較 FOM を V-MOSFET と U-MOSFET で比較 (1) 特性ゲート電荷 V-MOSFET U-MOSFET 単位 Q GS1 1.64E E-7 cm - Q GS.3E-8.6E-8 cm - Q GS 1.87E-7.18E-7 cm - Q G 4.19E-7 1.5E-7 cm - Q SW 4.43E E-7 cm - Q G 1.7E-6 1.1E-6 cm - FOM () V-MOSFET U-MOSFET 単位 R O *Q G mω n R O *Q SW mω n R O *Q G mω n BV S =6V のサンプル J G =1 A/cm J O =3 A/cm V S =4 V V GS=5 V (1) 各ゲート電荷をセル面積で割った値 () FOM の中の R O はセル当たりの全抵抗値にセル面積を掛けた値 1

22 スイッチング特性 負荷インダクタンス I L S 1 : オン MOSFET ターンオン 寄生インダクタンス フリーホイールダイオード 負荷インダクタンスにエネルギー蓄積 (i 増大 ) V GS S 1 i G S R G G v G G GS v i S パワー MOSFET V S S : オン MOSFETターンオフフリーホイール ダイオード オン

23 ターンオンとターンオフ過渡特性 v G (t) v G (t) V GP : ゲート プラトー電圧 V GS V GP G を充電 V GS V GP G を放電 V TH i (t) ゲート プラトー期間 t 1 t t3 t4 t i (t) t 5 t6 t7 I L I L ゲート プラトー期間 t V TH t t v (t) V S V O ( V GP ) V O ( V GS ) t v (t) V O ( V GP ) V O ( V GS ) V S t ターンオン過渡特性 ターンオフ過渡特性 3

24 スイッチング損失 1 P T Q 1 Q V S1 1 i Q 3 Q 3 : パワー MOSFET f Q G V GS v G i turnon transient V S 全損失電力 ( 各セル当たり ) v R L v dt i turnoff transient v Q 3 ゲート充放電による損失エネルギー ( 各セル当たり ) 1 と それぞれで損失 (Q 1 と Q で損失 ) スイッチング時の導通による損失エネルギー ( 各セル当たり ) ターンオン 1 1 dt RO I L f IVGS I LVS 3 1 L S 7 5 ( 注 ) P T の単位面積換算 P T をセル面積 (W cell Z) で割る E O E OFF Eturnon ivdt ターンオフ Eturnoff i turnon turnoff transient transient オン状態での損失エネルギー ( 各セル当たり ) R I O L : デューティ比 1 Q ほぼゲートプラトー期間でのエネルギー損失 t t I V t t R I G V GS 1 O I V L GS VS VGS V, S1 I L RL v dt f: スイッチング周波数 4

25 dv /dt 耐性 ( 容量性ターンオン )(1) 入力電源 V I 制御 FET 制御回路 G GS G 1 S 同期整流 FET L 降圧 - コンバータ 負荷 制御 FET: 高速スイッチング必要 制御 FET オンオフ時の早い電圧変化が同期整流 FET へ影響 同期整流 FET: 低オン抵抗 ( 低入力容量 ) 必要 R 制御 FET の高速ターンオン 同期整流 FETのドレイン電圧変化によるゲート電圧変化 ( ゲート ソース容量のインピーダンス ゲート抵抗 R G ) v v G ( t) G, MAX G G G GS G GS dv dt ゲートに誘起される最大電圧 v V I t V I : 入力電圧 ( 寄生インダクタンスによる電圧のリンギングを無視 ) G, MAX V TH 同期整流 FET ターンオン 入力電源がオン状態の制御 FET と誤動作の同期整流 FET を介して短絡 制御と同期整流 FET の破壊 誤動作の回避 G / GS の低減 電流パス 1 5

26 dv /dt 耐性 ( 容量性ターンオン )() 制御 FET の高速ターンオン 同期整流 FET のドレイン電圧変化によるゲート電流変化 ( ゲート ソース容量のインピーダンス ゲート抵抗 R G ) v i ( G t ) R i G dv dt ゲートに誘起される電圧 G G vg V TH G R G G dv dt 同期整流 FET ターンオン 入力電源がオン状態の制御 FET と誤動作の同期整流 FET を介して短絡 制御と同期整流 FET の破壊 誤動作しない最大の同期整流 FET のドレイン電圧変化 dv dt max VTH R G G スイッチング電源の最大周波数決定 誤動作回避 G の低減 6

27 dv /dt 耐性 ( 寄生バイポーラ ターンオン )(1) 急峻なドレイン電圧変化による変位電流 ソースメタル P- ベース R PB + ゲート G S R PB i ( t ) B dv dt 上記 i による p- ベース内の電圧が + と p- ベース間のビルトイン電位 V bi に到達 寄生 P トランジスタがオン (BV BO BV EO (BV の低下 ) デバイスの破壊 ) 空乏層 B B 変位電流 ドレイン電圧変化の最大値 変位電流 - ドリフト 寄生 P トランジスタ dv dt max Vbi R PB B R PB SQ, PB L Z + 基板 ドレイン ρ SQ,PB : P- ベース領域のシート抵抗 ( ピンチ シート抵抗 ) 7

28 dv /dt 耐性 ( 寄生バイポーラ ターンオン )() dv /dt による寄生バイポーラ ターンオンの対策 ソースメタル ゲート P- ベース領域の抵抗低減 (P + 領域の追加 ) P + 領域 + P- ベース領域 R PB L 1 L P- ベース領域の抵抗低下 L Z 1 SQ, PB SQ, P L Z ρ SQ,P+ : P + 領域のシート抵抗 - ドリフト + 基板 ドレイン ( 注 ) 高温動作時に寄生バイポーラ トランジスタのターンオンは顕著高温 ビルトイン電圧の低下 シート抵抗の増加により p- ベース領域での電圧降下増大 8

29 IGBT の構造 J J 1 ディープ P + + エミッタ ゲート P JFET P - ドリフト ( ベース ) 領域 P + 領域 + ディープ P + エミッタ ドーピング濃度 ( 対数 ) ドーピング濃度 ( 対数 ) P+ ゲート P+ x JP+ x J J J 1 ディープ P + + P JFET P - ドリフト ( ベース ) 領域 - バッファ層 P + 領域 + ディープ P + B x JP+ x J コレクタ S コレクタ 対称型 IGBT( ノンパンチスルー型 ) 非対称型 IGBT( パンチスルー [ フィールド ストップ ] 型 ) 使用基板 : 型 ( ブロッキング電圧に応じた濃度と厚み ) P + 領域 ( コレクタ ): ウエハの裏面から P + 拡散 使用基板 :P + 型 ( コレクタ ) -バッファと-ドリフト領域 : エピタキシャル成長 ( ブロッキング電圧に応じた濃度と厚み ) ( 注 ) パンチスルー型で薄い P + 領域 ( トランスペアレントエミッタ ( コレクタ )) の IGBT フィールドストップ型 IGBT ( バッファ層の不純物濃度 : パンチスル 型 > フィールドストップ型 IGBT) S 9

30 IGBT の動作と出力特性 ブロッキング特性 (PP オープン ベース ブレークダウン電圧 ) BV R,S 逆方向ブロッキング状態 I BV R,AS V GE = IGBT 出力特性 オン状態 順方向ブロッキング状態 V GE BVF V E 順方向ブロッキング :J 逆バイアス J 1 順バイアス 対称型耐圧 :- ベース領域の厚みと少数キャリア ライフタイム起因非対称型耐圧 :- ベースの低濃度領域の厚み起因 逆方向ブロッキング :J 1 逆バイアス J 順バイアス 対称型耐圧 : 順方向ブロッキングの場合と同じ非対称型耐圧 :J 1 で高耐圧をサポート不可 用途 オン状態特性 大きなゲート電圧 (MOSFET 線型領域 ) IGBTの特性 Piダイオード特性 低いゲート電圧 (MOSFET 飽和領域 ) IGBT の特性 飽和電流特性 ( ベース電流飽和 ) ( 短絡回路保護に有効 ) スイッチング損失 ( ターンオフ ) スイッチング損失とオン状態電圧降下 トレードオフの関係 3

31 IGBT 等価回路 E E 3 エミッタゲート + + P + P JFET P P + R S P MOSFET MOSFET 1 - ドリフト領域 P + 領域 コレクタ PP 等価回路 ( 寄生サイリスタ有り ) PP 等価回路 ( 寄生サイリスタ無し ) 1 PPバイポーラ トランジスタ 寄生サイリスタ 3MOSFET 寄生サイリスタの動作を完全に抑えることが重要 ( ディープ P + ラッチアップ抑制 ) 31

32 対称型順方向ブロッキング特性 (1) J I E I L E(y) 空乏領域中性領域 α PP I P + - P + W E m J 1 I l y V オープン ベース ブレークダウン条件 PP M 1 I I T E T PPI I L 1 1 cosh l PP I L SV l W q 1 M 1 V BV PP P L α PP : ベース接地電流利得 γ E ( 1): J 1 の注入効率 α T : ベース輸送ファクター (1) M: キャリア増倍係数 ドリフト層 ( 中性領域 ) の正孔の拡散長に起因 L P : ベース領域の正孔の拡散長 V : コレクタ電圧 n n=6: P + / ダイオードの場合 BV PP ( 注 ) 逆方向ブレークダウン電圧は順方向ブレークダウン電圧と同じ (1) 到達率またはベース輸送効率とも言われている (cm (V) 3 3 )

33 Open Base Breakdown Voltage (V) rift Region Width (μm) 対称型順方向ブロッキング特性 () rift Region Width (μm) が低いとL p が大きくなりα T が増大 が高いと高電界によりキャリア発生増大 35 3 α T 増大に起因 M 増大に起因 rift Region oping oncentration (1 13 cm -3 ) オープン ベース ブレークダウン電圧とドリフト領域幅とドーピング濃度の関係ドリフト領域長さの関係 ( : パラメータ ) オープン ベース ブレークダウン電圧 :1V ( 対称型順方向ブロッキング特性 ) 14 cm 3 14 cm cm 3 13 cm 3 ( マージンをみて 13V でプロット ) 最小ドリフト領域幅 (19μm) の時のドーピング濃度 cm -3 ( 最適値 ) cm 3 ドリフト領域内の少数キャリアライフタイム τ p =1μs と仮定 33

34 非対称型順方向ブロッキング特性 (1) I E E(y) α PP I P + I L P + - E m J 空乏領域 W B 中性領域 J 1 W B L P,B : バッファ層の少数キャリアの拡散長 P,B : バッファ層の少数キャリアの拡散係数 L ne : P + コレクタ領域の少数キャリアの拡散長 ne : P + コレクタ領域の少数キャリアの拡散係数 AE : P + コレクタ領域のドーピング濃度 B : バッファ層のドーピング濃度 W B : バッファ層の幅 V PT : ノンパンチスルー電圧 y I オープン ベース ブレークダウン条件 M 1 V PP T E M E I I T PPI I L 1 1 PP I L cosh W B LP, B P, B L ne P, B AE L 1 1 V PT BV PP ne n ne I AE E バッファ層 ( 中性領域 ) の正孔の拡散長に起因 ( B が上昇 L P,B 低下 α T 低下 ) W B B ( バッファ層内での空乏層広がり無視 ) P + コレクタから バッファ層への正孔の注入効率に起因 ( B が上昇すると γ E は低下 ) n=6: P + / ダイオードの場合 ( 注 ) 逆方向ブレークダウン電圧は順方向ブレークダウン電圧に比べかなり低い 34

35 Open Base Breakdown Voltage (V) 非対称型順方向ブロッキング特性 () α T 1E+16 1E+17 1E+18 γ E Buffer Layer oping oncentration (cm -3 ) α T, γ E ノンパンチスルー電圧 :V P S Em S V q W V PT q q W S V E E m 1 E E 1 m W E q W S m W q S W オープン ベース ブレークダウン電圧の バッファ層ドーピング濃度依存性 W 1 μm 51 T 3 K W B 13 cm 3 1 μm P 1μs B の上昇と共に γ E と α T が低下し ブロッキング電圧上昇 オープン ベース ブレークダウン電圧導出 1 オープン ベース ブレークダウン条件から M を導出 M の式からV PT を導出 3 V PT の式から V を導出 35

36 オン状態の特性 I E エミッタ ゲート + P + P p -ドリフト領域 P + 領域 MOSFET A Pi ダイオード エミッタ I E MOSFET ゲート A Pi ダイオード I I F I SAT I MOSFET 線形領域 VG V TH VG V TH MOSFET 飽和領域 VG V TH コレクタ I コレクタ V F V Pi ダイオード +MOSFET モデル 36

37 IGBT の Pi 領域のキャリア分布と電圧降下 酸化膜 J 1 ゲート y d 蓄積層 - W オン状態のキャリア分布 ( 懸垂線 ) n=p d n -d P + p コレクタ Log n op キャリア分布 HLJ n( y) p( y) ql Pi 部分の電圧降下 V F, Pi F kt q d L a a : 両極性拡散係数 a cosh sinh Jd ln qani Fd y d L L a a d La tanhd La 4.5 tanh d L 1 a L a n p y sinh La cosh d L a V e qv M kt a F, Pi : 最小 at at n p n p d L a - ドリフト領域では 電子密度 n と正孔密度 p は等しく それらは不純物密度 ( 平衡状態の電子密度 ) よりかなり大きい 伝導度変調 τ HL : 高レベル ライフタイム L a : 両極性拡散長 L a a HL 37

38 ollector urrent ensity (A/cm ) ollector urrent ensity (A/cm) 対称型 IGBT のオン特性 (MOSFET 線型モデル ) V G ブロッキング電圧 : 1V, V TH =5V ブロッキング電圧 : 1V, V TH =5V V 1 V 1 8 V 1 V G 15 V 1 V 8 V 6 V 消費電力密度 1W/cm V Knee 6 V.1 MOSFET 1V 耐圧 (.3Ωcm ) W HL ollector Voltage (V) ollector Voltage (V) コレクタ電流密度のコレクタ電圧依存性 ( 線形スケール ) コレクタ電流密度のコレクタ電圧依存性 ( 対数スケール ) μm 1 μs p 15 μm t OX 5 nm L H ni 1.5 μm cm V knee : Pi 電流がコレクタ電圧の指数関数になっていることに起因 V -1 s -1 V F, IGBT 1.8 V at VG 1V, J 1 A/cm (MOSFET 1V 耐圧 V S =3V at I S =1A/cm ) J 8 A/cm, V F, IGBT 1. V at V 1V, 消費電力密度 ( P G ) :1 W/cm (MOSFET 1V 耐圧 I S =18A/cm, V S =5.41V, at P =1W/cm ) 38

39 Hole arrier oncentration (cm -3 ) 対称型 IGBT のオン状態のキャリア分布 (PP 領域 ) y J 1 yp - ベース P + コレクタ 1E+18 1E+17 J 1 J p HL μs HL μs n p y J n p p J p n p AE キャリア密度 (Log) n P 電流密度 J y n 高レベル注入時のキャリアと電流密度分布 (at J 1 ) 1E+16 1E+15 1E+14 1E+13 対称型 IGBT の - ベース領域内の正孔密度分布 (PP 領域 ) W μm HL J HL. μs μs istance (μm) 1 A/cm AE cm 3 τ HL が増大 - ベース領域全体に高密度の正孔 ( 電子 ) が広がる - ベース領域の抵抗が低下する ( 伝導度変調 ) 39

40 On-state Voltage rop (V) 対称型 IGBT のオン状態の電圧降下 ブロッキング電圧 : 1V V O 3 V B V MOSFET 1 VP High Level Lifetime τ HL (μs) 対称型 IGBTのオン状態の電圧降下と高レベル ライフタイムの関係 τ HL > μs: V P+, V MOSFET > V B 13 cm , JFET 51 cm JFET.96 cm ni na J V G V TH cm V s -1 1 cm V s 1 A/cm 15 V 5 V -1 W ell 3 μm W G 16 μm L H 1.5 μm μm W x JP t OX K A 5 μm 5 nm.6 τ HL < 4 μs: V P+, V MOSFET < V B τ HL < μs: V B 急に増大 スイッチング スピード限定 ( τ HL が小さいほどスイッチング スピードは上がるが これ以上小さいと V O が大きくなり損失が大きくなる ) 4

41 Hole arrier oncentration (cm -3 ) 非対称型 IGBT のオン状態のキャリア分布 (PP 領域 )(1) 1E+18 1E+17 1E+16 1E+15 1E+14 1E+13 J 1 J p HL. μs HL μs istance (μm) HL μs μs 非対称型 IGBT の - ベース領域内の正孔密度分布 (PP 領域 ) W J - バッファ層 (- バッファ層のドーピング濃度が低い場合 (< cm -3 )) 1 μm 1 A/cm W B AE 1 μm 11 HL 19 cm 3 - バッファ層のドーピング濃度が低い場合 (< cm -3 ) - ベースと - バッファ層内では高レベル注入 - ベースと - バッファ層内の正孔密度分布 (n=p) p( y) p W sinh sinh WB W W B y L L 正孔密度分布は - バッファ層のない対称型 IGBT と同様の形状になる a a 41

42 Hole arrier ensity (cm -3 ) 非対称型 IGBT のオン状態のキャリア分布 (PP 領域 )() n p J p J n -ベース -バッファ P + y y 高レベル注入 J y 低レベル注入 n,b J 1 yp p p ( W B ) p( y ) n p p( W B n( y P ) ) p,b AE オン状態のキャリアと電流密度分布 (at J 1 ) コレクタ キャリア密度 (Log) n,p 電流密度 - バッファ層のドーピング濃度が高い場合 (> cm -3 ) 1E+17 1E+16 1E+15 1E+14 1E+13 J 1 J 1 B B - バッファ層 cm 3 1 B B istance (μm).5 B W W B J AE 1 μm 1 μm 1 A/cm 11 非対称型 IGBT の - ベース領域内の正孔密度分布 (PP 領域 ) cm 3 13 cm 3 - ベース領域 τ HL = μs - バッファ領域 τ HL B でスケール - バッファ層のドーピング濃度上昇 - ベース内の正孔密度低下 ( コレクタから - バッファ層への正孔の注入効率低下 ) - ベース内のライフタイム低減と同様の効果 ( スイッチング スピードは上昇するが導通損失増大 ) 4

43 On-state Voltage rop (V) 非対称型 IGBT のオン状態の電圧降下 V B V O ブロッキング電圧 : 1V V MOSFET High Level Lifetime τ HL (μs) 低ドーピング - バッファ層の場合 (- ベース領域 & - バッファ層 : 高レベル注入 ) VP 非対称型 IGBT のオン状態の電圧降下と高レベル ライフタイムの関係 τ HL > 1 μs: V P+, V MOSFET > V B τ HL <.4 μs: V P+, V MOSFET < V B 13 cm , JFET 51 cm JFET.96 cm B ni na J V G V TH 11 1 A/cm 15 V 5 V 16 cm cm V s -1 1 cm V s τ HL <.3μs: V B 急に増大 スイッチング スピードは増大するが 導通損失も増大する -1 W ell 3 μm W G 16 μm L H 1.5 μm 1 μm W W B x JP t OX K A 1 μm 5 μm 5 nm.6 同じブロッキング電圧で比較 最大スイッチング スピード : 非対称型 IGBT> 対称型 IGBT オン状態の電圧降下 : 非対称型 IGBT< 対称型 IGBT 43

44 Hole arrier oncentration (cm -3 ) トランスペアレント エミッタ IGBT オン状態のキャリア分布 n p y J 1 - ベース P + p( y ) p p W P yp AE n( y P ) コレクタ キャリア密度 (Log) p,b n,p 5E+16 4E+16 3E+16 E+16 1E+16 J 1 J p istance (μm) (cm 3 AES ) 薄型エミッタ IGBT の - ベース領域内の正孔密度分布 (PP 領域 ) W μm W P J 1 A/cm AE AE, eff KTE1 K TE1 1μm AES 51 ne : AE でスケーリング HL 13 cm 3 μs(- ベース領域 ) AES : P + 拡散の表面濃度 : - ベース領域のドーピング濃度 J J p J n y 電流密度 オン状態のキャリアと電流密度分布 (at J 1 ) (P + 領域内での再結合を無視 コレクタコンタクトでの電子密度ゼロ ) P + コレクタ ( 薄型エミッタ ) ドーピング濃度低減 p 低下 ( - ベース内の正孔密度低下 ) スイッチング スピード上昇 導通損失増大 - ベース内のライフタイム低減と同様の効果 ( 注 ) フィールドストップ型 IGBT もトランスペアレント エミッタ構造 44

45 On-State Voltage rop (V) トランスペアレント エミッタ IGBT オン状態の電圧降下 ブロッキング電圧 : 1V V O 3 V B V MOSFET 1 VP 1E+16 1E+17 1E+18 1E+19 P + Surface oncentration AES (cm -3 ) 薄型エミッタIGBTのオン状態の電圧降下 V P+ : 薄型エミッタIGBT ( 対称型 ) < 対称型 IGBT V B V P, V MOSFET at AES ASE 減少 V O 徐々に増大 cm 3 13 cm , JFET 51 cm JFET.96 cm ni na J V G V TH cm V s -1 1 cm V s 1 A/cm 15 V 5 V -1 W ell 3 μm W G 16 μm L H 1.5 μm μm W W P x JP t OX K A 1μm 5 μm 5 nm.6 P+ コレクタ領域から-ベース領域への正孔電流注入効率 J ( y ) J, 3% p HL E O μs(- ベース領域 ) 45

46 Forward Voltage rop (V) スイッチング特性 ( ターンオン ) I M V I PT I M V V O, T t V O, V O, I PR IGBT 整流器 V t 1 t t 3 t 4 t 5 t 6 ターンオンターンオフ モータ制御回路の中のターンオン オフ時の IGBT と整流器の電圧電流波形 I M t Ramp rate a (Acm Time (ns) 対称型 IGBT ターンオン ( フォワード リカバリ ) 時におけるドリフト領域の順方向電圧降下の時間変化 ターンオン ( フォワード リカバリ ) 時 ( 電流立上り期間が再結合ライフタイムより短い場合 ) IGBT のドリフト領域で伝導度変調の発生なし 電圧波形にオーバーシュート発生 s 1 電流の Ramp rate の上昇ともに電圧降下のピーク値も上昇 ) 46

47 スイッチング特性 ( ターンオフ : インダクタ負荷 ): 対称型 IGBTの場合 v G (t) V GS i (t) I, O MOSFET チャネル電流遮断 第 1 フェーズ 1 第 フェーズ 電流テイル 3 t (1) 第 1 フェーズ : ゲート ターンオフ ~ コレクタ電圧がコレクタ供給電圧に到達 コレクタ電流 一定値で流れ続ける ( インダクタ負荷 ) 1 (MOSFET チャネル電流遮断 正孔電流がコレクタ電流に寄与 ) コレクタ電圧 線形でコレクタ供給電圧 (+ ダイオード順方向電圧 ) まで上昇 (P- ベースと - ベース接合 (J ) における空間電荷がこの上昇電圧をサポート ).1I, O v (t) V S V O t V, OFF t I, OFF インダクタ負荷 IGBT のインダクタ負荷ターンオフ特性 t t () 第 フェーズ : コレクタ電圧がコレクタ供給電圧に到達後 コレクタ電流 IGBT からダイオードに移り 指数関数的に低下 3 ( 時定数は P + コレクタと - ベース接合近傍の - ベース領域内にある蓄積電荷の再結合時間に依存 ) コレクタ電圧 コレクタ供給電圧 (+ ダイオード順方向電圧 ) で一定 47

48 ollector urrent ensity (A/cm ) ollector Voltage (V) スイッチング特性 ( ターンオフ : インダクタ負荷 ): 対称型 IGBT の場合 コレクタ電流ターンオフ時間 (.1 オン状態コレクタ電流に至る時間 ) HL ti, OFF ln(1) 1.15 高レベルライフタイムのみに依存 HL Time (μs) p S cm cm 3 p cm 対称型 IGBT のターンオフにおけるコレクタ電流と電圧 J, O 1 A/cm HL 1 μs W t I, OFF 11.5 μs μm 48

49 ollector urrent ensity (A/cm ) ollector Voltage (V) スイッチング特性 ( ターンオフ : インダクタ負荷 ): 非対称型 IGBT の場合 コレクタ電流ターンオフ時間 (.1 オン状態コレクタ電流に至る時間 ) t I, OFF p, B ln( 1). 3 p, B - バッファ領域の少数キャリアライフタイムのみに依存 Time (μs) 非対称型 IGBT のターンオフにおけるコレクタ電流と電圧 p S cm 3 J, O 1 A/cm p, B μs 13 cm 3 W B μs (-ベース領域) HL p WB μm t I, OFF.3 μs 17 cm 3 W B 16 cm 3 1 μm 49

50 ollector urrent ensity (A/cm ) ollector Voltage (V) スイッチング特性 ( ターンオフ : インダクタ負荷 ): トランスペアレント エミッタ IGBT の場合 コレクタ電流ターンオフ時間 (.1 オン状態コレクタ電流に至る時間 ) ti, OFF KTE AE ln (1) 5. 3KTE P + コレクタ領域の実効ドーピング濃度に依存 AE Time (μs) トランスペアレント エミッタ IGBT のターンオフにおけるコレクタ電流と電圧 cm p 8.61 cm J, O 1 A/cm 16 K TE.1 scm t V, OFF 3 ns AE p S W 3/ 6.51 μm t I, OFF.5 μs cm 3 13 cm 3 5

51 ターンオフ期間のエネルギー損失 i (t) I, O v (t) V S V O p(t) E V, OFF 第 1 フェーズ 第 フェーズ E I, OFF t t t ターンオフ期間のエネルギー損失 第 1フェーズ 1 第 フェーズ対称型 IGBT E V, OFF J, OVStV, OFF E I, OFF 非対称型 IGBT E, O V S トランスペアレント IGBT J OFF J, O V 第 フェーズ S E I, OFF VS J t) HL, Base I, OFF J, OVS OFF J, OVS p, Buffer EI, OFF J, OVS KTE AE J ( t) J J J, O ( dt ( t) ( t) e J, O J, O t e e t t K TE AE 51 OFF OFF 1

52 ターンオフ期間のエネルギー損失比較 構造 t V,OFF (μs) E V,OFF (mj/cm ) t I,OFF (μs) E I,OFF (mj/cm ) E OFF (mj/cm ) 対称型 IGBT 非対称型 IGBT トランスペアレント エミッタ IGBT インダクタ負荷 J, O 1 A/cm V S 8 V 5

53 IGBT 内の寄生ラッチアップ抑制 R S I 1 PP I RS I B I エミッタ I B1 I E1 I E 寄生 P P MOSFET ゲート R s :P- ベース領域内の抵抗 ( エミッタへの正孔電流に影響 ) R S による電圧降下 < V bi.8v P は作動せず R S : 十分に小 寄生サイリスタ動作不可 ( P Tr ゲイン : 小 ) I I B1 B1 I I E1 1, PP I 1 E1 I E1, I P PP E I I RS I RS P P I E PP I E1 1 コレクタ ch-igbt のラッチアップ抑制 PP または ( と )P トランジスタの利得を低減させる PP トランジスタは伝導に寄与するため この利得を下げることは得策ではない P トランジスタの利得を低減させることが効果的である 53

54 ラッチアップ抑制 ( ディープ P + 追加 )(1) エミッタ ゲート エミッタ ゲート ディープ P + 追加 P R B + I p I n P + + RB R B 1 P I p I n P ベース領域の抵抗 R B 低減 L p W ell -ドリフト P + 領域 L P L P p W ell P + 領域 - ドリフト ラッチアップを起こすコレクタ電流密度を ( ラッチアップ電流密度 ) 上げることができる コレクタ コレクタ ディープ P + 無し ch-igbt ディープ P + 有り ch-igbt 54

55 Latch-up urrent ensity (A/cm ) ラッチアップ抑制 ( ディープ P + 追加 )() ラッチアップ電流密度は L P 増大に伴い低下する ディープ P + 有り ch-igbt のラッチアップ電流密度 p W ell 16 μm ポリ Si ウインドウ :8 μm x J L 1μm 8 μm x JP 3 μm + の横拡散含む Length L P (μm) ディープ P + 有り対称型 ch-igbt のラッチアップ電流密度 (L p 依存性 )(T=5 ) 3 x 5 μm cm JP AP SP 49 / (at T 5 ) J J SP 8 / (at T 1 ), L (withp ) 514 A/cm (at LP 1μm, LP 7 μm, T 5 ), L (withp ) 63 A/cm (at LP 1μm, LP 7 μm, T 1 ) cm 3 AP Vbi.8 V PP, O. 4 SP 117 / (at T 5 ) SP 3468 / (at T 1 ) J, L (op ) 741 A/cm (at T 5 ) J, L (op ) 38 A/cm (at T 1 ) ラッチアップ電流が温度上昇で低下する理由 (1)P- ベース領域の正孔の移動度低下 () ビルトイン電位 V bi 低下 (3) ライフタイムの増大による電流利得の増大 55

56 ラッチアップ抑制 ( ゲート酸化膜厚薄化 )(1) MOSFET しきい値電圧 V TH V FB V FB F F MS kt ln q ni q Q S OX A O OX A F MS OX F, gate t ( ゲート酸化膜厚薄化 : ex. 1/ 倍 ) +(P- ベース ドーピング濃度増加 : ex. 4 倍 ) しきい値電圧変化無し ラッチアップ電流増大 チャネル抵抗の低減にも寄与 OX OX F Q O : 界面固定電荷 ( 単位面積当たり ) OX : ゲート酸化膜容量 ( 単位面積当たり ) MS : 仕事関数差による電位差 ( ゲートと基板間 ) F,gate : ゲートのフェルミ電位 ( + ポリSiゲート : -.56 V) F : フェルミ電位 ( 基板 ) k: ボルツマン定数 ( J/K) T: 絶対温度 q: 素電荷量 ( ) ε S : 半導体誘電率 ( F/cm) ε OX : 酸化膜誘電率 ( F/cm) t OX : ゲート酸化膜厚 n i : 真性キャリア密度 ( cm -3 室温 ) A : 基板不純物濃度 56

57 Latch-up urrent ensity (A/cm ) ollector urrent ensity (A/cm ) ラッチアップ抑制 ( ゲート酸化膜厚薄化 )() 1E+4 1E+3 V TH 5 V : 一定 V TH 5 V : 一定 t OX (nm) E Gate Oxide Thickness (nm) ollector Voltage (V) 対称型 IGBT のゲート酸化膜厚の違いによるラッチアップ電流密度 L 8 μm + の横拡散含む W μm μs PP, O. 4 HL 対称型 IGBT ゲート酸化膜厚の違いによるオン状態の特性 L 8 μm + の横拡散含む W μm μs 1.5 μm HL L H しきい値電圧を一定にしてゲート酸化膜厚を薄くするとラッチアップ電流密度は上昇する 57

58 トレンチ ゲート IGBT 構造 W ell エミッタ トレンチ ゲート IGBT オン状態電圧降下低減 ( 同じブロッキング電圧のプレーナ型 IGBT と比較 ) x JP J B P + + チャネル P A ゲート P + WG W M P + t T (1)MOSFET のチャネル密度増加 ( チャネル縦方向 ) ()JFET 抵抗無し (3) エミッタ近くの - ベース領域内のフリーキャリア密度増加 J 1 -ベース領域 -バッファ層 P + 領域コレクタ トレンチ ゲート非対称型 ch-igbt トレンチ ゲートIGBTのブロッキング電圧 基本的にプレーナ型 IGBTと同じ 違いはフォワード ブロッキング モードでトレンチ コーナー部 ( 左図 A 点 ) の電界がメサ中央部 ( 左図 B 点 ) より高くなる (A 点での電界がブレークダウン電圧を低下させる ) 対策 :A 点のコーナー部を丸めるエッチングをする 58

59 トレンチ ゲート IGBT オン状態のキャリア分布 ゲート下以外の - ベース領域のキャリア分布 プレーナ構造非対称 IGBT のキャリア分布と同じ J 1 でキャリア密度最大 J でキャリア密度ゼロ ゲート下の - ベース領域のキャリア分布 Piダイードの場合のキャリア分布と同じ ( ゲート下は蓄積領域形成) キャリア分布は懸垂線の形 J 1 でキャリア密度最大 J でキャリア密度増加伝導度変調強化 (Injection Enhanced Effect) 伝導度変調を一層強化した構造 (1) IEGT(Injection Enhanced Gate Transistor) 東芝 トレンチ ゲート幅を広くした構造 ( ドリフト領域へのキャリア注入強化 ) () STBT(arrier Stored Trench Gate Bipolar Transistor) 三菱 P- ベースに接する ドリフト層 ( 電荷蓄積層 ) の濃度増加 ( ドリフト領域のキャリア蓄積強化 ) 59

60 IEGT と STBT 構造 - ベース領域 エミッタ エミッタ P 電荷蓄積層 P + + P 電子注入 正孔注入 ゲート - バッファ層 P + 領域 コレクタ + P - ベース領域 P + P + + P ゲート - ベース領域 - バッファ層 P + 領域 コレクタ P 電荷蓄積層 ( 型 ) + P + 正孔 E E F E i E V 正孔は E V の山を越えなければならず - ベース領域で電荷蓄積が起こる IEGT の構造 STBT の構造 STBT の電荷蓄積メカニズム E : 伝導帯端のエネルギー レベル E V : 価電子帯端のエネルギー レベル E F : フェルミ エネルギー レベル E i : 真性フェルミ エネルギー レベル 6

61 トレンチ ゲートIGBTオン状態の電圧降下 ブロッキング電圧: 1V On-state Voltage rop (V) cm 3 Well 3.5 μm 3 B cm 3 WG 1 μm ni 45 cm V s na 1 cm V -1s -1 WB 1 μm J 1 A/cm VG 15 V VTH 5 V tt 4 μm x JP 3 μm VO VB 1 VMOSFET VP High Level Lifetime τhl μs トレンチ ゲート非対称IGBTオン状態の電圧降下 τhl >.5μs: VP+ > VB τhl <.3μs: VB 急に増大 -1-1 W 1 μm LH 1.5 μm tox 5 nm τhl <.5 μs: VP+ < VB VMOSFET <VB 上図τHLの範囲 トレンチ ゲートIGBTのVOは約.4Vプレーナ ゲートIGBTより低い 同じ非対称構造で比較 トレンチ ゲートIGBT JFETがない 61

62 Turn-off Energy Loss Loss per per ycle (mj/cm) ) トレンチ ゲート IGBT のスイッチング特性 プレーナ ゲート ブロッキング電圧 : 1V ターンオフ過程のメカニズム プレーナ ゲート IGBT= トレンチ ゲート IGBT オン状態電圧降下 プレーナ ゲート IGBT> トレンチ ゲート IGBT 4 良い トレンチ ゲート On-state Voltage rop (v) 非対称型プレーナ ゲートとトレンチ ゲート IGBT の 1 周期当たりのターンオフ エネルギー損失とオン状態の電圧降下のトレードオフ 1 周期当たりのターンオフ エネルギー損失とオン状態の電圧降下のトレードオフ プレーナ ゲート IGBT( 悪い )< トレンチ ゲート IGBT( 良い ) 同じオン状態電圧降下で上記エネルギー損失 プレーナ ゲート IGBT> トレンチ ゲート IGBT 6

63 トレンチ ゲートIGBTのラッチアップ耐性 ラッチアップ耐性 トレンチ ゲートIGBT プレーナ ゲートIGBT +長短縮 バイポーラ電流パスの改善 Well エミッタ トレンチ ゲートIGBTでラッチアップ発生の条件 LP I p RB Vbi x J + x JP P+ RB RB ゲート P LP xjp xj Z ρsp: ピンチシート抵抗 +エミッタ下P領域 SP LP ρp: Pベース領域の抵抗率 +エミッタ下P領域 Z ラッチアップ電流密度 P Ip In -ベース領域 J, L ( trench gate) Vbi PP,O SP LPWell AP cm 3 P-ベース平均密度 SP 117 / at T 5 x JP 3 μm x J 1 μm LP μm Vbi 8 V PP,O.4 Well 7 μm J, L A/cm 63

64 ollector current ensity (A/cm) ) ollector current ensity (A/cm) ollector urrent ensity (A/cm ) オン状態特性の温度依存性 ブロッキング電圧 : 1V T (K) 3 4 1E+3 1E+ IGBT ブロッキング電圧 : 1V T (K) E Knee 1E+ MOSFET ollector Voltage (V) ollector Voltage (V) 1E ollector Voltage (V) 対称型 IGBT のオン状態の温度特性 対称型 IGBT と MOSFET のオン状態の温度特性比較 (1) オン状態電圧降下は温度上昇と共に急に増加しない () オン状態電圧降下は正の温度係数 ( 通常の動作電流 ~1A/cm ) 大電流のためにチップの並列接続可能 (3) 温度上昇とともに Knee 電圧低下 Knee 電圧より大きい領域の微分抵抗増大 ( 移動度低下 ) (4) 温度上昇によるオン状態電圧降下の増大 :IGBT MOSFET 64

65 Latch-up urrent ensity (A/cm ) ラッチアップ特性の温度依存性 ラッチアップ電流密度 3 ブロッキング電圧 : 1V J, L PP, O Vbi L SP P V ( T ) ( T ) W ( T ) ell bi PP, O pb 5 15 V bi : + エミッタと P- ベース間のビルトイン電圧 ( 温度上昇と共に低下 ) μ pb : P- ベース領域の正孔の移動度 ( 温度上昇と共に低下 ) α PP,O : PP トランジスタ電流利得 ( 温度上昇と共に僅かに上昇 : ライフタイムの上昇 ) Temperature (K) ラッチアップ電流密度の温度依存性 T=3K 5K: J,L は約 1/3 に低下する ラッチアップ電流密度は温度上昇と共に低下する 65

66 参考文献 文献 (1) B. Jayant Baliga, Fundamentals of Power Semiconductor evices, Springer, ew York, 8. () 山本秀和 パワーデバイス コロナ社 1. (3) 山本秀和 ワイドギャップ半導体パワーデバイス コロナ社 15. (4) 大橋弘通 葛原正明 ( 編著 ) パワーデバイス 丸善出版 11. 日経テクノロジーオンライン (PEA パワーデバイスを安心 安全に使う勘所 ) (1) 松田順一 パワー MOSFET の特性オン抵抗 って何のこと? () 松田順一 MOSFET のフラットバンド電圧 って何のこと? (3) 松田順一 MOSFET のしきい値電圧 って何のこと? (4) 松田順一 パワー MOSFET のゲートプラトー電圧 って何のこと? (5) 松田順一 パワー MOSFET の dv/dt 耐性 って何のこと? (6) 松田順一 IGBT のブレークダウン電圧 は何で決まる? (7) 松田順一 IGBT 内のラッチアップ は何で起こる? 66

67 付録 1. 電子 正孔対の発生とアバランシェ破壊条件. 理想 ( 従来型 ) 及び電荷結合型ドリフト領域の特性抵抗と耐圧 3. V-MOSFET の特性オン抵抗 67

68 付録 1 電子 正孔対の発生とアバランシェ破壊条件 + n n dx x W 電子 :dx の距離走行中に α n dx 個の電子正孔対発生 正孔 : dx の距離走行中に α p dx 個の電子正孔対発生 α n : 電子のインパクト イオン化係数 α p : 正孔のインパクト イオン化係数 Fulop s approximation p- ドリフト領域 p dx 空乏層 35 7 F ( Si) 1.81 E E(V/cm) p A x p - W pn 接合からの距離 x で発生した単一の電子 正孔対から生み出される空乏層内の電子 正孔対の全数 M(x): 増倍係数 x M ( x) 1 M ( x) dx nm ( x) dx W x p n dx M ( x) M () exp x p M(): 空乏層端 (pn 接合 ) における電子 正孔対の全数 M () 1 p x exp n p dx dx x exp n p dx x p exp n p dx dx W dxdx 1 x exp p n p 1 W dx M ( x) 1 アバランシェ破壊条件 : M(x) W 68 1 α n =α p =α

69 付録 理想 ( 従来型 ) ドリフト領域と電界分布 アノード 理想ダイオード ( 順方向電圧降下ゼロ ) 電界 E E R ドリフト層 E q s W x + 基板 W x E : 臨界電界 カソード ブレークダウン時空乏層広がり = ドリフト長 69

70 付録 理想ドリフト領域の特性抵抗と耐圧の関係 ドリフト領域最適電荷密度 ( 臨界電界 ( 縦方向 ) 時の電束密度 ) Q opt q W E s 5 E 31 V / cm (at 単位面積当たりのドリフト領域抵抗 ( 理想特性抵抗 ) R, sp W W q s R, sp( ideal) W Q opt cm -3 F/cm (Siの誘電率) (Si Limit) ) W (net dose) 1 ρ : ドリフト層の抵抗率 μ : 型ドリフト層の移動度 1 cm 臨界電界 ( 縦方向 ) と耐圧 BV 1 E W W BV E 理想特性抵抗と耐圧との関係 R, sp( ideal) 4BV E s 3 E s 3 : Baliga' s Figure of Merit for Power evices 7

71 付録 3 V-MOSFET の各オン抵抗成分 (1) W W ell WG W PW 各ソースのコンタクト抵抗 R S S Z W W S ( ) ρ S : ソースの特性コンタクト抵抗 (Ω cm ) Z: 断面に垂直方向のデバイス幅 (cm) W S L H ソース L A ゲート x J ソース コンタクトの特性抵抗 ( 単位面積に換算 ) R S, SP Z S ell W (Ω cm ) ellz S W W W W S W S x JP t L 電流通路 W a X y + P-ベース dy 45 - ドリフト 各 + ソースの抵抗 L R () S SQ Z WPW WS L x J SQ L x J : ソース領域シート抵抗 ( / ) : ソース領域の長さ (cm) : ソース領域接合深さ (cm) t SUB ドレイン + 基板 + ソースの特性抵抗 ( 単位面積に換算 ) L L W SQ R W S, SP SQ ellz Z ell (Ω cm ) 71

72 付録 3 V-MOSFET の各オン抵抗成分 () 各チャネル抵抗 R H Z ni OX LH V G V TH () L H OX チャネルの特性オン抵抗 ( 単位面積に換算 ) R H : チャネル長 (cm) ni : 反転層移動度 (cm L H 1 1 V s : 単位面積当たりのゲート容量 LH LHWell, SP W Z ( cm Z ni OX ell V V V V G TH ni OX G TH ) x JP ) x J (F/cm ) V G V TH : ゲート電圧 (V) : しきい値電圧 (V) 各蓄積層の抵抗 R R A A Z na OX LA V G V TH () 蓄積層の特性オン抵抗 ( 単位面積に換算 ) xjp W G xjp WellZ K A V V 4 V WG Well, SP K A ( cm 4Z V na OX G TH L A : 蓄積領域長 (cm) na : 蓄積領域移動度 na OX G TH (cm 1 1 V s ) L ) A K A x JP W G x JP : 電流広がり係数 ( 蓄積 JFET) : Pベース接合深さ (cm) 7

73 付録 3 V-MOSFET の各オン抵抗成分 (3) JFET 領域の抵抗 JFET x RJFET Za JP Z W G JFET xjp xjp W ( ) JFET 領域の特性オン抵抗 ( 単位面積に換算 ) JFET xjp JFET xjpwell RJFET, SP WellZ ( cm Z W x W W x W G JP G JP ) ρ JFET : JFET 領域の抵抗率 JFET a W G 1 qμ J ( cm) a: JFET 領域の電流通路幅 n xjp W (cm) W o : JFET 領域のゼロバイアス空乏層幅 W V bi kt q S q J A Vbi A ln A J ni J V bi : JFET 領域のビルトイン電位 (cm) (V) q: 素電荷量 ( ) k: ボルツマン定数 ( J/K) T: 絶対温度 (K) ε S : Si 誘電率 ( F/cm) A : P ベース不純物濃度 (cm -3 ) J : JFET 領域不純物濃度 (cm -3 ) 73

74 付録 3 V-MOSFET の各オン抵抗成分 (4) 電流通路のドリフト領域が 45 で広がり セルいっぱいに広がる前に + 基板と接続する場合のドリフト領域の抵抗 ドリフト領域の抵抗 a t R ln Z a R Z ( ) ドリフト領域の特性オン抵抗 ( 単位面積に換算 ) a t a W a t a ell W Z ln ln ( cm ), SP ell X a y dr dy ZX dy Za y R t dy Z a y 74

75 付録 3 V-MOSFET の各オン抵抗成分 (5) W W ell WG W PW 電流通路のドリフト領域がセルいっぱいに広がり, 広がった時点で + 基板と接続する場合のドリフト領域の抵抗 ドリフト領域の抵抗 x JP t t SUB W S 電流通路 L L H L A W ソース a X ドレイン ゲート y + P-ベース - ドリフト dy + 基板 x J R R t Z W a ell t W ln a ell ( ) ドリフト領域の特性オン抵抗 ( 単位面積に換算 ) W W, SP Z ell ell tw ln ell ell ln ell ( cm W Z W a a W a a ) ell X dr R Well a a y t dy tdy ZX Z at W a t Z tdy at W a ell y ell y 75

76 付録 3 V-MOSFET の各オン抵抗成分 (6) W W ell WG W PW 電流通路のドリフト領域が + 基板と接続する前に 45 でセルいっぱいに広がった場合のドリフト領域の抵抗 ドリフト領域の抵抗 x JP t W S L L H ソース L A W a X ゲート y dy + P- ベース x J - ドリフト R R Well 1 ln ( ) Z a ドリフト領域の特性オン抵抗 ( 単位面積に換算 ), SP R R W Z 1 W ell W ln a ell ell R t a Well t ( ) ZW (45 で広がった領域 ) ( 広がった後 + 基板接続までの領域 ) a W ell ell ( cm ) t SUB L 電流通路 ドレイン 45 + 基板 X a y L t a W ell dr 1 dy ZX dy Z a y R W ell a dy Za y 76

77 付録 3 V-MOSFET の各オン抵抗成分 (7) 基板領域の抵抗 R SUB SUB t W SUB ell Z () 基板領域の特性抵抗 ( 単位面積に換算 ) R t W Z t ( cm ) SUB SUB, SP SUB ell SUB SUB WellZ ドレインのコンタクト抵抗 R W ell Z () ドレイン コンタクトの特性抵抗 ( 単位面積に換算 ) R W Z ( cm ), SP ell WellZ ρ SUB : 基板抵抗率 (Ω cm) t SUB : 基板厚み (cm) ρ : ドレインの特性コンタクト抵抗 (Ω cm ) 77