(Microsoft PowerPoint - \203E\203B\203\223\203N\210\244\222m.ppt)

Size: px

Start display at page:

Download "(Microsoft PowerPoint - \203E\203B\203\223\203N\210\244\222m.ppt)"

1 IGBT 発展の経緯と限界特性中川明夫中川コンサルティング事務所 1

2 パワーデバイス応用分野の変遷 HVDC Transmission HVDC Transmission IGBT 2

3 パワーデバイス発展の経緯 ( 東芝の例 ) Power rating (VA) 100M 10M 1M 100K 1 st wave 10K A2500V 80A400V 150A1000V 1970 SCR 2 nd wave 200A600V 3000A4000V BTr BTr 1500A2500V 600A2500V 40A400V 400A300V 100A600V 1980 Year 200A900V LTT 3000A4000V 2500A6000V 3500A8000V GTO 300A450V 3000A4500V 400A1000V 25A1000V 2500A6000V 1000A2500V 600A1200V 300A1000V 200A500V 1990 IGBT 6000A6000V 1200A3300V 360A1700V 3 rd wave 750A4500V 1500A3300V 1200A1700V 2000 Press Pack IGBT 1500A4500V 3

4 GTO から IGBT に変わった新幹線のインバータインバータ駆動による高効率化 9 years Model 300 (1990) Model 700 (1999,2002) GTO inverter IGBT inverter SG3000GXH24 ST1000EX21 MG1200FXF1US53 4

5 ＩＧＢＴの応用 Home Appliances Air conditioner Industrial Liquid Crystal TV Shin-Kan-Sen Plasma TV Vacuum cleaner Robot Refrigerator Microwave oven Elevator Hand dryer Rice cooker Dish washer HEV UPS IH cooker Washing machine 5

6 1980 初頭パワー MOSFET がバイポーラ Tr を置き換えると予測されたが 200V 以下のバイポーラ Tr を置き換えるに留まった IGBT 発展の経緯 6

7 最初の IGBT モード動作の発表 ISSCC

8 縦型 IGBT の最初の論文 1982 年スイッチング時間 :18µsec 新規性はあるがスイッチングスピードが遅い簡単にラッチアップしてしまう米国の多くのメーカが開発に参入するがラッチアップの問題を解決できない!! 8

9 1983 年 GE の IGBT 製品サンプル IGBT は壊れやすくラッチアップを防ぐことは不可能に近いと考えられた!!! 9

10 高い目標を掲げる!!! その 1: 1983 年ラッチアップしない IGBT の開発 10

11 1984 年 Non-Latch-Up IGBT の開発に成功実現したNon-Latch-up IGBTは思った以上に良い素性素性を持っていた!!! ノンラッチアップIGBT 最初の論文 IEDM Late News 1984 年 12 月 11

12 IGBT で負荷短絡耐量を初めて実現!!! IGBT は非常に強い素子と評価が 180 度転換バイポーラ Tr の理論限界を超える! 800V 電流 75A 電圧 800V 12

13 ラッチアップしない IGBT の設計原理飽和電流 V G =20V) < ラッチアップする電流値 Conv, IGBT Latch up current level Current V G =20V Non-Latch-Up IGBT Voltage 13

14 Non-Latch-Up IGBT 構造 Hole Bypass: チャネルを切って低抵抗の正孔バイパスを形成チャネルを切る!!! 14

15 First Non-Latch-Up IGBT in 年 9 月 IEEE William E. Newell Power Electronics Award For development of non-latch-up IGBTs 15

16 高い目標その 2: 無謀とも言うべき課題 BTr は IGBT 化できた! 次は GTO の MOS ゲート化 POST-GTO PJ 年 16

17 IGBT はオン電圧が高いという先入観から MOSGTO を試作検討するが全くうまく行かない!!! --- 行き詰る --- デバイスシミュレータによる試行錯誤の検討!!! 17

18 1990 年 Injection Enhanced IGBT(IE 効果 ) の発見デバイスシミュレータでの予測 ( 特許出願 1991 発表 1993) 正孔電流 Jp = qdp p x キャリアの勾配で正孔を蓄積サイリスタ的キャリア分布サイリスタモードの動作を実現 Kitagawa, 1993 IEEE IEDM Tech. Digest, pp

19 理想の IEGT 現実的構造 19

20 2000 年 4.5kV IGBT の実現へ 1995 年圧接型パッケイジ 2.5kV 圧接型 IGBT 2000 年 4.5kV IGBT(IEGT) 20

21 V IGBT の進化 1 st, 2 nd, 3 rd Gen. 4 th Gen. 5 th Gen. 微細加工 Trench Gate NPT Tech. 薄ウェハ 21

高い目標その 3: IGBT で 1.0V のオン電圧 @1998 年 NPT-IGBT 全盛の時 : NPT が PT より良いはずがない!!! NPT が良いのはライフタイム制御をやめて低濃度エミッタであるはず!

22 高い目標その 3: IGBT で 1.0V 年 NPT-IGBT 全盛の時 : NPT が PT より良いはずがない!!! NPT が良いのはライフタイム制御をやめて低濃度エミッタであるはず!!! PT+ 低注入 + 微細加工で高性能 IGBT は可能であろうと予測!!! 低濃度 P エミッタ PT-IGBT 高濃度 P エミッタ低ライフタイム NPT-IGBT 低濃度 P エミッタ高ライフタイム 22

23 年 Cathode 60 µm p+ n+ p-base N-drift Gate 1.35e14 cm V (@150 A / cm 2 ) 60µm thick IGBT 電流 (A/cm) 2 電圧 (V) PT trench gate IGBT 3rd generation planar IGBT 1.5 V (@150 A / cm 2 ) 1.6 V (@100 A / cm 2 ) p-emitter N-buffer Anode 60 µm thick wafer N-buffer layer 低濃度 p-emitter High carrier lifetime 23

24 ISPSD2001 実測した V-I 特性 Drain Current Density (A/cm 2 ) RT 1.23V DrainVoltage (V) 24

25 トレードオフ特性 ISPSD2001 ターンオフ損失電圧降下 25

26 IGBT のウェハ厚み出所 : Lutz, Semiconductor Power Devices Springer 26

27 IGBT のシリコン限界 IGBT の理想! 正孔は伝導度変調を起こす電流は 100% 電子電流で流す 27

28 15V X Emitter Very Narrow Mesa IGBT Induced inversion layer acts as N barrier for holes high injection efficiency > 0.9 d n - n buff p Mesa width Gate Oxide Electron Density Gate Oxide Collector Y 0nm nm 28

29 Theoretical limit of IGBT IGBTs can still be greatly improved in future R on A (mωcm 2 ) Si IGBT Si SJ -MOS SiC MOS GaN HEMT Si Limit SiC Limit SJ- Breakdown Voltage (V) SJ MOS GaN Limit Si IGBT Si IGBT IGBT Limit 29

30 IGBT Chip footprint as a function of year 富士電機 30

31 1200V IGBT operating current density V applied Operating current density 100 Dynamic Avalanche Operating current density HEV both side cooling 6 th generation 1200V applied Year 31

32 ISPSD 12 32

33 30cm CMOS Fab for Power Devices contributes to better performance and low cost. 33

34 MOSFET-mode IGBT J p J p Anode efficiency γ = = Total J J + J n P γ PE α T γ をこの点で定義 MOSFET : γ = 0 p+ p n- n- buffer p+ MOSFET-mode 動作の定義 : Jp µ p Anode efficiency γ Total J µ + µ n p γ MOS 全電流の大半が電子で流れる! P エミッタが正孔の注入よりむしろ電子の吸収層として働く 34

35 MOSFET-mode IGBT 電子電流はチャネルでオフできる高速でテールが小さい Current (A) Voltage (V) E+00 2.E-07 4.E-07 6.E-07 8.E-07 1.E-06 Time (sec) 10 Gate Voltage 0 Anode Current Anode Voltage Small tail 0.E+00 2.E-07 4.E-07 6.E-07 8.E-07 1.E-06 Time (sec) Voltage (V) 35

36 36 ) ( ) )( ( ) 1 ( J J J N q J v v v v N q J v v N n p N C C D MOS e h e h D e h D D = + + = + = + + = γ γ γ γ ρ e h e h MOS D C e h h e p p MOS v v v v qn J v v v + = + = + = ( γ ) γ µ µ µ γ J < J C : ρ > 0 正電荷 J = J C : ρ = 0 ゼロ! J > J C : ρ < 0 負電荷! N ベースの空間電荷負荷短絡時 Electric field Carrier density Effective junction n-buffer Electric field p-base J=Jc J >Jc

37 MOSFET-mode IGBT は負荷短絡時に電流集中が起きる!! ISPSD

38 MOSFET のシリコン限界と新しい NFOM Theoretical Limit of Switching Speed : t f = Stored Charge (Q Drain Current (I str D ) ) 38

39 Conventional Switching Theoretical limit: t f Q I gd str V = Mirror period = G D Q I G V D plateau P R loss on I = 2 D R + on I D Q str + V V A f Q gd AID IG Major loss 2 f Q R on Q str New FOM str 1 3 V I A 2 D f V A f I D 39

40 Ideal MOSFET Switching Theoretical limit: t f Q str gd = Mirror period = =0 I I D G Q V G V D I D t f P loss = R on I 2 D Q str V A f 低抵抗ゲートドライブでミラー期間をなくす 40

41 Ideal MOSFET Switching New FOM = R on Q str Theoretical limit: t f = Q I str D Mirror period = Q I gd G =0 V G V D t f I D P loss = R on I 2 D Q str V A f = R on I 2 D Q str V A f 2 R on Q str New FOM 1 3 I 2 D V A f 41

42 Predicted Silicon Limit Efficiency 95 Si Limit (R on =5mΩmm 2 ) 低抵抗ゲートドライブ =0.4Ω R driver =0.4 Rg+Rdriver=0.4 Ω Efficiency (%) Conventional R driver =3.7Ω Rg+Rdriver=3.66 Ω Vin:12V, Vg:5V,Vout:1.3V,fsw:1MHz Iout(A) 42

43 Predicted Silicon Limit Efficiency Si Limit (R on =5mΩmm 2 ) 低抵抗ゲートドライブ =0.4Ω R driver = Rg+Rdriver=0.4 Ω MOSFET R on Improvement Efficiency (%) Conventional R driver =3.7Ω Rg+Rdriver=3.66 Ω GaN 1.1 Competitor B 80 Vin:12V, Vg:5V,Vout:1.3V,fsw:1MHz Iout(A) 43

44 素子比較のための New FOM NFOM = R on Q str = R on J Q str /J = V F T s 理想的な場合 : Q str =εe C Ron=4V BD2 /εµ εµe 3 C NFOM=4V BD2 /µe C 2 NFOM は個々の素子で定義! 44

45 NFOM: R on Q str for high speed switching EPC: Efficient Power Conversion Breakdown Voltage [V] 45 IGBT IGBT SJMOS SiC Limit GaN Limit SiC MOS GaN GaN FET FET 30V MOSFET EPC GaN Si Limit Ron Q str [mωnc] e2 1e3 1e4 1e5 1e kV 10kV

46 IGBT の特許 1978 J.D. Plummer discovered IGBT mode operation in thyristor and was grated a patent. GE( バリガ ) のIGBT はラッチアップする Plummer 特許の範囲 1980 Hans Becke invented basic idea of IGBT. He claimed no thyristor action occurs under any device operating conditions Becke 特許は non-latch-up IGBTs の出現で IGBT の基本特許に昇格!!! 1984 Nakagawa invented the design concept of Non-Latch-Up IGBT. Saturation current < Latch-up current 46

47 今日のファイルはホームページで公開します終 47

untitled

untitled 謝辞本報告で出等の表示のない部分の資料は筆者が東芝在籍中に外部発表で使用した資料に基づいて再構成し作成したものです関係する方々に感謝の意を表します中川コンサルティング事務所 Application fields of Power Devices 1997 2005 Evolution of high power devices in Toshiba Three waves in device