Mixed Signal SOC Circuit Design

Size: px

Start display at page:

Download "Mixed Signal SOC Circuit Design"

としはるさわい
5 years ago
Views:

1 デジタル情報家電用 SoC 技術の動向とテクノロジーへのインパクト松澤昭東京工業大学大学院理工学研究科電子物理工学専攻 1

2 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 2

3 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 3

4 デジタル情報家電の時代デジカメカメラ付携帯電話 DVD レコーダーデジタル TV フラットディスプレーなどのデジタル情報家電機器が大成長これらの機器には 1~2 個のシステム LSI (SoC) が使用されている STRJ WS: March 4, 2004, WG6 4

5 デジタル情報家電機器の急伸デジタル情報家電機器が急伸し従来のアナログ機器を完全に置き換えた STRJ WS: March 4, 2004, WG6 5

6 デジタル情報家電と半導体携帯電話を入れるとデジタル情報家電の生産金額は PC の国内生産を上回ったこのため SoC, Flash メモリ, CCD などの半導体売り上げは米国を抜いた日経エレクトロニクス号 pp STRJ WS: March 4, 2004, WG6 6

デジタル情報家電用機器のコスト構成機器のデジタル化によりコスト構成は PC と殆ど同じになった半導体投入比率は倍増している機器 = 半導体の時代になった Cost occupation (%) 100 80 60 40 20 0 Analog base 30% 5% 40% 25% 15% 5% 40% 40% Digital

7 デジタル情報家電用機器のコスト構成機器のデジタル化によりコスト構成は PC と殆ど同じになった半導体投入比率は倍増している機器 = 半導体の時代になった Cost occupation (%) Analog base 30% 5% 40% 25% 15% 5% 40% 40% Digital base 10% 10% 30% 50% Labor cost Softoware & patent Components PC と殆ど変わらなくなった Semiconductor PC 5% 10% 30% 55% WideTV Internet TV Digital TV PC STRJ WS: March 4, 2004, WG6 7

8 新たな半導体ビジネスの構図従来の半導体技術オリエンティドなメーカーだけではなくアプリケーションオリエンティドな SoC を主体とするメーカーが出現する Conventional semiconductor makers (semiconductor technology base ) CPU Maker DRAM Maker ASIC Maker Analog Maker PC CPU CPU DRAM DRAM Logic Logic (ASIC) (ASIC) Network Network Analog Analog Not appeared yet System, Application DVD CPU CPU DRAM DRAM Logic Logic (ASIC) (ASIC) Network Network Analog Analog Future semiconductor makers (Application base) DTV CPU CPU DRAM DRAM Logic Logic (ASIC) (ASIC) Network Network Analog Analog STRJ WS: March 4, 2004, WG6 8

9 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 9

10 デジタル情報家電用 SoC の分類デジタル情報家電用 SoC は 3 分野に分類できる超高速メディアプロセッサー系ローパワー処理系アナデジ混載系超高速メディアプロセッサー系デジタル TV 超高速動作ローパワー処理系アナデジ混載系携帯機器低リーク / 低電力 DVD, デジカメアナログ混載 STRJ WS: March 4, 2004, WG6 10

11 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 11

超高速メディアプロセッサー型 SoC メディアプロセッサー + マイクロプロセッサーによるSoCを用いてデジタルHDTV などの超高速画像処理ができる Front End HDD Flash SDRAM M. Nakajima, et al., A 400MHz 32b Embedded Microprocessor Core AM34-1 with 4.

12 超高速メディアプロセッサー型 SoC メディアプロセッサー + マイクロプロセッサーによるSoCを用いてデジタルHDTV などの超高速画像処理ができる Front End HDD Flash SDRAM M. Nakajima, et al., A 400MHz 32b Embedded Microprocessor Core AM34-1 with 4.0GB/S Cross-Bar Switch for SoC, ISSCC, Dig. of Tech. Papers, pp , Tuner Tuner D-VHS DVC IEEE1394 RDRAM HDD AFE IC Card 0.13um CMOS, 6Cu 35M Trs. CLK: 400MHz STRJ WS: March 4, 2004, WG6 12

13 メディアプロセッサーの処理能力メディアプロセッサーは汎用プロセッサーの 1 桁以上上の処理能力が求められる 10, Audio Video Virtual Reality Pentium III 0. 1 Voice Recognition MPEG-1 Encoder MPEG-2 Decoder MPEG-2 Encoder HDTV Decoder Performance (GOPS) Performance (GOPS) 0.01 FAX/Modem Sound TV-Conference MPEG-1 Decoder HDTV Encoder HDTV Encoder 3D Graphics 3D Graphics Real time 3D Graphics STRJ WS: March 4, 2004, WG6 13

14 応用システムに特化したアーキテクチャ The architecture optimization based on a system analysis is a key. Dedicated parallel bus Short period interruption Cash optimization FLASH SDRAM Ext. bus Cont. SDRAM Cont. SRAM 8KB Instruction buss Data bus DMA cont. I/O bus SoC for digital TV Crossbar switch I-Cache 4way,8KB D-Cache 4way,4KB MCU (AM33) 121MHz Front End Transport Decoder Stream bus STB peripheral I/O AV Decoder (Media PU) Video Audio A. Matsuzawa, System On a Chip and low Power Technologies for Digital Consumer Electronics, Cool Chips, Proceedings, pp , 2000 SDRAM STRJ WS: March 4, 2004, WG6 14

15 専用バス構造通常の PC 処理に比べて AV 処理ではバスの占有率が高く処理速度が上がらないそこでクロスバースイッチから構成される専用バス構成にしているこれにより処理速度は 70% 程度向上した Occupation of external bus (%)Occupation of external bus (%) EPG process( non AV replay) Data Instruction at AV replay Time (msec) MCU Inst. access MCU Data access MCU I/O access DMA controller DMA transport dec. Bus-master A. Matsuzawa, System On a Chip and low Power Technologies for Digital Consumer Electronics, Cool Chips, Proceedings, pp , 2000 Main Memory (SDRAM) External Device MCP Crossbar switch Transport Decoder Periphera ls STRJ WS: March 4, 2004, WG6 15

16 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 16

17 ローパワー処理用 SoC 携帯型デジタル情報家電機器には超低電力低リークの SoC が求められる MPEG4 Codec 0.18um e-dram 31M Tr 90 15fps decode) 30 fps decode) T. Hashimoto, et al., A 90mW MPEG4 Video Codec LSI with the Capability for Core Profile, ISSCC, Dig. of Tech. Papers, pp , MPEG4 Decoder 0.18um CMOS 11M Tr 11 mw@27/54mhz 15fps (Core@L1 decode) M. Ohashi, et al., A 27MHz 11.1 mw MPEG4 Video Decoder LSI for Mobile Application, ISSCC, Dig. of Tech. Papers, pp , STRJ WS: March 4, 2004, WG6 17

18 低電力化技術低電力化のためには素子の微細化低電圧化の他にクロックあたりの処理能力を上げるために並列処理技術専用ハードウエア処理回路クロックゲートなどのシステムアーキテクチャ回路技術が総動員されるブロック図 VCE (Video Codec Engines) 1.5 GOPS: 12 GOPS: 6 GOPS: T. Hashimoto, et al., A 90mW MPEG4 Video Codec LSI with the Capability for Core Profile, ISSCC, Dig. of Tech. Papers, pp , ハードウエア処理の効果 ME VLC DCT VLD PNR PAD CAD COMP LM LM IDCT LM LM LM CAD HW Engine 6.1% Software Programmable DSP PAD 26.5% DSP Core Inst. Mem Data Mem MIF (Memory I/F) DRAM Main Sub Graph. DRAM (2Mb) Filter (2Mb) Video Input Video Output HIF (Host I/F) DRAM (16Mb) COMP Texture Decoding Core@L1 Decoding 6.8% 63% Kcycles WITH the EnginesWITHOUT the Engines 24% Mcycles STRJ WS: March 4, 2004, WG6 18

19 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 19

LSI 構成と消費電力 LSI の構成の違いにより同一の処理能力でも消費電力は 3

20 LSI 構成と消費電力 LSI の構成の違いにより同一の処理能力でも消費電力は 3 桁違う汎用プロセッサーが最も電力を消費する MPU DSP Dedicated LSI Parallelism GOPS Pd (mw) Pd (mw)/gops order s difference Courtesy, Prof. Brodersen, UCB STRJ WS: March 4, 2004, WG6 20

21 MPU/MCU における処理能力と消費電力同じ処理能力でも情報家電系のプロセッサーは汎用プロセッサーに比べ1 Trend 桁程度消費電力が小さい of Performance/Power on 32-bit MPU/MCU Performance (MIPS) AM32 Core/ MIPS/W AM30 /33 Embedded 100 MIPS/W AM31 /66 AM33 /200 AM33 /150 AM34 / MIPS/W PPC750/400 PPC750/266 Game Oriented MobileOriented Alpha/600 UltraSPARCII/300 MobilePentium II/300 MMX Pentium/233 EWS/PC Pentium II/450 Celeron/400 1 MIPS/W Controller Oriented PC/EWS Oriented Power Consumption (W) STRJ WS: March 4, 2004, WG6 21

22 LSI アーキテクチャの課題専用処理回路や並列構成にすればクロック速度が遅くとも処理能力を上げることができ消費電力も下げることができるしかしアプリケーション特化の設計であり汎用性が失われる Centralized: Current general purpose MPU Memory Command Data Bus ALU MIPS=( 2 or 3) x Clock needs higher clock frequency needs longer wire line needs high speed devices Long wires Distributed: Parallel computing M M M M M M M M Large power dissipation Tough timing skew, yet low processing ability L L L L L L L L Locate every needed circuits in the neighborhood Change the LSI architecture!! STRJ WS: March 4, 2004, WG6 22

23 デジタル情報家電用 SoC の開発方向分野共通のメディア処理の台頭開発コスト TAT の短縮などの理由から SoC 品種は統一される方向に向かう汎用 CPU に近い技術が要求される分野毎製品毎の SoC デジカメ用デジカメ用 SoC デジカメ用 SoC デジカメ用 SoC デジカメ用 SoC デジカメ用 SoC デジカメ用 SoC デジカメ用 SoC SoC DTV DTV 用 SoC DTV SoC DTV 用 SoCDTV 用 SoC SoC DTV DTV 用 SoC SoC DVD DVD 用 SoC DVD SoC DVD 用 SoCDVD 用 SoCDVD 用 SoC SoC 携帯電話用携帯電話用携帯電話用携帯電話用 SoC SoC 携帯電話用 SoC 携帯電話用 SoC 携帯電話用 SoC 携帯電話用 SoC SoC SoC 今後の方向分野毎 SoC 統一メディアプロセッサーソフトウエア処理化の促進 ( 様々な用途に対応 ) ダウンローダブル ( 出荷後の仕様変更可能 ) 動的再構成回路の使用 ( 様々な用途に対応 ) SiP により多様なメモリーサイズと高速化に対応デジカメ用デジカメ用 SoC SoC DTV DTV 用 SoC SoC DVD DVD 用 SoC SoC 携帯電話用携帯電話用 SoC SoC SoC の構成アナログ統一統一動的再構成メディア動的再構成メディア回路プロセッサー回路プロセッサーメモリーメモリー (SiP) (SiP) STRJ WS: March 4, 2004, WG6 23

24 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 24

アナデジ混在信号処理アナデジ混在型信号処理は殆どのシステムに用いられているデジタル放送通信ネットワーク (DTV, ADSL, Ethernet, USB など ) デジタル記録 (HDD, DVD, DVC など ) デジタルカメラやディスプレーなどの入出力 Variable Variable Gain Gain Amp.

25 アナデジ混在信号処理アナデジ混在型信号処理は殆どのシステムに用いられているデジタル放送通信ネットワーク (DTV, ADSL, Ethernet, USB など ) デジタル記録 (HDD, DVD, DVC など ) デジタルカメラやディスプレーなどの入出力 Variable Variable Gain Gain Amp. Amp. Analog Analog Filter Filter A A to to D D Converter Converter Digital Digital FIR FIR Filter Filter Viterbi Viterbi Error Error Correction Correction Data Out Data In (Erroneous) Pickup signal Voltage Voltage Controlled Controlled Oscillator Oscillator Clock Clock Recovery Recovery Analog circuit Data Out (No error) Digital circuit STRJ WS: March 4, 2004, WG6 25

26 アナデジ混載 SoC:DVD の完全ワンチップ化高性能アナログを含む DVD の全機能を 0.13um 技術を用いてワンチップに集積した 0.13um, Cu 6Layer, 24MTr Okamoto, et al., ISSCC 2003 STRJ WS: March 4, 2004, WG6 26

27 デジタルネットワーク社会デジタルネットワーク化も現在の特徴であるここでもアナログ RF 混載技術が使われる DAB IEEE 1394, USB, Blue tooth, Wireless LAN CS/BS Digital TV ITS ADSL, FTTH Network HII Station Digital TV Ethenet Home network W-CDMA Home Server DVC DVD STRJ WS: March 4, 2004, WG6 27

28 CMOS の高周波化とアナログの困難さ微細化により MOS の高周波特性は向上し高周波応用が可能になったしかし電源電圧の低下はダイナミックレンジの低下を招きアナログ混載を難しくしている Frequency (Hz) 100G 50G 20G 10G 5G 2G 0.35 um Cellular Phone 0.25 um 0.18 um CDMA 0.13 um f T 5GHz W-LAN f T : CMOS f T : Bipolar (w/o SiGe) /10 (CMOS ) RF circuits f T /60 (CMOS ) Digital circuits Performance (Log) Integration Speed 1 2 L 1 L 1.5 1G 500M 200M 100M Year IEEE 1394 D R/C for HDD Scaling 1 Design Rule (Log) Dynamic range 1.5 L STRJ WS: March 4, 2004, WG6 28

29 アナログ回路の低電圧化の困難さアナログ回路では低電圧動作限界が V 程度と見られているこのことは 0.13um 以降の微細化が限界に達しアナログの面積縮小と動作周波数の限界が迫っていることを意味する Technology node (0.1um) Supply voltage (V) Digital デジタル (Upper) ( 上限 ) Technology テクノロジーノード node Digital デジタル (Lower) ( 下限 ) Analog アナログ (Upper) ( 上限 ) ITRS 99 Analog アナログ (Lower) ( 下限 ) STRJ WS: March 4, 2004, WG6 29

30 ( ) SNRC 12,, C ( ) SNRC 22,, C ( ) SNRC 32,, C ( ) SNRC 52,, C bit 12bit 低電圧アナログの困難さ標本化回路では熱雑音をサンプリングしこれがノイズとなる高精度化 = 高ダイナミックレンジ化のためには容量か電圧を大きくしなければならない低電源電圧で同一のダイナミックレンジを取るためには容量を大きくしなければならない SNR (db) 微細化で電源電圧が下がると高性能アナログが設計しにくくなる N=2 として計算 10bit C 100 容量 (pf) V FS =5V V FS =3V V FS =2V V FS =1V kt/c ノイズは SNR( db) 2 V n = nkt C ここで n は関係する容量数フルスケール入力電圧を V FS とおくと 2 CV FS = 10log 8nkT STRJ WS: March 4, 2004, WG6 30

31 アナログ I/O 回路によるコストアップアナログ回路や I/O 回路の面積縮小が図られなければ微細化によりチップコストは上昇する 1.A. Matsuzawa, RF-SoC: Expectations and required condition, IEEE Transaction on Microwave Theory and Techniques, Vol.50, No.1, pp , Jan 今後大規模アナログ回路の SoC 搭載は難しくなる一部の本質的なアナログ回路以外はデジタルになっていく I/O Analog Digital 0.35um 0.25um 0.18um 0.13um (0.35um : 1) Wafer cost increases 1.3x for one generation 0.35um 0.25um 0.18um 0.13um Chip area Chip cost STRJ WS: March 4, 2004, WG6 31

32 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 32

33 開発期間の短縮デジタル情報家電機器の開発サイクルは短い短期間で確実な開発が求められる 12 Mon 12 Mon 12 Mon 6 Mon 6 Mon 3 Mon Sales (A.U) 6x DVD ROM 8x DVD ROM 16x 12x DVD ROM DVD ROM 2 nd G 2.6G RAM Combo Combo First DVD ROM 2.6G RAM 4.7G RAM 97 Time 00 STRJ WS: March 4, 2004, WG6 33

34 システムに最適化された SoC 開発システムに最適化されたプロセスから SoC 設計までの開発スタイルが重要 Process dev. Conventional System target. Cell Lib. Dev. Design modif. Process modif. System target Advanced System driven! Process dev. Cell Lib. Dev. Collaboration SoC design Unconformity Spec. Cost and Time MP to solve boundary problems A. Matsuzawa, 26.2 How to Make Efficient Communication, Collaboration, and Optimization from System to Chip [p. 417], DAC 2003 SoC design MP Shorten dev. TAT STRJ WS: March 4, 2004, WG6 34

35 SoC 開発における様々な技術分野の力の結集デジタル情報家電機器向け SoC の開発はシステムから工場までの最適化が必要である Reliability High Idd Low Ioff Low-k Cu STI Analog Cell height HP Analog HP I/O Cell Lib. Device Process High yield Quick ramp-up Analog control SoC Design 技術ロードマップの作成 Fab Mixed signal Clocking Power routing Package Mixed signal Large system s verification System EDA Test POE Low inductance Future demands, issues, and solutions A. Matsuzawa, 26.2 How to Make Efficient Communication, Collaboration, and Optimization from System to Chip [p. 417], DAC 2003 EMI sim Cross-talk sim Mixed signal sim Iddq test Wafer burn-in Mixed signal STRJ WS: March 4, 2004, WG6 35

36 内容デジタル情報家電の時代デジタル情報家電用 SoC メディアプロセッサー技術ローパワー技術アーキテクチャと消費電力アナログデジタル混載技術 SoC の開発体系テクノロジーへのインパクト STRJ WS: March 4, 2004, WG6 36

37 技術の特徴とテクノロジーへのインパクト技術製品の特徴応用特化のアーキテクチャアナデジ混載対応が求められるコスト要求が厳しい短期開発が求められる品種あたりの生産個数が少ない ( 対汎用 CPU 比較にて ) 高速化要求は低い低電力要求はやや高い低リーク要求は同等高集積要求は低いテクノロジーへのインパクト高速化低電力化低リーク化高集積化は必要であるがこれは汎用 CPUと同等であるアナログなどシステムに必要な機能集積要求が高い低コスト化技術が強く求められる短期開発可能な技術が必要応用システムに応じて最適なテクノロジーノードが存在する ( システム規模性能が増大し続けない ) 機能集積度チップコスト開発コスト開発期間などの展望が重要 STRJ WS: March 4, 2004, WG6 37

38 テクノロジーへのインパクト : ロジック系デジタル情報家電用 SoC がロジック系のテクノロジー開発に大きな技術インパクトを与えるとは考えにくい基本要求性能 ( 集積度速度消費電力リーク電流 ) は汎用プロセッサーと変わらずこの分野は汎用 CPU がリードすると思われるデジタル情報家電用 SoC は応用特化の専用化により処理性能を上げ消費電力を下げてきたが開発コストの高騰や開発期間短縮により大量品以外は専用設計が困難になり汎用的 CPU 使用がますます高まる速度は高速性はますます要求されるが汎用 CPU ほどではなく超高速技術をリードする立場にはならないであろうしいて言えば低消費電力低リーク電流がより強く求められるが状況は汎用 CPU と同様であるしたがって配線の高密度化と Low-K は強く求められるが配線遅延の短縮は汎用 CPU ほどではないトランジスタは駆動能力よりは低リーク電流重視程度の味付けの差程度と思われる STRJ WS: March 4, 2004, WG6 38

今後クロック周波数増加による高速化は飽和する並列化やメモリーインターフェースの見直しで処理能力向上の方向へ ITRS

39 超高速動作の課題配線遅延時間が短縮される目処は殆どなさそうであるリピーターの面積消費電力が急増し許容限界を超えるメモリー間のデータ転送時間が 70% 程度となり CPU 単体の速度向上効果が少ない今後クロック周波数増加による高速化は飽和する並列化やメモリーインターフェースの見直しで処理能力向上の方向へ ITRS 2001 Edition, pp 日経マイクロデバイス : 2003 年 8 月号, pp.26 STRJ WS: March 4, 2004, WG6 39

40 トランジスタパラメータの選択 100 プロセスの微細化低電圧化に伴いリーク電流が大きな課題になってきた携帯電話用途の低リーク電流トランジスタは速度劣化のおそれがあるデジタル TV 用のトランジスタはそれなりの速度が要求されるが 90nm 世代ではリーク電流が全消費電流の半分近くを占めるおそれも出てきた 1V 1.2V 1.5V 1.8V 2.5V 3V 5V Operating Voltage (V) Delay time (Arbitral) 50 Low leak (3pA/um) 10 5 Middle leak (1nA/um) Constant Vt/VDD Constant VT Scaled VT Current (A) Design rule (um) um (1.5V) Generic Leak current Active current 0.1um (1.0V) Generic Leak current Active current STRJ WS: March 4, 2004, WG6 40

デジタル情報家電用 SoC のプロセスデジタル TV 用 SoC 向けの仕様設定各種トレードオフの最適化と微細化の副作用への対策システム LSI への要求高性能高集積デバイスプロセスへの要求高性能トランジスタの実現配線容量抵抗の低減トランジスタ配線のピッチ縮小による面積削減

41 デジタル情報家電用 SoC のプロセスデジタル TV 用 SoC 向けの仕様設定各種トレードオフの最適化と微細化の副作用への対策システム LSI への要求高性能高集積デバイスプロセスへの要求高性能トランジスタの実現配線容量抵抗の低減トランジスタ配線のピッチ縮小による面積削減低消費電力低消費電力トランジスタの実現高品質設計高歩留低特性変動低コスト面積の削減マスク枚数の低減 Ion Ioff VDD の最適設定マルチ Vt 化トレードオフ配線の階層化 Low-k 配線絶縁膜配線長の低減経時劣化の考慮 STRJ WS: March 4, 2004, WG6 41

42 テクノロジーへのインパクト : メモリー系デジタル情報家電機器はメモリー関連のテクノロジーに多大なインパクトを与えるものと思われる不揮発性メモリーの大容量化への爆発的増加 (1 年で 2 倍 ) ( デジカメ用途など ) 微細化では追いつかない (3 年で 2 倍 ) フラッシュの開発加速と MRAM, PRAM, などの他の大容量不揮発性メモリーの早期実用化の促進 3 次元積層パッケージ技術などの単位面積あたりのメモリー容量を増加させる技術開発が加速メモリーロジック間の大容量データ転送が必要 ( デジタルテレビゲーム機 ) DRAM 混載はコスト増と用途によってメモリーサイズが異なるシステムが実現しにくいため Chip On Chip 技術などのチップ張り合わせもしくはなんらかの実装での解決が期待される携帯機器向けに FeRAM などの低電力高速の不揮発メモリーの開発が加速 STRJ WS: March 4, 2004, WG6 42

テクノロジーへのインパクト : メモリー系メモリーシステム開発において実装技術が大きな鍵を握る

SRAM, DRAM など各種メモリーの組み合わさったシステムになるため混載では難しい高密度化

30um 径 60um ピッチの CoC 接続点の電気特性は 1mm の配線長と同等 160Gb/s

43 テクノロジーへのインパクト : メモリー系メモリーシステム開発において実装技術が大きな鍵を握るメモリーの積層集積携帯電話では限られた面積に大量のメモリーを集積する必要があるまた不揮発メモリーだけでなく SRAM, DRAM など各種メモリーの組み合わさったシステムになるため混載では難しい高密度化多層化は加速されるものと思われる Chip On Chip 技術を用いた CPU メモリー間の高速大容量接続 30um 径 60um ピッチの CoC 接続点の電気特性は 1mm の配線長と同等 T. Ezaki, et al., ISSCC 2004, pp.140 STRJ WS: March 4, 2004, WG6 43

44 テクノロジーへのインパクト : アナログ系アナログ混載は必須になるが搭載回路は極めて限定されたものになる本質的に必要回路を除きよりデジタル化される微細化による動作電圧の低下かなりの回路が動作困難にアナログ部のコスト増本質的に必要なアナログは ADC, DAC, Low Noise Amp, VCO アナログオプションは最低限必要だが回路技術で増加を抑える方向必要なオプション : 高精度 MIM 容量厚膜配線可変容量トリプルウエル ( 高抵抗基板 ) 必要な性能 : 低 V T ミスマッチ低 1/f ノイズ高 f T, fmax 低基板ノイズ RF の再構成可能技術が重要に MEMS スイッチ可変インダクター STRJ WS: March 4, 2004, WG6 44

ワイアレス SoC の開発 CMOS によるワイアレスネットワークの実現が当たり前になる Wireless LAN, 802.

13um, 1.5V, 2.4GHz M. Zargari (Atheros), et al., ISSCC 2004, pp.

45 ワイアレス SoC の開発 CMOS によるワイアレスネットワークの実現が当たり前になる Wireless LAN, a/b/g 0.25um, 2.5V, 23mm 2, 5GHz Discrete-time Bluetooth 0.13um, 1.5V, 2.4GHz M. Zargari (Atheros), et al., ISSCC 2004, pp.96 K. Muhammad (TI), et al., ISSCC2004, pp.268 STRJ WS: March 4, 2004, WG6 45

46 ワイアレス SoC の構成今後のワイアレス SoC はアナログ回路が最小になるような構成になる Analog Architecture: Super Heterodyne (Larger power, cost) RF IRF LNA RF IRF 1 st Mixer IF SAW 2 nd Mixer VGA LPF ADC To Digital 1-2 GHz GHz 250 MHz 20 MHz 1 st Synthesizer 2 nd Synthesizer Digital architecture: Direct conversion with discrete-time processing ΣΔADC Digital processing LNA 1-2 GHz Sampled data LPF LPF Quantizer Mixer OSC LPF Bluetooth receiver 0.13um CMOS 1.5V Synthesizer 1-2 GHz K. Muhammad (TI), et al., ISSCC2004, pp.268 STRJ WS: March 4, 2004, WG6 46

47 ワイアレス分野の課題今後は携帯電話に 11 種類程度の RF 通信ネットワークが搭載される可能性があるため RF 部分の統一化再構成可能化が重要となる Future cellular phone needs 11 wireless standard!! Multi-standards and multi chips IMT-2000 RF GSM RF IMT-2000 BB GSM BB Current Bluetooth RF GPS RF Unification Bluetoth BB GPS BB MCU Power Future Yrjo Neuvo, ISSCC 2004, pp.32 Reconfigurable RF DSP Unified wireless system STRJ WS: March 4, 2004, WG6 47

circuits; As a result, enables reconfigurable RF

48 RF MEMS switch 低損失の MEMS スイッチにより各種の機能を実現する Select or change inductance and capacitance Select signals and circuits; As a result, enables reconfigurable RF circuits J. DeNatale, ISSCC 2004, pp. 310 STRJ WS: March 4, 2004, WG6 48

49 Sliding 20μm 4μm Conductor plate 可変インダクター可変インダクターの実現も重要である Sliding plate can vary inductance by 50%. Wide tunable range VCO (2.4GHz to 5.1GHz) has been realized. 2.4GHz to 5.1GHz h=10μm x 450μm Y. Yokoyama, et al., JJAP, Vol. 42, No. 4B, pp , TITech. Masu Lab. 50% STRJ WS: March 4, 2004, WG6 49

50 様々な限界集積回路技術はすでに様々な限界に直面している Size (μm), Voltage(V) MPU Lg Junction depth Gate oxide thickness Min. V supply 1.2 ~1.5V Analog limit 0.6V Error Rate limit (Digital) Electric energy vs. Thermal energy 10 nm Wave length of electron 3 nmdirect-tunneling limit in SiO nmdistance between Si atoms Year STRJ WS: March 4, 2004, WG6 50

51 デジタル情報家電がテクノロジーに与える本質的な影響従来のテクノロジーロードマップは PC 用の汎用 CPU とメモリーが牽引デジタル情報家電が PC 用と拮抗する市場を形成するとこれは今後どうなるか性能よりも製造開発コスト開発期間重視へロードマップにこれらの指標を取り入れる必要あり 1 品種あたりの生産個数が少なくかつ価格が安い 3 月毎の製品チェンジ微細化によるマスクコストの急増内部回路よりも I/O 律速でチップシュリンクの効果低減アプリケーション毎に必要なテクノロジーが分化本流が後退群雄割拠の時代へアプリケーション毎にテクノロジーロードマップが必要機能性能コストレンジが全て異なるユビキタス車載バイオロボットなどが次に控える STRJ WS: March 4, 2004, WG6 51

52 まとめデジタル情報家電が急成長, PC に匹敵する産業に発展し SoC がこれらの情報家電機器を実現した SoC は応用特化のアーキテクチャが取れるため汎用プロセッサーに比べて高速処理かつ低電力を実現できるが今後はメディアプロセッサーの汎用化が進むため汎用 CPU に近い技術が求められる SoC の場合低コストかつ短期開発とともに 1 品種あたりの売り上げが少ないため低開発コストが強く求められるテクノロジーへのインパクト : ロジック : 低電力低リークに重点が置かれるメモリー : 不揮発性メモリーへの強い期待より大容量化高速化の要求により SiP 技術が不可欠にアナログ RF:MEMS スイッチなどの再構成可能なパッシッブに注目より本質的な変化性能よりも製造開発コスト開発期間重視へ用途の多様化により必要技術が分化用途毎のロードマップが必要 STRJ WS: March 4, 2004, WG6 52

Mixed Signal SOC Circuit Design

Mixed Signal SOC Circuit Design 1 STRJ WS: March 4, 2004 STRJ WS: March 4, 2004 2 STRJ WS: March 4, 2004 3 STRJ WS: March 4, 2004 4 DVD TV 12 LSI () STRJ WS: March 4, 2004 5 PC, Flash, CCD 2003.10.27pp.129-130 STRJ WS: March 4, 2004